TW200952350A - Encoders and methods for encoding digital data with low-density parity check matrix - Google Patents
Encoders and methods for encoding digital data with low-density parity check matrix Download PDFInfo
- Publication number
- TW200952350A TW200952350A TW098114682A TW98114682A TW200952350A TW 200952350 A TW200952350 A TW 200952350A TW 098114682 A TW098114682 A TW 098114682A TW 98114682 A TW98114682 A TW 98114682A TW 200952350 A TW200952350 A TW 200952350A
- Authority
- TW
- Taiwan
- Prior art keywords
- parity check
- check matrix
- density parity
- low
- matrix
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6527—IEEE 802.11 [WLAN]
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
200952350 六、發明說明: 【發明所屬之技術領域】 本發明有關於低密度奇偶校驗(low-density parity check,以下簡 稱LDPC)碼’特別有關於利用LDPC矩陣進行數位資料編碼之方法 以及編碼器,上述編碼器以及方法可以適用於WiMAX、802.11η以 及其他通訊系統。 〇 【先前技術】 LDPC碼已成為當今編碼理論中最熱門的一種。LDpc碼首次 出現於2〇世紀中期’由於已具備非常快速的編碼及解碼算&,LDpC 碼在近幾年經歷了另人驚謌的發展。在面對大量雜訊的情況下,恢 復初始碼字(codeword)曾為最緊迫的課題,然而新的分析以及組合 ❹工具使得可以解決相關設計問題。所以,LDPC碼不僅在理論方面 非常吸引人,而且也適用於實際應用。 根據先岫技術,關於使用一生成矩陣(generat〇r matrk)來編石馬 LDPC碼之實施’需要儲存一非常大之矩陣,其申LDpc碼通常要 求矩陣中之大的區块為有效並可以被使用,以達馳好的能效。因 此’即使LDPC碼之奇偶校驗矩陣在紐航下比㈣疏,在不影 響能效的前提下’將這些奇偶校驗矩陣以有成本效益的方式儲存Γ , 仍然是開發者及研究人員所要解決的問題。 200952350 請參考第1圖,第1圖為根據先前技術之ldpc碼之奇偶校驗 矩陣Η。其中奇偶校驗矩陣Η之元素下標ai j代表移位數f(為熟悉 此項技藝者所熟知,f通常為非負整數),所以元素可以表示為Pf。 通常奇偶校驗矩陣Η之每複數個元素被定義為大小為LxL的循環置 換矩陣(cyclic permutation matrix),L代表子區塊的大小,子區塊為 奇偶校驗矩陣Η的子矩陣。如第2圖、第3圖、第4圖所示,為了 0 更好的理解’根據先前技術給出了 L=8之循環置換矩陣之實例。通 常來講,循環置換矩陣Pf藉由將單位矩陣(identity matrix)向右移位f 行而產生。其中當移位數f為〇時,循環置換矩陣Pf實質上為單位 矩陣。 關於子矩陣大小L為一較大數時,例如l=81 ,如果奇偶校驗矩 陣Η之高度以及寬度分別為12以及24(即M=12,c=24),對應碼 子區塊長度η可以達势]1944位元(即243位元组),且總的儲存容量 ❹要求奇偶校驗矩陣Η達到2916位元組。需要註意的是,不同的奇 偶技驗矩陣之儲存對應於不同的條件(例如不_碼率或是傳輸參 數)。因此’這些奇偶校驗矩陣之儲存要求也變成了一健要的課題。 除此之外’根據先前技術之奇偶生成器,如帛$圖所示(第$圖 揭示自 “An 860-Mb/s(8158,7136) Low_Density parity_check Enc〇der,, IEEE JSSC ’ pp.1686〜1691,Aug.2006),乘數累加器(muitipiier accumulator ’乘數累加器)之大小直接與每次處理之位元數相關。 '所以’根據先前技術整個硬體結構巨大且成本很高。 200952350 【發明内容】 供一種利儲存要求之技術問題’本發明提 器。 相㈣㈣進行編碼數位㈣之方法以及編碼 ❹ ❹ “a 間接彳轉低密度奇偶校驗矩陣之非㈣部八* 中更包含儲存對應___ =^分,其 及儲存多個距離/位m、 料于辨之讀索引,·以 陣之間之零子矩陣之數目於非常規部分之相鄰非零子矩 該非常規部分之相鄰ί存多個距_置參數,分別對應於 至少-個@ = _之轉;_雜_參數之 以i如、^及#訊位元恢復低密度奇偶校驗矩陣之至少—元素, 根據低錢奇偶聽鱗編魏位資料。 、 位資例ΐ提供一種利用低密度奇偶校驗矩陣進行編碼數 校驗矩陣之非常規部分,1中,接儲存低密度奇偶 ,之非常規部分之多辦零子矩-陣=於 參數’對應於低密度奇偶校驗矩陣之非常規部分中相鄰 於:密矩陣數量’或儲存多個距離/位置參數,對應 =,偶权驗矩陣之非常規部分相鄰非零子矩陣之間距離;位 益’接至顏表,用以根據至少—輯/位置參數產生至少 200952350 二位址’碼記㈣録址產Μ,用以鱗碼資料, ρ應於位址之多個資訊位元可崎據位址自碼記憶麵存取;映 射早凡,_至查找表,用以將至少—索引映 、 移位输,驗崎域絲_,_ 位凡執行製移倾作;以及絲?、純,_雜環雜暫存器。, 用以根據循環移位操作之結雜復度奇偶概轉之至少—元 素,以根據低密度奇偶校驗矩陣編碼數位資料。 ❹ 料編提供一種利用低密度奇偶校驗矩陣進行數位資 „編碼^編·包含查找表,用以間接儲存低密度奇偶校 ^矩陣之非常規部分,其巾,顏表儲存對應於低密度奇偶校驗矩 陣之非常規部分之多個非零子矩陣之多個㈣,並進—步儲存多個 巨離/位置參數’對應於低密度奇偶校驗矩陣之非常細卩分中相鄰非 零子矩陣之間之零子矩陣數目,或分朗應於健度奇偶校驗矩陣 之非常規部分相鄰非零子矩陣之_距離;位址產生器,輕接至查 找表,用以根據至少—距離/位置參數產纽少H碼記憶體, =接至位址產生器,用以儲存碼資料,碼資料中對應於位址之多個 > »fl位元了以根據位址自碼記憶體被存取;力口法器,輕接至查找表, 用以對,少—索引執行加法操作;映射單it,減至加法器,用以 f加法操狀結果映射為對制值;以及乘數累加器,祕至映射 單=以及碼記,_ ’用錄翻值以及多师訊位元恢復低密度奇 偶杈驗矩P#之至彡—元素,〖讓據低密度奇偶校驗矩陣編碼數位資 料。 、 200952350 ,本發明實麵紐供-制絲度奇驗驗轉進行數位次 料編碼之編碼H ’編碼H包含查找表,用關接儲存低密度二 ,矩陣之非常規部分’其巾’麵表儲存對應於低密度奇偶校驗矩 陣之非常規部分之多個非零子矩陣之多個索引,並進—步 Ο 距離/位置參數’對應於低密度奇偶校驗矩陣之非常規部分中相 零子矩陣之間之軒糾數目,或分麟應於健度相校驗矩 之非常規部分相鄰非零子矩陣之間的距離;位址產生器,麵接至查 找表’用以根據至少-雜/位置參數產生至少—位址;己憶體^ =妾至位址產生n ’用靖存碼資料,碼倾情應於位址之多個 資訊位元可以根據位址自碼記憶體被存取;至少—循環移位暫存 器,接至查找細及碼記髓,肋根據至少—索⑽資訊位元 2至少-循環移位操作;以及—組互斥或單元,耦接至循環移位 暫存^用錄義__狀—絲随低密騎敏驗矩陣 之至少一元素,以根據低密度奇偶校驗矩陣編碼數位資料。 Ο 本發0請_還—翻肖健度奇偶校驗轉it行數位資料編 ,之編碼ϋ ’編包含錄表,肋離儲存低密度奇偶校驗矩 陣之非常規部分’其巾,錄表儲㈣舰健料偶校驗矩陣之 之多個非零子矩陣之多個㈣,並進—步儲存多個距離/ 位置參數’對應於低密度奇偶校驗矩陣之非常規部分令相鄰非零子 5陣之間之零子矩_目,或分職應於健度相校驗矩陣之非 規部分摘_零子矩陣之削距離;仙:產生器,输至查找表, 用以根據至少-距離/位置錄產生至少—侧:;碼記随,接至 位址產生n,用以儲存碼資料,碼資料中之資訊位元對應於位址, 200952350 根據r自碼記憶體被存取;模加法器,祕至查找 用對至少一索引執行一模運算;至少-多工器,祕至模加 碼=憶體,用以根據模運算之結果對該資訊位元之一部分 執❼工#作;以及—組互斥或單元,她至多U 資 錄=多工後之部分恢復低密度奇偶校驗矩陣之至少一元素,以 根據低费度奇偶校驗矩陣編媽數位資料。 、 〇 Ο 本發明藉_贿存低魏奇偶概辦之 降雜存低密料赌驗_之縣,可⑽儲存絲m 不而引入更糾複雜度以及妨礙低密度奇偶校驗矩陣編碼能效。 【實施方式】 下^Θ之上述和其他目的、特徵、和優點能更明顯易懂, 下文特舉出較佳實施例,並配合所關式,作詳細說明如下: 件二 _7 ___ 定的元 同的名常知識者應可理解,硬體製造商可能會用不 差显來同㈤&件°本說明書及權利要求書並不以名稱的 八的刀元件的方式,而是以元件在功能上的差異來作為區 i式的㈣扁_#及權利要求項當中所提及的“包含”為一開 》、°σ,故應解釋成“包含但不限定於,,。以外,“耦接 =任何直接及間接的電氣連接手段。因此,若文二 於第-裝置’則代表所述的第一裝置可直接電氣連接於所述 9 200952350 的第二裝置’或透過其他裝置或連接手段間接地電氣連接至所述的 第二裝置。 以上提到的一些符號例如Η、Pf、%、m、c、L用於下文以更 好的理解以及簡化說明。請參考第6圖,第6圖為根據本發明第一 實施例之利用LDPC矩陣(例如奇偶校驗矩陣H)以編碼數位資料之 編碼器100-1之方塊圖。在此實施例中,編碼器woq包含杳找表 〇 112、位址產生器m、碼記憶體116、映射單元122、循環移位暫 存器(circularshiftregister)l32、乘數累加器142以及另一循環移位暫 存器152(在此實施例中被標註為“di之循環移位暫存器,,)。 ❹ 第7圖為第6圖中之編碼器.丨之進—步之實施細節示意 圖。在本實施财之編 HKM更包含記,_154(標註為“出記^ 體”用以儲存“di”)、多工器156、多個互斥或單元158(標註^ ^CORs在此實婦j巾互斥或單福互斥棚)、另—記紐刷(圖 中標註為“vi記憶體,,用以儲存“Vi”)、移位器162(標 器,,)以及控制單元164。 在此實施例中之查找表112用以間接儲存LDpc矩料 規部分。具體而言’查找表112儲存對應於咖 之多個非零子_之_引,錢 陣非常規部分中«非零子矩陣之間零子矩陣數目之個 置參數’或儲存分別對應於LDPC矩陣非常規部分相鄰 之間距離之多個距離/位置參數。在此實施例中,上述多個索引代表 200952350 上述多個索刪地在此實爾具體而言 根,實施例,_矩陣,如第!圖中之奇偶校驗矩陣Η, ^ ^元素’其中LDPC矩陣中之至少—麻素代表循環置換矩 t’循㈣換轉齡將單位轉根據移位數向右循環移位多行而 ^。具體而言,循環置換矩陣如第2圖、第3圖以及第4圖中l—8 ❹ ❹ ^況單位矩陣向右循環移位多行,以移位多個位置後而 產生’其中多個位置之數目為上述移位數之一 2 =中=學定義,如果移位數為〇,對應的循環錢矩 =,多位。行而產生,對應的循環置換矩陣實‘二 接下來’第6圖以及第7圖中所提供的編碼方法首先作為揭I =矩陣進行數位資料編碼之方㈣^ 』一,…二其 =零符:矩:。在此,奇偶校驗矩陣η可:==; 可以被看作被看分,以及H,(f訊部分) 數可以储存於查财===,或触則對應之參 規則對應之來數以㈣1可以利用上述規則或與 可以降低/吩。因此,對應於祝部分之儲存要求 11 200952350 除此之外,下標矩陣A可以被對應分成兩部分[Αι| Ap],如第8 圖中所示。查找表112儲存下標矩陣A中多個元素心(如57,5〇, 專)作為多個索引’而不尺如先前技術那樣儲存奇偶校驗矩陣Η 之任意子矩陣Pi(如1>57 ’ & ’ Pu),也就是說在本實施例中,查找表 m儲存上述移位數作為索弓丨。這樣一來,由於編碼器勝】獲取至 少-索引,並根據索引來恢復LDPC矩陣至少__元素(如準^矩 Ϊ矩陣P57,&,Μ,在不狀更高的複雜度以及獨礙LDPC P此效的情況下’降低儲存要求的目標射以實現。關於子矩陣 大小L=81之儲存要求可以大大降低。 白里測距離或疋距離/位置參數,多個距離/位置參數 個距離參數(如〇,4,2等),八 霄質上為j 2寻)刀別對應於遊程值 離’例如(〇, 57)、(4, 50)、(2,】等 2式之足 ❹ 矩陣之第-列之第一子矩陣p b下=Y7)中之0代表準咖 项立於初始位置(即本實二之第一細 準咖c矩陣第中之左上角)’其中(4,50)中之
之第—列之值57盥50 P ?57與^之間的距離(即下標矩陣A 心、隹 與之間的距離)等於4。相似的,Q 11、击 代表準咖C矩陣第 練的(2,U)中之“2’: 陣A之第—列之值驗J二車?5°與?丨丨之間的距離(即下標矩 川興11之間的距離)等於2。 第6圖中之_此篇缺—j^l 0,...,〇]向右德以 義 gi,j代表—生成向量,為將π ,的右趣移位〜位元。這樣—來,gi,上Pf之第為_: 12 200952350 其中。除此之外,標號u以及v分別代表碼c中之一資訊向量 以及一奇偶向量,即 c=[u|v],其巾 h*ct = 〇 = [Hi|Hp]*[u|v|T。 在此’^置及向量v可以進一步寫成: [ui |u2| ··· |Ucm];以及 v = [vi|v2|...|Vm]; 其中,Ui以及vi為L-位元向量 。除此之外,標號ui[〇:L-l]用以代表 向量U1之位元0至位元(L-1),標號u⑹用以代表將向量u向右循 環移位q位元。 ❹ 根據本發明第一實施例之編碼程序方法可以描述如下: 步驟911:(^2:】=1__1^*11,,其中卜%且1自1變化至 m 〇 步驟 912: ❹ 步驟913 :藉由利用不同Vi之間的關係獲得V2,v3, ...,Vm。 具體來說,在步驟913中,V2, V3,…,Vm可以利用先前獲得之 φ以及%而獲得。例如,根據8〇2 lln/D104,Z = 81以及R= 1/2 之規格書,步驟913可以寫成: v2 = d] + 13 200952350
Vt = cit•丨+ vt-i,其中ί自3變化至12不包含8.以及 v8 = d7 + V7 + νι· 接下來,採肖續格書之偽碼作為例子來解釋第6圖以 及第7圖之硬體結構之實施。其中,讀味啊被計算。
Vi =0; ❹ for (i == 1; i <= m; i++) { di = Σ j =110 (c-m) Pf * UjT; (where f = % j)
Vi = V! + di; } v2 = dj + v/^; for (t = 3; i <= 7; t++) vt = dM + vt_i; ❹ Vpdy + Vv + Vi; for(t-9;i<=12;t++) vt = dM + Vt.1; 在、·扁馬器100 1中,計算成的部分在第6圖中顯示。位址產生 器114對應於遊程形式中之遊程部分(即距離參數),用以根據查找 表U2之f少一轉/位置參數產生至少一位址。根據本實施例,b ,位=在計算操作中立刻被計算。除此之外,碼記憶體m用以儲存 •馬=貝料碼=貝料中之資訊位元對應於位址,可以根據位址自碼記憶 200952350 體116存取資訊位元。如第6圖所示,碼記憶體116輪出%至乘數 累加器142。 請注意,步驟911可以寫成: di Μ = Σ j =11。(c-m)(段,j(k) * Uj); ❹ 其中,让自曲變化至((11+1)*1)-1)。關於第6圖左邊之路徑, 映射單元122用以將至少一索引ai,j映射至至少一生成向量氐,循 環移位暫存器132用以對生成向量&,j執行循環移位操作,以產生 Pf之第nb列值,其中f=ai j。除此之外,本實施例中之乘數累加器 142包含至少(l * b)個及閘與(L * b)個互斥或閘,其中乘數累加器 I42以及對應組件例如循環移位暫存器152以及第7圖中所示組 件,可以用以恢復LDPC矩陣之至少一元素以根據LCPC矩陣進行 編碼。循環移位暫存器152輸入來自乘數累加器142之在,且進一 ❹步將di向左b位元後輸出至乘數累加器142,以更新di。 如第7圖所示,記憶體154耦接至循環移位暫存器152,以當 味被計算出來時保存di。乡工器156之左輸入以及右輸入分別對: 於力。的計算以及其他%的計算,其中控制單元164控制根據i控制 夕工裔156之輸入選擇。互斥或單元158、記憶體以及移位器 162共同㈣以計算上述偽碼,其巾移㈣肋當需要時對v β 進行移位。 15 200952350 離戍變化’ _紐制赌方向,域是說,距 離戈疋距離參數是按照行方向進行量測的。 根據本實施例之變化例,多键躲置參數 ❹ ❹ 第-子矩陣ΡΓΓΓ ’(57,4)中之“4,,代表準咖矩陣之第一列之 、5〇之間的距離(即下標矩陣 50之間的距離)等於4,其 之第列之值57與 之子矩陳Ρ血Ρ 1,)中之2代表準LDPC矩陣第-列 50〃 „之間_離(即下標矩 之間的距離)等於2,以此類推。 弟歹J之值50灿 根據本實施例之$ —-, 對岸於Η之相編變化例’多個距離/位置參數實質上為分別 矩陣之間之零子矩陣數目之多個距離參 3小!等)’分=應於列方向,查找表m可以儲存距離參數(如 等在此變化^應於遊程形式之距離如⑺,3),,1)]11,1) 專。在此魏辦,(57, 3)中之“3, 之間的零矩陣的個數為3 矩陣〜與P50 鄉㈣細目晴子矩陣 ,。=:離:::數多:, 陣之多個位置之多個位置轉^ /質上為對應於Hl之非零子矩 置,數。如果位置參數對應於珥之非零子矩 16 200952350 j置以及行位置,查找表112儲存位置參數(如(丨,〗)、(丨,5)、 ^7)等),分別對應於Ηι之非零子矩陣Pa p5。,Pn等之遊程形式如 ,,)(5〇’1,5)、(11,1,7)等。例如,(571,1)中之(1,1)代表準 LDPC矩陣之第—列之第-子矩陣p57之位置(或下標矩陣A之第-列之第-個值57)位於(1,1)(即本實施例左上角),且⑼,中之⑽ 代表準LDPC矩陣之第一列之第一子矩陣P5〇之位置(或下標矩陣A 之第一列之第一個值50)位於(1,匀等。 ❹ 根據本實施例之變化,麵表112可以儲存位置參數(如(1,^、 d,5)、(1,7)等)’分別對應於Ηι之非零子矩陣ρ57,ρ5〇,ριι等之遊程 Z式如(5V,D、(50, u 5)、⑴,L 7)等。其中的意義可以根據說明 書的詳細描述得知,故不贅述。 第9圖為根據本發明第6圖中所示之實施例之變化例,利用 LDPC矩陣進行數位資料編碼之編碼器跡2之方塊圖。根據此變 〇化的實施例,上述之循環移位暫存器132被另一循環移位暫存器134 所代替,其中變化後之編妾關係在第9圖中顯示。由於步驟9ιι可 以寫成diT Μ = Σ j =11。㈣(gi,j * Uj⑷),藉此可推導出變化後之麵接 關係,其中k自nb變化至((n+1)*b—υ。關於此變化在此不再重 新敛述。 第10圖為根據本發明第二實施例之利用咖C矩陣進行數位資 ▲抖編碼之編碼器勝1之方塊圖。本實施例為第一實施例之變化實 17 200952350 施例上述之映射翠凡m以及循環移位暫存器⑶由另一模电 態代替,模組2綱包含模加法器(_ul〇 adder)222 i(圖中用 加法『表示)以及映射單元2糾,以達到比第一實施例更小 的曰曰片面積模加法器2m用以根據來自查找表IK以及其他輪 入nb之索引au執行模運算。本實施例之相同描述在此不重複描述。 第U圖為根據第10圖中所示實施例之變化實施例之利用 *矩陣進仃触倾編碼之編碼器細_2之方塊圖。在此變化 中,模組22(M由另一模組22〇_2所代替,模組22〇_2包含普通 以及映射單元咖,其中加法㈣如以根據另-輸入 η、、二自查找表112之索引斗,』執行累加操作,且映射單元取2 —較寬之細’從G至(2L — b · D。本實施例之相同描述 在此不重複描述。 ❹料誠圖為根據本發明第三實施例之利用LDPC矩陣進行數位 ◎ Μ碼之編碼器勘之方塊圖。本實施例也是第一實施例之變 ^如第12圖所示,至少一循環移位暫存器__自查找 钟&,對來自碼記憶體⑽之資訊侃執行至少 ^衣移位操作。在此實施例中,猶環移位暫存器说將q向左 ^=1,」後輸出至觀移位暫存器334,且循環移位暫存器334-==她ϋ互斥输342(議示 因替上述絲累加器142。可推導出變化後之麵接關係 因為V驟叫可以寫成樣卜Σ㈣。㈣Uj [(〜+ k) % L],其中 200952350 自nb變化至((n + l) * b -1)。本實施例之相同描述在此不重複描述。 第13圖為根據本發明第四實施例之利用LDpc矩陣進行數位資 料編碼之編碼器400之方塊圖。本實施例不僅是第一實施例之變化 例,也是第三實施例之變化例。上述模加法器2224現在用以控制 多個多工器434之輸入選擇,所以多個多工器434根據模加法器 222-1執行龍運算結果’對來自碼記,隨116之資驗元之一部分 ❹實施多工操作。如第13圖所示,多個多工器434輸出叫― 至上述组互斥或單元342 ’其中f=〜。本實施例之相同描述在此不 重複描述。 與先前技術相比,本發明之編碼器以及方法可以將儲存需求最 小化’且不則I人更高的複雜度以及妨礙LDPC編碼能效。 轉本發明_叙計算祕+ (m _ D,_本㈣之編碼器 ❹以及方法可以齡雜數目,針χ代紅㈣矩 分之非零子矩陣之數目。 雖然本發明已以較佳實施例揭露如上,然其並非用以限 明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍内,= 做些許更動觸飾’因此本發明之保護綱#視後 田 圍所界找為準。 %專利範 19 200952350 【圖式簡單說明】 第1圖為根據先前技術之LDPC碼之奇偶校驗矩陣η。 第2圖為根據先前技術之一子區塊大小之循環置換矩陣。 ^ 3圖為根據先前技術之一?區塊大小之循ί袠置換矩陣。 =4圖為根據先前技術之_子區塊大小之循環置換矩陣。 第5圖為根據先前技術之奇偶生成器。 ❹ ❹ 位次L6 Ϊ為根據本發明第一實施例之利用ldpc矩陣用以編碼數 位貝枓之編碼器之方塊圖。 数 =7圖為第6 ®中之編碼II之進_步之實施細節示意圖。 陣/ 8_第6圖中之實施例利用之準循環LDpC矩陣之下標矩 ^ 9 _為根據本發明第6圖巾所示之實施例之_ l咖矩陣 订^:位:貝料編碼之編碼器之變化例之方塊圖。 料絶f 1〇圖為根據本發明第二實施例之利用LDPCM陣進行數位資 枓、扁碼之編碼器之方塊圖。 11圖為根鄉1G ®巾所示之實闕之變化實施例之利用 矩陣進行數位資料編碼之編碼器之方塊圖。 粗他ΐ12 81為根縣發明第三實施狀彻LDPC猶進行數位資 枓編碼之編碼器之方塊圖。 、 四實施例之利用LDPC矩陣進行數位
弟圖為根據本發明第 料編碼之編碼器之方塊圖。 【主要元件符號說明】 20 200952350 應·1〜編石馬H 112〜查找表114〜位址產生器 116〜碼記憶體122〜映射單元 132〜備環移位暫存器 152〜循環移位暫存器 156〜多工器 160〜y記憶體 164〜控制單元 100-2〜編瑪器 200-1〜編碼器 224-1〜映射單元 •222-2〜加法器 220-2〜模組 332 334〜循j展移位暫存器 142〜乘數累加器 "4〜di記憶體 158〜互斥或單元 162〜0/1移位器
〜循環移位暫存器 222_1〜%L加法器 220-1〜模組 224-2〜映射單元 3〇〇〜鵠螞器 342〜互斥或單元 400〜編碼器 434〜多工器 Ο 21
Claims (1)
- 200952350 七、申請專利範圍: 1· 一 含: 種利用低密度相魏辦崎触編碼之方法, 包 儲存二 以及 Ο儲存多個距離/位置參數,該多個距離/位置參數分別對應於 该非常規部分之相鄰非零子矩陣之間之零子矩陣之數目或分別 對應於該非常規部分之相鄰非零子矩陣之間之距離; 根據該多個距離/位置參數之至少—個產生至少一位址; 存取對應於該位址之多個資訊位元;以及 根據至少-㈣丨以及鮮崎訊位元恢復該低密度奇偶校驗矩 陣之至少-元素’以根據該低密度奇偶校驗矩陣編碼—數位資料。 2.如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行 編碼數位資料之方法’其巾鮮㈣引代舒個移位數,該 1 苛偶校驗矩陣包含一組元素,該低密度奇偶校驗矩陣之至少一元素 代表一循環置換矩陣,該循環置換矩陣藉由根據該多個移位數其中 之一將一單位矩陣向右循環移位多行而產生。 3.如申請專利範圍第2項所述之利用低密度奇偶校驗矩陣進行 編碼數位資料之方法,其中該多個索引實質上為多個移位數。 22 200952350 4·如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行 編碼數位資料之方法,其中更包含: 提供一查找表,用以儲存該多個索引及/或該多個距離/位置夂 數0 > 5.如申請專繼_ 1賴述之姻健度奇偶概矩陣進行 編瑪數位㈣之方法,其巾該低紐奇偶機轉鱗循環 ❽ 奇偶校驗矩陣。 ~ 又 6.如申請專繼圍第㈣所述之姻健度奇偶校驗矩陣進行 編·位資料之方法,其中根據該至少—索引以及該多個資訊位元 恢復該低密度奇偶校驗矩陣之至少一元素之步驟更包含: 將該至少一索引映射至一生成向量; 編碼該數位資料 對5亥生成向罝或该多個資訊位元執行一循環移位操作;以及 提供-乘數累加器,用以根據該猶環移位操作之一結果 低讀奇偶校驗矩陣之至少—元素,以根_低鼓奇偶校驗矩陣 7·如申請專利麵第6項所述之_健度奇偶校驗矩陣 ^馬數位資料之方法’其巾當_域向魏行賴環移位 時,雜數累加ϋ根據料個資訊位元以及賴環移位操作之今牡 果進行操作;當對該資餘元執行赌環移位操辦,該乘數Ζ 器根據該生成向量以及賴環移轉作之縣果進行雜。’、口 23 200952350 8. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行 編碼數位資料之方法,其中根據該至少一索引以及該多個資訊位: 灰復該低欲度奇偶校驗矩陣之至少一元素之步驟更包含: 對該至少一索引執行一加法操作; 將該加法操作之一結果映射至一對應之列值;以及 提供一乘數累加器用以根據該列值以及該多個資訊位元恢復該 低密度奇偶校驗矩陣之至少一元素,以根據該低密度奇偶校驗矩^ ❹ 編碼該數位資料。 9. 如申請專利範圍第丨項所述之利用低密度奇偶校驗矩陣進行 編碼數位#料之方法’其巾根據該至少—索引以及該多個資訊位元 恢復該低密度奇偶校驗矩陣之至少一元素之步驟更包含: 根據該至少一索引對該多個資訊位元執行至少—循環移位操 作;以及 、七、組互斥或單元,用以根據該循環移位操作之一結果恢復 ❹該低密度奇偶校驗矩陣之至少一元素,以根據該低密度奇偶校驗矩 陣編碼該數位資料。 10·如申响專利範圍第1項所述之利用低密度奇偶校驗矩陣進 行編碼數位資料之方法,其中根據該至少一索引以及該多個資訊位 元恢復該低密度奇偶校驗矩陣之至少一元素之步驟更包含: 對該至少一索引執行一模運算; 根據該模運算之一結果將該多個資訊位元之一部分執行多工操 •作,以產生該多個資訊位元之一多工後之部分;以及 24 200952350 提供一組互斥或單元,用以根據該多工後之部分恢復該低密度 奇偶校驗矩陣之至少-元素,錄據該低密度奇偶校驗矩陣編碼該 數位資料。 11. 一種利用低街度奇偶校驗矩陣進行數位資料編碼之編碼 器,該編碼器包含: 查找表,用以間接儲存該低密度奇偶校驗矩陣之一非常規部 ❹:其中,戎查找表儲存對應於該低密度奇偶校驗矩陣之該非常規 部分之多個非零子矩陣之多個索引,並進一步儲存多個距離/位置參 數,該多個距離/位置參數分珊應於該絲度奇偶驗矩陣之該非 常規部分中相鄰非零子矩陣之間之零子矩陣數或分別對應於該低密 度奇偶校驗矩陣之該非常規部分相鄰非零子矩陣之間的距離; 位址產生态,耦接至該查找表,用以根據至少一距離/位來 數產生至少一位址; " 碼记憶體,耦接至該位址產生器,用以儲存碼資料,該碼資 ❹料巾職於雜址之乡個資贿元可錄魏彳紐自該碼記憶體被 存取; -映射單元,雛·查找表,狀將至少—索引映射 成向量; 循以移位暫存ϋ ’麵接至該映射單元或該碼記紐,用以對 該生柄量或鮮個資輸元執行-循環移純作;以及 、 乘數累加器,_至賴環移位暫存^,用以根據該循 位操作之-結果恢復該低密度奇偶校驗矩陣之至少—元素 該低密度奇偶校驗矩陣編碼一數位資料。 χ 25 200952350 如巾明專利細第11項所述之低密度奇偶校驗矩陣進 仃編碼數位資料之編·,射該多個索 密度2校驗轉包含—岐素,且該低密度奇偶校 表-雜置換辦,職環·矩陣藉由根據 數其中之-將―單位_向右雜多行_生。 秒位 13. 〇 行_:===== 行編^所狀彻低紐相概矩陣進 作時^ 射#對該生成向量執行賴環移位操 該多個至該映射單元,且該乘數累加器根據 多個資咖^ 靖狀_果進行猶;且當對該 〇 碼記怜體,作時’該循環移位暫存器麵接至該 之該結果進行操i。 根雜生成向如及賴環移位操作 器,W W轉崎__之, 分,Z找表’用以間接儲存該低密度奇偶校驗矩陣之一非常規却 部分::個;3找表儲存對應於該低密度奇偶校驗矩陣之該非常規 數==输㈣辦弓1,魏—_錄距_ ^ I個距離/位置參數分別對應於該 : 26 200952350 二,。P刀中相鄰非令子轉之間之零子矩陣數或分別對應於該低密 度可偶校驗矩陣,該非常規部分相鄰非零子矩陣之間的距離; 位址產生二轉接至該查找表,用以根據至少一距離/位置參 數產生至少一位址; 、-碼磁體’雛至該位址產生器,用以儲存碼資料,該碼資 料中對應於該位址之多個資訊位元可以根據該位址自該碼記憶體被 存取; ❹ —加法11,雛至該查找表,用以對至少-索引執行-加法操 作; ' 一映射單70,耦接至該加法器,用以將該加法操作之一結果映 射為一對應列值;以及 ' 一乘數累加器,耦接至該映射單元以及該碼記憶體,用以根據 該列值以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元 素,以根據該低密度奇偶校驗矩陣編碼一數位資料。 Ο 16·如申請專利範圍第15項所述之利用低密度奇偶校驗矩陣進 行編碼數位資料之編碼器,其中該多個索引代表多個移位數,該低 密度奇偶校驗矩陣包含一組元素,且該低密度奇偶校驗矩陣之至少 元素代表一痛環置換矩陣,該循環置換矩陣藉由根據該多個移位 數之一將一單位矩陣向右移位多行而產生。 17.如申請專利範圍第15項所述之利用低密度奇偶校驗矩陣進 行編碼數位資料之編碼器,其中該多個索引實質上為該多個移位數。 27 200952350 "姐μ如Ψ^專她圍第15項所述之彻低密度奇偶校驗矩陣進 订、·石‘.,、數位資料之編喝器,其中該加法器為一模加法器。 口。種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼 器’該編碼器包含: ❹八查找H獨接鮮該健度奇偶校驗贿之—非常規部 :Ί ’該查找表齡職於該絲度奇偶校驗糾之該非常規 ^刀上之夕個非零子矩陣之多個索引,並進—步儲存多個距離/位置參 # ’该多她離/位置參數分卿應於該低密度奇減驗矩陣之該非 常規部分Ή目轉料辦之社軒矩卩植或分麟應於該低密 度奇偶校驗矩陣之該非常規部分相鄰舞子矩陣之間的距離; 位址產生ϋ ’編妾至該查找表,用以根據至少-距離/位 數產生至少一位址; 一碼5己憶體,耦接至該位址產生器,用以儲存碼資料,該碼資 料中對應於該位址之多健資訊位元可以根獅健自該碼^憶二 被存取; 〜_ 至少一循環移位暫存器,耦接至該查找表以及該碼記憶體,用 以根據至少-索引對該多個資訊位械行至少_循_位操作;以 一組互斥或單元,耦接至該循環移位暫存器,用以根據該循環 移位操作之一結果恢復該低密度奇偶校驗矩陣之至少—元素,、衣 據該低密度奇偶校驗矩陣編碼一數位資料。 乂 20.如申請專利範圍第19項所述之利用低密度奇偶校驗矩陣進 28 200952350 行編碼數位資料之编民 密产4⑼’其中該多個索引代表多個移位數,該低 在度岢偶权驗矩陣包合一 έ 妄 / 、、兀素,且該低密度奇偶校驗矩陣之至少 々、时衣置換矩陣’該猶環置換矩陣藉由根據該多個移位 數之一將一 早位矩陣向右移位乡行而產生 行二====== ❹ 22. —種: ❹ 器,該編碼器^健度奇偶校驗矩陣進行數位㈣編碼之編碼 2找表’ $獨接儲存該低密度奇偶校驗部分偶校驗矩陣之該非^l=::=r之零子矩陣數~ :又驗矩陣之_常規部分相鄰非零子矩陣之間的距離; 數產生至==減至该查找表,酬_少—距離/位置參 料中接至該位址產生器,用以儲存碼資料,該碼資 ===伽咖,物紙卿驗址自該碼 -模加法器’耦接至該查找表,用以對至少—针執行_ 分 模運 至少一多工器 ’輕接至賴加法H以及麵記憶體, 用以根據 29 200952350 雜運异之-結果觸多個:纽位元之—部分執行^操作.以及 ▲ -組互斥或單心_至該多工器,用以根據該多個資訊位元 之该多=後之部分恢競低密度奇偶校驗矩陣之至少—元素,以根 據該低密度奇偶校驗矩陣編碼一數位資料。 ” ❹ 行編^數t申^專利範圍第22項所述之利用低密度奇偶校驗矩陣進 C奇21器,其中該多個索引代表多個移位數’該低 二知蹲包含—組"°素,且該低密度奇偶校驗矩陣之至少 數 杆祕童ilr申二專利範圍第22項所述之利用低密度奇偶校驗矩陣進 …貝料之編碼器’其中該多個索引實質上為該多個移位數。 八、囷式: ❹ 30
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/138,452 US8099644B2 (en) | 2008-06-13 | 2008-06-13 | Encoders and methods for encoding digital data with low-density parity check matrix |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200952350A true TW200952350A (en) | 2009-12-16 |
TWI387213B TWI387213B (zh) | 2013-02-21 |
Family
ID=41415873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098114682A TWI387213B (zh) | 2008-06-13 | 2009-05-04 | 利用低密度奇偶校驗矩陣以進行數位資料編碼之方法及編碼器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8099644B2 (zh) |
CN (1) | CN101604977B (zh) |
TW (1) | TWI387213B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102065007B (zh) * | 2010-11-29 | 2012-09-05 | 中国计量学院 | 可配置数据重组网络单元 |
US8713398B2 (en) * | 2011-03-22 | 2014-04-29 | Nec Corporation | Error correct coding device, error correct coding method, and error correct coding program |
US8607129B2 (en) * | 2011-07-01 | 2013-12-10 | Intel Corporation | Efficient and scalable cyclic redundancy check circuit using Galois-field arithmetic |
CN102868412B (zh) * | 2012-09-27 | 2015-05-20 | 苏州威士达信息科技有限公司 | 基于并行滤波的深空通信中ldpc编码器和编码方法 |
CN102857324B (zh) * | 2012-09-27 | 2014-12-10 | 苏州威士达信息科技有限公司 | 基于查找表的深空通信中ldpc串行编码器和编码方法 |
CN102857237B (zh) * | 2012-09-27 | 2015-05-20 | 苏州威士达信息科技有限公司 | 一种低延时的近地通信中ldpc并行编码器和编码方法 |
CN103067025B (zh) * | 2013-01-01 | 2017-03-01 | 中国传媒大学 | 基于块行循环的cmmb中ldpc编码器和编码方法 |
CN105356968B (zh) * | 2015-06-24 | 2018-11-16 | 深圳大学 | 基于循环置换矩阵的网络编码的方法及系统 |
KR102374114B1 (ko) * | 2015-06-30 | 2022-03-14 | 삼성전자주식회사 | 집적 회로 및 집적 회로를 포함하는 전자 장치 |
CN106209115B (zh) * | 2016-06-29 | 2019-09-20 | 深圳忆联信息系统有限公司 | 一种数据处理方法及电子设备 |
US9838033B1 (en) * | 2016-12-30 | 2017-12-05 | Western Digital Technologies, Inc. | Encoder supporting multiple code rates and code lengths |
WO2019001482A1 (en) * | 2017-06-27 | 2019-01-03 | Mediatek Inc. | QC-LDPC CODE SHIFT COEFFICIENT TABLE DESIGN FOR SMALLER CODE BLOCK SIZES IN MOBILE COMMUNICATIONS |
CN111384972B (zh) * | 2018-12-29 | 2023-05-26 | 泰斗微电子科技有限公司 | 多进制ldpc解码算法的优化方法、装置及解码器 |
US11640255B2 (en) * | 2020-11-19 | 2023-05-02 | Macronix International Co., Ltd. | Memory device and operation method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
JP2004088449A (ja) * | 2002-08-27 | 2004-03-18 | Sony Corp | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
WO2006039801A1 (en) * | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
KR20060135451A (ko) * | 2005-06-25 | 2006-12-29 | 삼성전자주식회사 | 저밀도 패리티 검사 행렬 부호화 방법 및 장치 |
US7530002B2 (en) * | 2006-01-03 | 2009-05-05 | Broadcom Corporation | Sub-matrix-based implementation of LDPC (Low Density Parity Check) decoder |
CN101192835A (zh) * | 2006-11-29 | 2008-06-04 | 联发科技股份有限公司 | 低密度同位检查矩阵处理数字数据的数据处理系统与方法 |
-
2008
- 2008-06-13 US US12/138,452 patent/US8099644B2/en active Active
-
2009
- 2009-05-04 TW TW098114682A patent/TWI387213B/zh active
- 2009-05-13 CN CN200910140731.5A patent/CN101604977B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20090313523A1 (en) | 2009-12-17 |
CN101604977A (zh) | 2009-12-16 |
CN101604977B (zh) | 2015-07-01 |
US8099644B2 (en) | 2012-01-17 |
TWI387213B (zh) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200952350A (en) | Encoders and methods for encoding digital data with low-density parity check matrix | |
CN103392172B (zh) | 纠正存储阵列中的擦除 | |
KR102026757B1 (ko) | 단일 등록을 이용한 메모리 기반 puf에 대한 소프트 결정 에러 정정 | |
Plank | The raid-6 liber8tion code | |
CN104091301B (zh) | 一种基于MapReduce的瓦片金字塔并行构建方法 | |
KR101421286B1 (ko) | 인코딩 및 디코딩 프로세스들을 위해 심볼들의 영속적 비활성화에 의한 fec 코드들을 활용하는 방법 및 장치 | |
CN104205235B (zh) | 用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备 | |
JP5383297B2 (ja) | 署名装置 | |
CN102823141B (zh) | 用于固态存储器件的两级bch码 | |
Dong et al. | Fermion masses in the economical 3-3-1 model | |
TW200849257A (en) | Avoiding errors in a flash memory by using substitution transformations | |
CN110533572A (zh) | 一种水印嵌入方法、系统及相关装置 | |
TW201019342A (en) | Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array | |
CN108463807A (zh) | 温度相关的多模式错误校正 | |
He et al. | A weighted threshold secret sharing scheme for remote sensing images based on Chinese remainder theorem | |
JP2016536947A (ja) | データブロックを再構築する方法及び装置 | |
CN1983822A (zh) | 奇偶校验矩阵及其产生方法、编码方法和纠错设备 | |
JP2004535011A5 (zh) | ||
KR20060058792A (ko) | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 | |
WO2013185271A1 (zh) | 网络存储中抗拜占庭失效的数据重构、失效数据恢复方法及装置 | |
TW201140567A (en) | Symmetric product code error correction method | |
US20150149872A1 (en) | Data encoding in solid-state storage apparatus | |
JP2016206781A (ja) | 情報管理方法、及び、情報管理システム | |
TW399204B (en) | Synchronous dynamic random access memory architecture for sequential burst mode | |
WO2006090988A2 (en) | Method of generating low-density parity check matrix and method of generating parity information using the low-density parity check matrix |