TWI387213B - 利用低密度奇偶校驗矩陣以進行數位資料編碼之方法及編碼器 - Google Patents

利用低密度奇偶校驗矩陣以進行數位資料編碼之方法及編碼器 Download PDF

Info

Publication number
TWI387213B
TWI387213B TW098114682A TW98114682A TWI387213B TW I387213 B TWI387213 B TW I387213B TW 098114682 A TW098114682 A TW 098114682A TW 98114682 A TW98114682 A TW 98114682A TW I387213 B TWI387213 B TW I387213B
Authority
TW
Taiwan
Prior art keywords
parity check
density parity
check matrix
low density
digital data
Prior art date
Application number
TW098114682A
Other languages
English (en)
Other versions
TW200952350A (en
Inventor
Wei Hung Huang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200952350A publication Critical patent/TW200952350A/zh
Application granted granted Critical
Publication of TWI387213B publication Critical patent/TWI387213B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6527—IEEE 802.11 [WLAN]

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Description

利用低密度奇偶校驗矩陣以進行數位資料編碼之方法及編碼器
本發明有關於低密度奇偶校驗(low-density parity check，以下簡稱LDPC)碼，特別有關於利用LDPC矩陣進行數位資料編碼之方法以及編碼器，上述編碼器以及方法可以適用於WiMAX、802.11n以及其他通訊系統。
LDPC碼已成為當今編碼理論中最熱門的一種。LDPC碼首次出現於20世紀中期，由於已具備非常快速的編碼及解碼算法，LDPC碼在近幾年經歷了另人驚訝的發展。在面對大量雜訊的情況下，恢復初始碼字(codeword)曾為最緊迫的課題，然而新的分析以及組合工具使得可以解決相關設計問題。所以，LDPC碼不僅在理論方面非常吸引人，而且也適用於實際應用。
根據先前技術，關於使用一生成矩陣(generator matrix)來編碼LDPC碼之實施，需要儲存一非常大之矩陣，其中LDPC碼通常要求矩陣中之大的區块為有效並可以被使用，以達到較好的能效。因此，即使LDPC碼之奇偶校驗矩陣在某些情況下比較稀疏，在不影響能效的前提下，將這些奇偶校驗矩陣以有成本效益的方式儲存，仍然是開發者及研究人員所要解決的問題。
請參考第1圖，第1圖為根據先前技術之LDPC碼之奇偶校驗矩陣H。其中奇偶校驗矩陣H之元素下標ai,j 代表移位數f(為熟悉此項技藝者所熟知，f通常為非負整數)，所以元素可以表示為Pf 。通常奇偶校驗矩陣H之每複數個元素被定義為大小為L×L的循環置換矩陣(cyclic permutation matrix)，L代表子區塊的大小，子區塊為奇偶校驗矩陣H的子矩陣。如第2圖、第3圖、第4圖所示，為了更好的理解，根據先前技術給出了L=8之循環置換矩陣之實例。通常來講，循環置換矩陣Pf 藉由將單位矩陣(identity matrix)向右移位f行而產生。其中當移位數f為0時，循環置換矩陣Pf 實質上為單位矩陣。
關於子矩陣大小L為一較大數時，例如L=81，如果奇偶校驗矩陣H之高度以及寬度分別為12以及24(即M=12，C=24)，對應碼字區塊長度n可以達到1944位元(即243位元组)，且總的儲存容量要求奇偶校驗矩陣H達到2916位元組。需要註意的是，不同的奇偶校驗矩陣之儲存對應於不同的條件(例如不同的碼率或是傳輸參數)。因此，這些奇偶校驗矩陣之儲存要求也變成了一個重要的課題。
除此之外，根據先前技術之奇偶生成器，如第5圖所示(第5圖揭示自“An 860-Mb/s(8158，7136)Low-Density Parity-Check Encoder”IEEE JSSC，pp.1686~1691，Aug.2006)，乘數累加器(multiplier accumulator，乘數累加器)之大小直接與每次處理之位元數相關。所以，根據先前技術整個硬體結構巨大且成本很高。
為了解決降低奇偶校驗矩陣之儲存要求之技術問題，本發明提供一種利用低密度奇偶校驗矩陣進行編碼數位資料之方法以及編碼器。
本發明實施例提供一種利用低密度奇偶校驗矩陣進行編碼數位資料之方法，包含間接儲存低密度奇偶校驗矩陣之非常規部分，其中更包含儲存對應於非常規部分之多個非零子矩陣之多個索引；以及儲存多個距離/位置參數，分別對應於非常規部分之相鄰非零子矩陣之間之零子矩陣之數目，或儲存多個距離/位置參數，分別對應於該非常規部分之相鄰非零子矩陣之間之距離；根據距離/位置參數之至少一個產生至少一位址；存取對應於位址之資訊位元；以及根據至少一索引以及資訊位元恢復低密度奇偶校驗矩陣之至少一元素，以根據低密度奇偶校驗矩陣編碼數位資料。
本發明實施例還提供一種利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，該編碼器包含查找表，用以間接儲存低密度奇偶校驗矩陣之非常規部分，其中，查找表儲存對應於低密度奇偶校驗矩陣之非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，對應於低密度奇偶校驗矩陣之非常規部分中相鄰非零子矩陣之間之零子矩陣數量，或儲存多個距離/位置參數，對應於低密度奇偶校驗矩陣之非常規部分相鄰非零子矩陣之間距離；位址產生器，耦接至查找表，用以根據至少一距離/位置參數產生至少一位址；碼記憶體，耦接至位址產生器，用以儲存碼資料，碼資料中對應於位址之多個資訊位元可以根據位址自碼記憶體被存取；映射單元，耦接至查找表，用以將至少一索引映射為生成向量；循環移位暫存器，耦接至映射單元或碼記憶體，用以對生成向量或資訊位元執行循環移位操作；以及乘數累加器，耦接至循環移位暫存器，用以根據循環移位操作之結果恢復低密度奇偶校驗矩陣之至少一元素，以根據低密度奇偶校驗矩陣編碼數位資料。
本發明實施例還提供一種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼器，編碼器包含查找表，用以間接儲存低密度奇偶校驗矩陣之非常規部分，其中，查找表儲存對應於低密度奇偶校驗矩陣之非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，對應於低密度奇偶校驗矩陣之非常規部分中相鄰非零子矩陣之間之零子矩陣數目，或分別對應於低密度奇偶校驗矩陣之非常規部分相鄰非零子矩陣之間的距離；位址產生器，耦接至查找表，用以根據至少一距離/位置參數產生至少一位址；碼記憶體，耦接至位址產生器，用以儲存碼資料，碼資料中對應於位址之多個資訊位元可以根據位址自碼記憶體被存取；加法器，耦接至查找表，用以對至少一索引執行加法操作；映射單元，耦接至加法器，用以將加法操作之結果映射為對應列值；以及乘數累加器，耦接至映射單元以及碼記憶體，用以根據列值以及多個資訊位元恢復低密度奇偶校驗矩陣之至少一元素，以根據低密度奇偶校驗矩陣編碼數位資料。
本發明實施例還提供一種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼器，編碼器包含查找表，用以間接儲存低密度奇偶校驗矩陣之非常規部分，其中，查找表儲存對應於低密度奇偶校驗矩陣之非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，對應於低密度奇偶校驗矩陣之非常規部分中相鄰非零子矩陣之間之零子矩陣數目，或分別對應於低密度奇偶校驗矩陣之非常規部分相鄰非零子矩陣之間的距離；位址產生器，耦接至查找表，用以根據至少一距離/位置參數產生至少一位址；碼記憶體，耦接至位址產生器，用以儲存碼資料，碼資料中對應於位址之多個資訊位元可以根據位址自碼記憶體被存取；至少一循環移位暫存器，耦接至查找表以及碼記憶體，用以根據至少一索引對資訊位元執行至少一循環移位操作；以及一組互斥或單元，耦接至循環移位暫存器，用以根據循環移位操作之一結果恢復低密度奇偶校驗矩陣之至少一元素，以根據低密度奇偶校驗矩陣編碼數位資料。
本發明實施例還一種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼器，編碼器包含查找表，用以間接儲存低密度奇偶校驗矩陣之非常規部分，其中，查找表儲存對應於低密度奇偶校驗矩陣之非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，對應於低密度奇偶校驗矩陣之非常規部分中相鄰非零子矩陣之間之零子矩陣數目，或分別對應於低密度奇偶校驗矩陣之非常規部分相鄰非零子矩陣之間的距離；位址產生器，耦接至查找表，用以根據至少一距離/位置參數產生至少一位址；碼記憶體，耦接至位址產生器，用以儲存碼資料，碼資料中之資訊位元對應於位址，資訊位元可以根據位址自碼記憶體被存取；模加法器，耦接至查找表，用以對至少一索引執行一模運算；至少一多工器，耦接至模加法器以及碼記憶體，用以根據模運算之結果對該資訊位元之一部分執行多工操作；以及一組互斥或單元，耦接至多工器，用以根據資訊位元之多工後之部分恢復低密度奇偶校驗矩陣之至少一元素，以根據低密度奇偶校驗矩陣編碼數位資料。
本發明藉由間接儲存低密度奇偶校驗矩陣之一非常規部分，來降低儲存低密度奇偶校驗矩陣之要求，可以將儲存需求最小化，且不需引入更高的複雜度以及妨礙低密度奇偶校驗矩陣編碼能效。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
在說明書及權利要求書當中使用了某些辭彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及權利要求書並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及權利要求項當中所提及的“包含”為一開放式的用語，故應解釋成“包含但不限定於”。以外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接於第二裝置，則代表所述的第一裝置可直接電氣連接於所述的第二裝置，或透過其他裝置或連接手段間接地電氣連接至所述的第二裝置。
以上提到的一些符號例如H、Pf 、ai,j 、m、c、L用於下文以更好的理解以及簡化說明。請參考第6圖，第6圖為根據本發明第一實施例之利用LDPC矩陣(例如奇偶校驗矩陣H)以編碼數位資料之編碼器100-1之方塊圖。在此實施例中，編碼器100-1包含查找表112、位址產生器114、碼記憶體116、映射單元122、循環移位暫存器(circular shift register)132、乘數累加器142以及另一循環移位暫存器152(在此實施例中被標註為“di之循環移位暫存器”)。
第7圖為第6圖中之編碼器100-1之進一步之實施細節示意圖。在本實施例中之編碼器100-1更包含記憶體154(標註為“di記憶體”用以儲存“di”)、多工器156、多個互斥或單元158(標註為“XORs”，在此實施例中互斥或單元為互斥或閘)、另一記憶體160(圖中標註為“Vi記憶體”用以儲存“Vi”)、移位器162(標註為“0/1移位器”)以及控制單元164。
在此實施例中之查找表112用以間接儲存LDPC矩陣中之非常規部分。具體而言，查找表112儲存對應於LDPC矩陣非常規部分之多個非零子矩陣之多個索引，並進一步儲存分別對應於LDPC矩陣非常規部分中相鄰非零子矩陣之間零子矩陣數目之多個距離/位置參數，或儲存分別對應於LDPC矩陣非常規部分相鄰非零子矩陣之間距離之多個距離/位置參數。在此實施例中，上述多個索引代表多個移位數量，例如前面所述之移位數f。在此實施例中具體而言，上述多個索引實質上分別為多個移位數。
根據第一實施例，LDPC矩陣，如第1圖中之奇偶校驗矩陣H，包含一組元素，其中LDPC矩陣中之至少一個元素代表循環置換矩陣，循環置換矩陣藉由將單位矩陣根據移位數向右循環移位多行而得到。具體而言，循環置換矩陣如第2圖、第3圖以及第4圖中L==8之情況，藉由將單位矩陣向右循環移位多行，以移位多個位置後而產生，其中多個位置之數目為上述移位數之一。請注意，根據本實施例中之數學定義，如果移位數為0，對應的循環置換矩陣藉由將單位矩陣循環向右移位0行而產生，對應的循環置換矩陣實質上為單位矩陣。
接下來，第6圖以及第7圖中所提供的編碼方法首先作為揭露利用LDPC矩陣進行數位資料編碼之方法的一方面的示例。根據本發明第一實施例，奇偶校驗矩陣H為準循環LDPC矩陣(quasi-cyclic LDPC matrix)，如對應於第8圖中之下標矩陣A=[ai,j ](i=1,2,...,m;j=1,2,...,c)，其中m=12以及c=24，第8圖中下標矩陣A標註“-”之元素代表零子矩陣。在此，奇偶校驗矩陣H可以分成兩部分，即[HI ｜HP ]，HP 符合某些規則，可被看作常規部分，以及HI (資訊部分)可以被看作為上述之非常規部分。由於上述規則或與規則對應之參數可以儲存於查找表112中，編碼器100-1可以利用上述規則或與規則對應之參數以恢復HP 部分。因此，對應於HP 部分之儲存要求可以降低。
除此之外，下標矩陣A可以被對應分成兩部分[AI ｜Ap ]，如第8圖中所示。查找表112儲存下標矩陣A中多個元素ai,j (如57，50，11等)作為多個索引，而不是如先前技術那樣儲存奇偶校驗矩陣H之任意子矩陣Pi (如P57 ，P50 ，P11 )，也就是說在本實施例中，查找表112儲存上述移位數作為索引。這樣一來，由於編碼器100-1獲取至少一索引，並根據索引來恢復LDPC矩陣至少一元素(如準LDPC矩陣之子矩陣P57 ，P50 ，P11 )，在不引入更高的複雜度以及不妨礙LDPC矩陣能效的情況下，降低儲存要求的目標則可以實現。關於子矩陣大小L=81之儲存要求可以大大降低。
根據本實施例，如果距離/位置參數對應於列方向，則表示按照列方向量測距離或是距離/位置參數，多個距離/位置參數實質上為多個距離參數(如0，4，2等)，分別對應於遊程值(run-value)形式之距離，例如(0,57)、(4,50)、(2,11)等。此處，(0,57)中之“0”代表準LDPC矩陣之第一列之第一子矩陣P57 (或下標矩陣A之第一列之第一個值57)位於初始位置(即本實施例中之左上角)，其中(4,50)中之“4”代表準LDPC矩陣第一列之子矩陣P57 與P50 之間的距離(即下標矩陣A之第一列之值57與50之間的距離)等於4。相似的，(2,11)中之“2”代表準LDPC矩陣第一列之子矩陣P50 與P11 之間的距離(即下標矩陣A之第一列之值50與11之間的距離)等於2。
第6圖中之一些符號定義如下。gi,j 代表一生成向量，為將[1,0,...,0]向右循環移位ai,j 位元。這樣一來，gi,j 實質上Pf 之第一行，其中f=ai,j 。除此之外，標號u以及v分別代表碼C中之一資訊向量以及一奇偶向量，即C=[u｜v]，其中H*CT =0=[HI ｜HP ]*[u｜v]T 。在此，向量u以及向量v可以進一步寫成：
u=[u1 ｜u2 ｜...｜uc-m ]；以及
v=[v1 ｜v2 ｜...｜vm ]；
其中，ui 以及vi 為L-位元向量。除此之外，標號ui [0:L-1]用以代表向量ui之位元0至位元(L-1)，標號u(q)用以代表將向量u向右循環移位q位元。
根據本發明第一實施例之編碼程序方法可以描述如下：
步驟911：di T =Σj =1 to(c-m) Pf *uj T ，其中f=ai,j 且i自1變化至m。
步驟912：v1 =Σi =1 to m di .
步驟913：藉由利用不同vi 之間的關係獲得v2 ,v3 ,...,vm 。
具體來說，在步驟913中，v2 ,v3 ,...,vm 可以利用先前獲得之di 以及vi 而獲得。例如，根據802.11n/D104，Z=81以及R=1/2之規格書，步驟913可以寫成：
v2 =d1 +v1 (1) ;
vt =dt-1 +vt-1 ,其中t自3變化至12不包含8；以及
v8 =d7 +v7 +v1 .
接下來，採用802.11n規格書之偽碼作為例子來解釋第6圖以及第7圖之硬體結構之實施。其中，vi 與di 同時被計算。
在編碼器100-1中，計算di 的部分在第6圖中顯示。位址產生器114對應於遊程形式中之遊程部分(即距離參數)，用以根據查找表112之至少一距離/位置參數產生至少一位址。根據本實施例，b位元在計算操作中立刻被計算。除此之外，碼記憶體116用以儲存碼資料，碼資料中之資訊位元對應於位址，可以根據位址自碼記憶體116存取資訊位元。如第6圖所示，碼記憶體116輸出uj 至乘數累加器142。
請注意，步驟911可以寫成：
di [k]=Σj =1 to(c-m) (gi,j (k) *uj )；
其中，k自nb變化至((n+1)*b-1)。關於第6圖左邊之路徑，映射單元122用以將至少一索引ai,j 映射至至少一生成向量gi,j ，循環移位暫存器132用以對生成向量gi,j 執行循環移位操作，以產生Pf 之第nb列值，其中f=ai,j 。除此之外，本實施例中之乘數累加器142包含至少(L * b)個及閘與(L * b)個互斥或閘，其中乘數累加器142以及對應組件例如循環移位暫存器152以及第7圖中所示組件，可以用以恢復LDPC矩陣之至少一元素以根據LCPC矩陣進行編碼。循環移位暫存器152輸入來自乘數累加器142之di ，且進一步將di 向左b位元後輸出至乘數累加器142，以更新di 。
如第7圖所示，記憶體154耦接至循環移位暫存器152，以當di 被計算出來時保存di 。多工器156之左輸入以及右輸入分別對應於v1 的計算以及其他vi 的計算，其中控制單元164控制根據i控制多工器156之輸入選擇。互斥或單元158、記憶體160以及移位器162共同操作以計算上述偽碼，其中移位器162用以當需要時對vi 進行移位。
根據本實施例之變化，距離參數對應於行方向，也就是說，距離或是距離參數是按照行方向進行量測的。
根據本實施例之變化例，多個距離/位置參數實質上是多個距離參數(例如4，2，2等)，分別對應於遊程形式之距離如(57,4)、(50,2)、(11,2)等。如前所述，(57,4)中之“4”代表準LDPC矩陣之第一列之第一子矩陣P57 與P50 之間的距離(即下標矩陣A之第一列之值57與50之間的距離)等於4，其中(50,2)中之“2”代表準LDPC矩陣第一列之子矩陣P50 與P11 之間的距離(即下標矩陣A之第一列之值50與11之間的距離)等於2，以此類推。
根據本實施例之另一變化例，多個距離/位置參數實質上為分別對應於HI 之相鄰非零子矩陣之間之零子矩陣數目之多個距離參數。如果距離參數對應於列方向，查找表112可以儲存距離參數(如3，1，1等)，分別對應於遊程形式之距離如(57,3)、(50,1)、(11,1)等。在此變化例中，(57,3)中之“3”代表相鄰非零子矩陣P57 與P50 之間的零矩陣的個數為3，其中(50,1)中之“1”代表相鄰非零子矩陣P50 與P11 之間的零矩陣的個數為1，以此類推。
根據本發明另一實施例，多個索引分別對應於上述非零子矩陣HI 。然而，多個距離/位置參數可以實質上為對應於HI 之非零子矩陣之多個位置之多個位置參數。如果位置參數對應於HI 之非零子矩陣之列位置以及行位置，查找表112儲存位置參數(如(1,1)、(1,5)、(1,7)等)，分別對應於HI 之非零子矩陣P57 ,P50 ,P11 等之遊程形式如(57,1,1)、(50,1,5)、(11,1,7)等。例如，(57,1,1)中之(1,1)代表準LDPC矩陣之第一列之第一子矩陣P57 之位置(或下標矩陣A之第一列之第一個值57)位於(1,1)(即本實施例左上角)，且(50,1,5)中之(1,5)代表準LDPC矩陣之第一列之第一子矩陣P50 之位置(或下標矩陣A之第一列之第一個值50)位於(1,5)等。
根據本實施例之變化，查找表112可以儲存位置參數(如(1,1)、(1,5)、(1,7)等)，分別對應於HI 之非零子矩陣P57 ,P50 ,P11 等之遊程形式如(57,1,1)、(50,1,5)、(11,1,7)等。其中的意義可以根據說明書的詳細描述得知，故不贅述。
第9圖為根據本發明第6圖中所示之實施例之變化例，利用LDPC矩陣進行數位資料編碼之編碼器100-2之方塊圖。根據此變化的實施例，上述之循環移位暫存器132被另一循環移位暫存器134所代替，其中變化後之耦接關係在第9圖中顯示。由於步驟911可以寫成di T [k]=Σj=1 to(c-m) (gi,j *uj (-k) )，藉此可推導出變化後之耦接關係，其中k自nb變化至((n+1)*b-1)。關於此變化在此不再重新敘述。
第10圖為根據本發明第二實施例之利用LDPC矩陣進行數位資料編碼之編碼器200-1之方塊圖。本實施例為第一實施例之變化實施例。上述之映射單元122以及循環移位暫存器132由另一模組220-1代替，模組220-1包含模加法器(modulo adder)222-1(圖中用“%L加法器”表示)以及映射單元224-1，以達到比第一實施例更小的晶片面積。模加法器222-1用以根據來自查找表112以及其他輸入nb之索引ai,j 執行模運算。本實施例之相同描述在此不重複描述。
第11圖為根據第10圖中所示實施例之變化實施例之利用LDPC矩陣進行數位資料編碼之編碼器200-2之方塊圖。在此變化中，模組220-1由另一模組220-2所代替，模組220-2包含普通加法器222-2以及映射單元224-2，其中加法器222-2用以根據另一輸入nb對來自查找表112之索引ai,j 執行累加操作，且映射單元224-2可以覆蓋一較寬之範圍，從0至(2L-b-1)。本實施例之相同描述在此不重複描述。
第12圖為根據本發明第三實施例之利用LDPC矩陣進行數位資料編碼之編碼器300之方塊圖。本實施例也是第一實施例之變化例。如第12圖所示，至少一循環移位暫存器用以根據來自查找表112之至少一索引ai,j ，對來自碼記憶體116之資訊位元執行至少一次循環移位操作。在此實施例中，循環移位暫存器332將uj 向左循環移位ai,j 後輸出至循環移位暫存器334，且循環移位暫存器334在計算操作中移位b位元。相應的，一组互斥或單元342(圖中顯示為“XORs”)代替上述乘數累加器142。可推導出變化後之耦接關係，因為步驟911可以寫成di [k]=Σj=1 to(c-m) uj [(ai,j +k)%L]，其中k自nb變化至((n+1)*b-1)。本實施例之相同描述在此不重複描述。
第13圖為根據本發明第四實施例之利用LDPC矩陣進行數位資料編碼之編碼器400之方塊圖。本實施例不僅是第一實施例之變化例，也是第三實施例之變化例。上述模加法器222-1現在用以控制多個多工器434之輸入選擇，所以多個多工器434根據模加法器222-1執行的模運算結果，對來自碼記憶體116之資訊位元之一部分實施多工操作。如第13圖所示，多個多工器434輸出uj -(nb+f) [0:b-1]至上述组互斥或單元342，其中f=ai,j 。本實施例之相同描述在此不重複描述。
與先前技術相比，本發明之編碼器以及方法可以將儲存需求最小化，且不用引入更高的複雜度以及妨礙LDPC編碼能效。
根據本發明所揭露之計算xL/b+(m-1)，利用本發明之編碼器以及方法可以減少時脈數目，其中x代表LDPC矩陣中之非常規部分之非零子矩陣之數目。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100-1．．．編碼器
112．．．查找表
114．．．位址產生器
116．．．碼記憶體
122．．．映射單元
132．．．循環移位暫存器
142．．．乘數累加器
152．．．循環移位暫存器
154．．．di 記憶體
156．．．多工器
158．．．互斥或單元
160．．．Vi 記憶體
162．．．0/1移位器
164．．．控制單元
100-2．．．編碼器
134．．．循環移位暫存器
200-1．．．編碼器
222-1．．．%L加法器
224-1．．．映射單元
220-1．．．模組
222-2．．．加法器
224-2．．．映射單元
220-2．．．模組
300．．．編碼器
332、334．．．循環移位暫存器
342．．．互斥或單元
400．．．編碼器
434．．．多工器
第1圖為根據先前技術之LDPC碼之奇偶校驗矩陣H。
第2圖為根據先前技術之一子區塊大小之循環置換矩陣。
第3圖為根據先前技術之一子區塊大小之循環置換矩陣。
第4圖為根據先前技術之一子區塊大小之循環置換矩陣。
第5圖為根據先前技術之奇偶生成器。
第6圖為根據本發明第一實施例之利用LDPC矩陣用以編碼數位資料之編碼器之方塊圖。
第7圖為第6圖中之編碼器之進一步之實施細節示意圖。
第8圖為第6圖中之實施例利用之準循環LDPC矩陣之下標矩陣。
第9圖為根據本發明第6圖中所示之實施例之利用LDPC矩陣進行數位資料編碼之編碼器之變化例之方塊圖。
第10圖為根據本發明第二實施例之利用LDPC矩陣進行數位資料編碼之編碼器之方塊圖。
第11圖為根據第10圖中所示之實施例之變化實施例之利用LDPC矩陣進行數位資料編碼之編碼器之方塊圖。
第12圖為根據本發明第三實施例之利用LDPC矩陣進行數位資料編碼之編碼器之方塊圖。
第13圖為根據本發明第四實施例之利用LDPC矩陣進行數位資料編碼之編碼器之方塊圖。
112．．．查找表
114．．．位址產生器
116．．．碼記憶體
122．．．映射單元
132．．．循環移位暫存器
142．．．乘數累加器
152．．．di之循環移位暫存器

Claims (24)

  1. 一種利用低密度奇偶校驗矩陣進行數位資料編碼之方法，包含：間接儲存該低密度奇偶校驗矩陣之一非常規部分，其中更包含：儲存對應於該非常規部分之多個非零子矩陣之多個索引；以及儲存多個距離/位置參數，該多個距離/位置參數分別對應於該非常規部分之相鄰非零子矩陣之間之零子矩陣之數目或分別對應於該非常規部分之相鄰非零子矩陣之間之距離；根據該多個距離/位置參數之至少一個產生至少一位址；存取對應於該位址之多個資訊位元；以及根據至少一索引以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼一數位資料。
  2. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中該多個索引代表多個移位數，該低密度奇偶校驗矩陣包含一組元素，該低密度奇偶校驗矩陣之至少一元素代表一循環置換矩陣，該循環置換矩陣藉由根據該多個移位數其中之一將一單位矩陣向右循環移位多行而產生。
  3. 如申請專利範圍第2項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中該多個索引實質上為多個移位數。
  4. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中更包含：提供一查找表，用以儲存該多個索引及/或該多個距離/位置參數。
  5. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中該低密度奇偶校驗矩陣為準循環低密度奇偶校驗矩陣。
  6. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中根據該至少一索引以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元素之步驟更包含：將該至少一索引映射至一生成向量；對該生成向量或該多個資訊位元執行一循環移位操作；以及提供一乘數累加器，用以根據該循環移位操作之一結果恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼該數位資料。
  7. 如申請專利範圍第6項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中當對該生成向量執行該循環移位操作時，該乘數累加器根據該多個資訊位元以及該循環移位操作之該結果進行操作；當對該資料位元執行該循環移位操作時，該乘數累加器根據該生成向量以及該循環移位操作之該結果進行操作。
  8. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中根據該至少一索引以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元素之步驟更包含：對該至少一索引執行一加法操作；將該加法操作之一結果映射至一對應之列值；以及提供一乘數累加器用以根據該列值以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼該數位資料。
  9. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中根據該至少一索引以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元素之步驟更包含：根據該至少一索引對該多個資訊位元執行至少一循環移位操作；以及提供一組互斥或單元，用以根據該循環移位操作之一結果恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼該數位資料。
  10. 如申請專利範圍第1項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之方法，其中根據該至少一索引以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元素之步驟更包含：對該至少一索引執行一模運算；根據該模運算之一結果將該多個資訊位元之一部分執行多工操作，以產生該多個資訊位元之一多工後之部分；以及提供一組互斥或單元，用以根據該多工後之部分恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼該數位資料。
  11. 一種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼器，該編碼器包含：一查找表，用以間接儲存該低密度奇偶校驗矩陣之一非常規部分，其中，該查找表儲存對應於該低密度奇偶校驗矩陣之該非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，該多個距離/位置參數分別對應於該低密度奇偶校驗矩陣之該非常規部分中相鄰非零子矩陣之間之零子矩陣數或分別對應於該低密度奇偶校驗矩陣之該非常規部分相鄰非零子矩陣之間的距離；一位址產生器，耦接至該查找表，用以根據至少一距離/位置參數產生至少一位址；一碼記憶體，耦接至該位址產生器，用以儲存碼資料，該碼資料中對應於該位址之多個資訊位元可以根據該位址自該碼記憶體被存取；一映射單元，耦接至該查找表，用以將至少一索引映射為一生成向量；一循環移位暫存器，耦接至該映射單元或該碼記憶體，用以對該生成向量或該多個資訊位元執行一循環移位操作；以及一乘數累加器，耦接至該循環移位暫存器，用以根據該循環移位操作之一結果恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼一數位資料。
  12. 如申請專利範圍第11項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引代表多個移位數，該低密度奇偶校驗矩陣包含一組元素，且該低密度奇偶校驗矩陣之至少一元素代表一循環置換矩陣，該循環置換矩陣藉由根據該多個移位數其中之一將一單位矩陣向右移位多行而產生。
  13. 如申請專利範圍第11項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引實質上為該多個移位數。
  14. 如申請專利範圍第11項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中當對該生成向量執行該循環移位操作時，該循環移位暫存器耦接至該映射單元，且該乘數累加器根據該多個資訊位元以及該循環移位操作之該結果進行操作；且當對該多個資訊位元執行該循環移位操作時，該循環移位暫存器耦接至該碼記憶體，以及該乘數累加器根據該生成向量以及該循環移位操作之該結果進行操作。
  15. 一種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼器，該編碼器包含：一查找表，用以間接儲存該低密度奇偶校驗矩陣之一非常規部分，其中，該查找表儲存對應於該低密度奇偶校驗矩陣之該非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，該多個距離/位置參數分別對應於該低密度奇偶校驗矩陣之該非常規部分中相鄰非零子矩陣之間之零子矩陣數或分別對應於該低密度奇偶校驗矩陣之該非常規部分相鄰非零子矩陣之間的距離；一位址產生器，耦接至該查找表，用以根據至少一距離/位置參數產生至少一位址；一碼記憶體，耦接至該位址產生器，用以儲存碼資料，該碼資料中對應於該位址之多個資訊位元可以根據該位址自該碼記憶體被存取；一加法器，耦接至該查找表，用以對至少一索引執行一加法操作；一映射單元，耦接至該加法器，用以將該加法操作之一結果映射為一對應列值；以及一乘數累加器，耦接至該映射單元以及該碼記憶體，用以根據該列值以及該多個資訊位元恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼一數位資料。
  16. 如申請專利範圍第15項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引代表多個移位數，該低密度奇偶校驗矩陣包含一組元素，且該低密度奇偶校驗矩陣之至少一元素代表一循環置換矩陣，該循環置換矩陣藉由根據該多個移位數之一將一單位矩陣向右移位多行而產生。
  17. 如申請專利範圍第15項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引實質上為該多個移位數。
  18. 如申請專利範圍第15項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該加法器為一模加法器。
  19. 一種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼器，該編碼器包含：一查找表，用以間接儲存該低密度奇偶校驗矩陣之一非常規部分，其中，該查找表儲存對應於該低密度奇偶校驗矩陣之該非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，該多個距離/位置參數分別對應於該低密度奇偶校驗矩陣之該非常規部分中相鄰非零子矩陣之間之零子矩陣數或分別對應於該低密度奇偶校驗矩陣之該非常規部分相鄰非零子矩陣之間的距離；一位址產生器，耦接至該查找表，用以根據至少一距離/位置參數產生至少一位址；一碼記憶體，耦接至該位址產生器，用以儲存碼資料，該碼資料中對應於該位址之多個該資訊位元可以根據該位址自該碼記憶體被存取；至少一循環移位暫存器，耦接至該查找表以及該碼記憶體，用以根據至少一索引對該多個資訊位元執行至少一循環移位操作；以及一組互斥或單元，耦接至該循環移位暫存器，用以根據該循環移位操作之一結果恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼一數位資料。
  20. 如申請專利範圍第19項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引代表多個移位數，該低密度奇偶校驗矩陣包含一組元素，且該低密度奇偶校驗矩陣之至少一元素代表一循環置換矩陣，該循環置換矩陣藉由根據該多個移位數之一將一單位矩陣向右移位多行而產生。
  21. 如申請專利範圍第19項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引實質上為該多個移位數。
  22. 一種利用低密度奇偶校驗矩陣進行數位資料編碼之編碼器，該編碼器包含：一查找表，用以間接儲存該低密度奇偶校驗矩陣之一非常規部分，其中，該查找表儲存對應於該低密度奇偶校驗矩陣之該非常規部分之多個非零子矩陣之多個索引，並進一步儲存多個距離/位置參數，該多個距離/位置參數分別對應於該低密度奇偶校驗矩陣之該非常規部分中相鄰非零子矩陣之間之零子矩陣數或分別對應於該低密度奇偶校驗矩陣之該非常規部分相鄰非零子矩陣之間的距離；一位址產生器，耦接至該查找表，用以根據至少一距離/位置參數產生至少一位址；一碼記憶體，耦接至該位址產生器，用以儲存碼資料，該碼資料中之資訊位元對應於該位址，該資訊位元可以根據該位址自該碼記憶體被存取；一模加法器，耦接至該查找表，用以對至少一索引執行一模運算；至少一多工器，耦接至該模加法器以及該碼記憶體，用以根據該模運算之一結果對該多個資訊位元之一部分執行多工操作；以及一組互斥或單元，耦接至該多工器，用以根據該多個資訊位元之該多工後之部分恢復該低密度奇偶校驗矩陣之至少一元素，以根據該低密度奇偶校驗矩陣編碼一數位資料。
  23. 如申請專利範圍第22項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引代表多個移位數，該低密度奇偶校驗矩陣包含一組元素，且該低密度奇偶校驗矩陣之至少一元素代表一循環置換矩陣，該循環置換矩陣藉由根據該多個移位數之一將一單位矩陣向右移位多行而產生。
  24. 如申請專利範圍第22項所述之利用低密度奇偶校驗矩陣進行編碼數位資料之編碼器，其中該多個索引實質上為該多個移位數。
TW098114682A 2008-06-13 2009-05-04 利用低密度奇偶校驗矩陣以進行數位資料編碼之方法及編碼器 TWI387213B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/138,452 US8099644B2 (en) 2008-06-13 2008-06-13 Encoders and methods for encoding digital data with low-density parity check matrix

Publications (2)

Publication Number Publication Date
TW200952350A TW200952350A (en) 2009-12-16
TWI387213B true TWI387213B (zh) 2013-02-21

Family

ID=41415873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114682A TWI387213B (zh) 2008-06-13 2009-05-04 利用低密度奇偶校驗矩陣以進行數位資料編碼之方法及編碼器

Country Status (3)

Country Link
US (1) US8099644B2 (zh)
CN (1) CN101604977B (zh)
TW (1) TWI387213B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065007B (zh) * 2010-11-29 2012-09-05 中国计量学院 可配置数据重组网络单元
JP5413701B2 (ja) * 2011-03-22 2014-02-12 日本電気株式会社 誤り訂正符号化装置、誤り訂正符号化方法および誤り訂正符号化プログラム
US8607129B2 (en) * 2011-07-01 2013-12-10 Intel Corporation Efficient and scalable cyclic redundancy check circuit using Galois-field arithmetic
CN102868412B (zh) * 2012-09-27 2015-05-20 苏州威士达信息科技有限公司 基于并行滤波的深空通信中ldpc编码器和编码方法
CN102857237B (zh) * 2012-09-27 2015-05-20 苏州威士达信息科技有限公司 一种低延时的近地通信中ldpc并行编码器和编码方法
CN102857324B (zh) * 2012-09-27 2014-12-10 苏州威士达信息科技有限公司 基于查找表的深空通信中ldpc串行编码器和编码方法
CN103067025B (zh) * 2013-01-01 2017-03-01 中国传媒大学 基于块行循环的cmmb中ldpc编码器和编码方法
CN105356968B (zh) * 2015-06-24 2018-11-16 深圳大学 基于循环置换矩阵的网络编码的方法及系统
KR102374114B1 (ko) * 2015-06-30 2022-03-14 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 전자 장치
CN106209115B (zh) * 2016-06-29 2019-09-20 深圳忆联信息系统有限公司 一种数据处理方法及电子设备
US9838033B1 (en) * 2016-12-30 2017-12-05 Western Digital Technologies, Inc. Encoder supporting multiple code rates and code lengths
CN110291721B (zh) * 2017-06-27 2023-09-26 联发科技股份有限公司 在移动通信中用于小码块尺寸的qc-ldpc码的移位系数表设计方法
CN111384972B (zh) * 2018-12-29 2023-05-26 泰斗微电子科技有限公司 多进制ldpc解码算法的优化方法、装置及解码器
US11640255B2 (en) * 2020-11-19 2023-05-02 Macronix International Co., Ltd. Memory device and operation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004088449A (ja) * 2002-08-27 2004-03-18 Sony Corp 符号化装置及び符号化方法、並びに復号装置及び復号方法
TW200417156A (en) * 2002-11-18 2004-09-01 Qualcomm Inc Rate-compatible LDPC codes
TW200701658A (en) * 2005-06-25 2007-01-01 Samsung Electronics Co Ltd Method and apparatus for low-density parity check encoding
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
US20070157061A1 (en) * 2006-01-03 2007-07-05 Broadcom Corporation, A California Corporation Sub-matrix-based implementation of LDPC (Low Density Parity Check ) decoder

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7996746B2 (en) * 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
CN101192835A (zh) * 2006-11-29 2008-06-04 联发科技股份有限公司 低密度同位检查矩阵处理数字数据的数据处理系统与方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
JP2004088449A (ja) * 2002-08-27 2004-03-18 Sony Corp 符号化装置及び符号化方法、並びに復号装置及び復号方法
TW200417156A (en) * 2002-11-18 2004-09-01 Qualcomm Inc Rate-compatible LDPC codes
TW200701658A (en) * 2005-06-25 2007-01-01 Samsung Electronics Co Ltd Method and apparatus for low-density parity check encoding
US20070157061A1 (en) * 2006-01-03 2007-07-05 Broadcom Corporation, A California Corporation Sub-matrix-based implementation of LDPC (Low Density Parity Check ) decoder

Also Published As

Publication number Publication date
US8099644B2 (en) 2012-01-17
US20090313523A1 (en) 2009-12-17
CN101604977B (zh) 2015-07-01
TW200952350A (en) 2009-12-16
CN101604977A (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
TWI387213B (zh) 利用低密度奇偶校驗矩陣以進行數位資料編碼之方法及編碼器
Xu et al. Low-density MDS codes and factors of complete graphs
US9362957B2 (en) Method and system for error correction in transmitting data using low complexity systematic encoder
KR102347823B1 (ko) 구조화된 ldpc의 부호화 및 복호화 방법 및 장치
Pless Introduction to the theory of error-correcting codes
JP4036338B2 (ja) 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置
US8108760B2 (en) Decoding of linear codes with parity check matrix
US8352847B2 (en) Matrix vector multiplication for error-correction encoding and the like
RU2527207C2 (ru) Устройство кодирования, способ конфигурирования кода с исправлением ошибок и программа для них
KR20080040669A (ko) 다양한 클래스의 코드들을 인코딩 및 디코딩하는 애플리케이션을 갖는 인-플레이스 변환
CN105075128A (zh) 具有高并行性、低差错本底和简单编码原理的经提升ldpc码的设计
WO2010073922A1 (ja) 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム
WO2009102304A1 (en) Method and system for detection and correction of phased-burst errors, erasures, symbol errors, and bit errors in a received symbol string
KR102528972B1 (ko) 연판정 디코딩 방법 및 시스템
US9104589B1 (en) Decoding vectors encoded with a linear block forward error correction code having a parity check matrix with multiple distinct pattern regions
JP5333233B2 (ja) 復号装置、データ蓄積装置、データ通信システム、および復号方法
JPH0736717A (ja) 単一記号エラーと単一ビット・エラー検出のためのエラー訂正方法及び装置
Xie et al. Quantum synchronizable codes from quadratic residue codes and their supercodes
WO2013189274A1 (zh) 一种用于并行bch编码的电路、编码器及方法
KR20060058792A (ko) 저밀도 패리티 검사 코드의 부호화 장치 및 방법
EP2309650B1 (en) A systematic encoder with arbitrary parity positions
US20170288697A1 (en) Ldpc shuffle decoder with initialization circuit comprising ordered set memory
Zhang et al. Ultra-compressed three-error-correcting BCH decoder
Skachek Characterization of graph-cover pseudocodewords of codes over F 3
Li et al. On the exact lower bounds of encoding circuit sizes of hamming codes and hadamard codes