CN1983822A - 奇偶校验矩阵及其产生方法、编码方法和纠错设备 - Google Patents

奇偶校验矩阵及其产生方法、编码方法和纠错设备 Download PDF

Info

Publication number
CN1983822A
CN1983822A CNA2006101629622A CN200610162962A CN1983822A CN 1983822 A CN1983822 A CN 1983822A CN A2006101629622 A CNA2006101629622 A CN A2006101629622A CN 200610162962 A CN200610162962 A CN 200610162962A CN 1983822 A CN1983822 A CN 1983822A
Authority
CN
China
Prior art keywords
vector
subclass
parity matrix
matrix
row vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101629622A
Other languages
English (en)
Inventor
黄盛熙
金炫廷
洪振硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1983822A publication Critical patent/CN1983822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种使得通过解码来进行编码成为可能的奇偶校验矩阵、一种产生奇偶校验矩阵的方法、一种编码方法和一种纠错设备，包括：定义M×N奇偶校验矩阵H＝[Hm|Hp]，产生M×M矩阵作为子矩阵Hp，其中，所有的行向量线性无关，所有的行向量的集合A是不包括相互的交集的非空子集A1，A2，…，Ak(1≤k≤M)的并集，A1是权为1的行向量的集合，子集Ai(2≤i≤k)是在没有包括在子集A1，…，Ai－1的并集中的行向量之中，能够通过与所述并集中的行向量的线性组合而得到权为1的行向量的行向量的集合。

Description

奇偶校验矩阵及其产生方法、编码方法和纠错设备
本申请要求于2005年12月15日提交到韩国知识产权局的第10-2005-0124111号韩国专利申请的利益，其公开包含于此，以资参考。
技术领域
本发明的各方面涉及一种奇偶校验矩阵、一种产生奇偶校验矩阵的方法、一种编码方法以及一种纠错设备，所述奇偶校验矩阵、产生奇偶校验矩阵的方法、编码方法以及纠错设备都用于纠错。
背景技术
根据高密度的信息存储介质以及数据传输，当通过有线、无线和/或光学通信装置传输数据时，每单位时间播放的数据或传输量在通信信道中增加。因此，当信道情况恶化时，可能发生很多错误。例如，因为在高密度光学存储介质中可存储更多的数据，所以由于灰尘、划伤或指纹等可能发生更多错误。此外，因为在有线/无线通信中每单位时间的数据传输量随着高密度数据而增加，所以在相同时间期间中关于通信失败而接收的数据中包含的错误量相对增加。根据高密度数据，需要具有高纠错能力的纠错方法或纠错码。
在诸如Reed-Solomon(RS)码的软迭代解码方法中不使用输入比特的硬值(hard value，如0或1)来执行纠错，所述软迭代解码方法作为纠错码和诸如turbo码解码或低密度奇偶校验(LDPC)解码的方法，用于通过参考输入比特的软值(soft value，如0.2或0.9)重复纠正来执行纠错。输入的比特的软值可以用输入的硬值的概率来表示。
诸如RS码或LDPC码的线性分组码包括奇偶校验矩阵H，该奇偶校验矩阵H关于给定的码字向量C满足HCT＝0。此外，在给定的H中存在生成矩阵G，满足m*G＝C。这里，m和C分别表示消息向量和码字向量。也就是说，在线性分组码中，通过使用生成矩阵G将消息向量转换为码字向量来进行编码并且使用奇偶校验矩阵H对接收的码字向量进行解码，可以获得消息向量m。因此，必须构造用于编码和解码的单独的附加硬件，以将消息向量应用于光学存储介质或实际系统(即，有线/无线通信系统、计算机系统等)。
在第5,771,244号美国专利中公开了一种通过使用单个RS解码器来执行RS编码和RS解码以减少硬件负荷的方法。单个RS解码器可执行编码的原因如下。RS解码器通过使用奇偶校验矩阵H的接收的码字向量的代数方法来搜索并纠正码字向量的值和错误位置，通过在编码期间预先获得错误位置使用擦除纠错方法来执行纠正。通过添加附加信息(即，奇偶校验)，消息向量变为码字向量。这里，添加奇偶校验的部分被预先认为是错误，消息向量被确定，并且码字向量被输入到RS解码器。然后，RS解码器通过关于接收的码字向量的擦除纠错来执行编码，以产生关于消息向量的实际的奇偶向量。然而，这种方法存在一个问题，即，这种方法不能被应用于通过诸如turbo码或LDPC码的迭代来执行解码的系统。
发明内容
本发明的各方面提供了一种使得通过解码来进行编码成为可能的奇偶校验矩阵、一种产生奇偶校验矩阵的方法、一种编码方法和一种纠错设备。
根据本发明的一方面，提供了一种用于纠错的奇偶校验矩阵，其中，所述奇偶校验矩阵是M×N矩阵H＝[Hm|Hp]，其中，Hm是M×(N-M)子矩阵且Hp是M×M子矩阵；Hp子矩阵的所有行向量线性无关，所有行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak(1≤k≤M)的并集且集合A是非空集，子集A1是集合A的元素之中权为1的行向量的集合，子集Ai(2≤i≤k)是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合。
所述奇偶校验矩阵不包括四线循环。
根据本发明的另一方面，提供了一种产生用于纠错的奇偶校验矩阵的方法，包括：定义M×N奇偶校验矩阵H＝[Hm|Hp]；和产生M×M矩阵作为子矩阵Hp，其中，所有的行向量线性无关，所有的行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak(1≤k≤M)的并集且集合A是非空集，子集A1是集合A的元素之中权为1的行向量的集合，子集Ai(2≤i≤k)是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合。
根据本发明的另一方面，提供了一种用于N-M维消息向量的编码方法，包括：产生M×N奇偶校验矩阵；和通过使用产生的奇偶校验矩阵进行解码，获得将被添加到消息向量的M维奇偶向量。
获得奇偶向量的步骤还可包括：通过使用设置为0的奇偶向量以及消息向量的输入来执行软迭代解码，对奇偶向量进行纠错。
根据本发明的另一方面，提供了一种纠错设备，包括：矩阵生成器，产生M×N奇偶校验矩阵；和解码器，通过使用产生的奇偶校验矩阵进行解码，获得将被添加到N-M维消息向量的M维奇偶向量，来对N-M维消息向量进行编码，并且对接收的码字向量进行解码。
所述纠错设备还可包括：解码器输入处理器，在编码期间将具有将输入的消息向量中的0替换为-1的结果的码字向量和设置为0的奇偶向量输出到所述解码器，其中，所述解码器是软迭代解码器。
在下面的描述中将部分地阐明本发明另外的方面和/或优点，通过描述，其部分地会变得清楚，或者通过实施本发明可以了解。
附图说明
通过下面结合附图对实施例进行的描述，本发明的这些和/或其他方面和优点将会变得清楚和更易于理解，其中：
图1是根据本发明实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp；
图2是根据本发明另一实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp；
图3A是根据本发明另一实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp；
图3B根据本发明另一实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp；
图4A是示出根据本发明实施例的图1中的子矩阵Hp的奇偶校验节点和比特节点之间的连接的示图；
图4B是示出根据本发明另一实施例的图2中的子矩阵Hp的奇偶校验节点和比特节点之间的连接的示图；
图5是示出根据本发明实施例的通过解码的编码方法的流程图；
图6是根据本发明实施例的纠错设备的结构示图；和
图7A至图7D是解释根据本发明实施例的编码处理的示图。
具体实施方式
现在对本发明实施例进行详细的描述，其示例表示在附图中，其中，相同的标号始终表示相同的部件。下面通过参照附图对实施例进行描述以解释本发明。
编码通常分为系统编码和非系统编码。在系统编码中，原始值被保留在消息向量中，码字通过添加奇偶向量而被产生。也就是说，与使用系统编码方法编码的码字的消息向量相应的部分具有与原始消息向量相同的值。另一方面，在非系统编码中，消息向量的值被改变为其他值。
根据本发明的一方面，使得通过解码来执行系统编码成为可能的奇偶校验矩阵被如下定义。
奇偶校验矩阵被定义为M×N矩阵H，所述矩阵H在生长因子GF(2)的向量空间中具有M个线性无关的行。此外，所述矩阵H的M×M子矩阵Hp被定义为具有如下结构。
定义1：假设M个行向量的集合为A。
定义2：假设向量的每个元素中非零元素的数量为权(即，向量V＝(1，0，0，0，1，0，0)的权为2)。
定义3：假设在集合A的元素中具有权1的元素的集合为A1。
集合A的子集A1是非空集。
如果集合A和集合A1的差集B1＝A-A1是非空集，则集合B1包括具有向量的集合B1的子集A2，并且子集A2是非空集。如果权为1的向量可以关于集合B1的元素向量v通过v与A1的向量的线性组合来获得，则向量v是A2的元素。
如果差集B2＝A-(A1∪A2)是非空集，则集合B2包括具有向量的集合B2的子集A3，并且A3是非空集。如果权为1的向量可以关于集合B2的元素向量v通过v与A1∪A2的向量的线性组合来获得，则向量v是A3的元素。
通过使用上述规则，变量k使得差集Bk＝A-(A1∪A2∪...∪Ak)变为空集(即，A＝(A1∪A2∪...∪Ak))并且k等于或大于1且等于或小于M。
Hp的M个行向量线性无关。
概括如下，奇偶校验矩阵被定义为具有M×N矩阵H＝[Hm|Hp]的结构。在M×N矩阵H＝[Hm|Hp]的M×M子矩阵Hp中，所有的行向量线性无关，所有的行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak(1≤k≤M)的并集，并且所述集合A是非空集，子集A1是集合A的元素之中权为1的行向量的集合，子集Ai(2≤i≤k)是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合。此外，理想情况是奇偶校验矩阵不包括四线循环。当包括四线循环时，奇偶校验矩阵的性能显著降低。
图1是根据本发明实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp。参照图1，M是8，Ri(i＝1，2，...，8)表示第i行向量。此外，k是8，Ai具有关于每个i的一个行向量且Ai与{Ri}相同。
图2是根据本发明另一实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp。参照图2，M是8，Ri(i＝1，2，...，8)表示第i行向量。此外，k是4，A1＝{R1，R5}，A2＝{R2，R6}，A3＝{R3，R7}，A4＝{R4，R8}。
图3A是根据本发明另一实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp。图3B根据本发明另一实施例的M×N奇偶校验矩阵H＝[Hm|Hp]的子矩阵Hp。
参照图3A和图3B，M是8*B且B是大于1的整数。也就是说，图1和图2的子矩阵Hp被扩展为图3A和图3B的子矩阵Hp，图3A和图3B的子矩阵Hp分别表示当奇偶校验矩阵H由块结构构成时满足根据本发明一方面的定义的H的子矩阵Hp。BRi(i＝1，2，...，8)是B×8*B。例如，BR1是具有第一B个H的行向量的B×8*B(P0000000)。P(301，351)是B×B单位矩阵I或者通过对B×B单位矩阵I进行行移的B×B单位矩阵I的置换矩阵。理想情况是，在通过对B×B单位矩阵I进行行移而获得的P(301，351)的围长(矩阵H中的最短循环长度)大于6。也就是说，理想情况是确定移动值以便不具有四线循环。此外，在图3A和图3B中0表示B×B零矩阵。
如图1和图2所示，H包括至少一个具有权为1的列向量。当存在权为1的列时，奇偶校验矩阵的性能由于奇偶校验矩阵特性而或多或少地降低。当Hp结构被设计具有如图3A和图3B所示的B×B块结构时，至少B个权为1的列被包括在内。因为理想情况是将权为1的列的数量最小化，所以必要的条件是Pa(302，352)包括具有权为1或权为2的列的B×B矩阵，并且Pb(303，353)也包括满足图1或图2中特性的B×B矩阵。
当Pb是B×B单位矩阵I的置换矩阵时，在图3A中，Ai＝{v|v＝BRi的行向量}，其中k＝8且i＝1，2，...，8，并且存在B个权为1的列向量。在图3B中，k＝4，A1＝{v|v＝BR1或BR5的行向量}，A2＝{v|v＝BR2或BR6的行向量}，A3＝{v|v＝BR3或BR7的行向量}，A4＝{v|v＝BR4或BR8的行向量}，并且还存在2*B个权为1的列向量。
另一方面，当Pb具有与图1相同的结构时，k＝7+B，Ai＝{v|v＝BRi的行向量}，其中i＝1，2，...，7，Ai+7＝{v|v＝BR8的第i行向量}，其中i＝1，2，...，B，并且在图3A中还存在一个权为1的列向量。在图3B中，k＝3+B，A1＝{v|v＝BR1或BR5的行向量}，A2＝{v|v＝BR2或BR6的行向量}，A3＝{v|v＝BR3或BR7的行向量}，A3+i＝{v|v＝BR4或BR8的第i行向量}，其中i＝1，2，...，B，并且还存在2个权为1的列向量。
编码时间与k成比例。此外，当权为1的列向量的数量增加时，奇偶校验矩阵的纠错性能变差。如上所述，因为可控制k和权为1的列向量的数量，所以理想的情况是，在块结构中考虑H的性能和编码时间来选择合适的结构。
图4A是示出根据本发明实施例的图1中的子矩阵Hp的奇偶校验节点401和比特节点402之间的连接的示图。图4B是示出根据本发明实施例的图2中的子矩阵Hp的奇偶校验节点451和比特节点452之间的连接的示图。
图5是示出根据本发明实施例的通过解码的编码方法的流程图。参照图5，在操作S502，产生满足M×N矩阵H＝[Hm|Hp]的上述定义的奇偶校验矩阵。然后，通过使用产生的奇偶校验矩阵进行解码，将消息向量编码为码字向量。在操作S504中，可使用软迭代解码作为解码方法，在这种情况下，通过将全部奇偶部分设置为0来执行软迭代解码方法。因为可通过解码结果获得奇偶部分的值，所以通过解码来进行编码是可能的。然而，如下所述，可通过除了软迭代解码以外的解码来进行编码。将更详细地描述使用解码的编码方法。
为了使用一个解码器来执行编码，接收用于确定是否已选择编码或解码的信息。当选择编码时，通过使用代数方法或软迭代解码方法来获得奇偶向量P(x)。
假设奇偶校验矩阵是H＝[Hm|Hp]。这里，Hm是M×(N-M)子矩阵。当关于给定的N-M维消息向量M(x)的M维奇偶向量是P(x)＝(P1，P2，...PM)时，码字向量C(x)＝(M(x)，P(x))必须满足HCT＝HmMT+HpPT＝0(M维零向量)。也就是说，在生长因子GF(2)上，H的所有行向量与CT的矩阵积必须是零。因此，当获得关于给定的M(x)的满足HCT＝0的M维奇偶向量时，表示编码可通过解码来进行。
首先，将解释使用代数方法的解码处理。首先，假设P0(x)＝(x1，x2，...xM)。(x1，x2，...xM)这些值是预定的任意值。这里，C0(x)＝(M(x)，P0(x))。当使用代数方法时，M(x)可以通过k步解码被编码为C(x)。
操作1：通过集合A1执行解码。
包括集合A1中的行向量的H的行向量与C0 T的矩阵积必须是零。此外，因为集合A1中的行向量的权是1，所以与行向量中的值为1的元素相应的奇偶向量P0(x)的元素xi1通过使用线性方程获得唯一解Pi1。结果，P0(x)通过集合A1被解码为P1(x)＝(x1，...，Pi1，...xM)。假设C1(x)＝(M(x)，P1(x))。
操作2：使用操作1的解码结果通过集合A2执行解码。
包括集合A2中的行向量的H的行向量与C1 T的矩阵积必须是零。此外，因为集合A2中的行向量可通过与集合A1中的行向量的线性组合产生权为1的行向量，所以与行向量中的值为1的元素相应的奇偶向量P1(x)的元素xi2通过线性方程具有唯一解Pi2。结果，P1(x)通过集合A2被解码为P2(x)＝(x1，...，Pi1，...，Pi2，...，xM)。假设C2(x)＝(M(x)，P2(x))。
操作k：使用操作(k-1)的解码结果通过集合Ak执行解码。
包括集合Ak中的行向量的H的行向量与Ck-1 T的矩阵积必须是零。此外，因为集合Ak中的行向量可通过与A1+A2+...+Ak-1中的行向量的线性组合产生权为1的行向量，所以与行向量中的值为1的元素相应的奇偶向量Pk-1(x)的元素xik通过线性方程具有唯一解Pik。结果，Pk-1(x)通过集合Ak被解码为P(x)＝(P1，P2，...，PM)。当C(x)＝(M(x)，P(x))时，C(x)被编码为M(x)的码字。
其次，将解释通过使用像“MIN”近似(和积的近似与和积)的对数似然比(LLR)的软迭代解码的编码方法。
在这种情况下，当M(x)被转换为M′(x)＝2*M(x)-1，并且C′(x)＝(M′(x)，P′(x))通过设置P′(x)＝0被输入到迭代解码器时，满足HCT＝0的C(x)＝(M(x)，P(x))通过至多k次迭代被解码。这里，因为通过使用擦除纠错来执行编码，所以P′(x)被设置为0，以用于擦除标记。
因为M′(x)不包含任何错误，所以元素的值是1或-1，且P′(x)是全0，因为软迭代解码特性，所以通过第一纠正来纠正与集合A1中的行向量的元素是1的位置相应的P(x)的元素值。当第一纠正的结果是C1(x)时，当HC1 T＝0时纠正完成；否则，执行第二重复纠正。这里，因为通过与A1的行向量的线性组合，可从集合A2的行向量得到权为1的行向量，所以得到的权为1的行向量的元素纠正与权1的位置相应的P(x)的元素值。当第二纠正的结果是C2(x)时，当HC2 T＝0时纠正完成；否则，执行重复纠正。通过这种方法，至少通过第k纠正，纠正了P(x)的所有元素值。因此，通过至多k次迭代解码，C′(x)被纠正为C(x)＝(M(x)，P(x))。也就是说，消息向量M(x)使用奇偶向量被编码为码字。
图6是根据本发明实施例的纠错设备的结构示图。所述纠错设备包括：奇偶校验矩阵生成器630，产生M×N奇偶校验矩阵H；和解码器620，通过使用产生的奇偶校验矩阵H来执行解码。解码器620在编码期间通过获得将被添加到N-M维消息向量602的M维奇偶向量来输出编码的消息向量622，并且在解码期间对接收的码字向量604进行解码之后输出解码的码字向量624。此外，当使用像解码器620的软迭代解码器时，所述纠错设备还包括解码器输入处理器610，用于在编码期间将输入的消息向量602中的0替换为-1并且将设置为0的奇偶向量输入到解码器620。
图7A至图7D是解释根据本发明实施例的通过解码的编码处理的示图。通过示出的处理，使用通过软迭代解码的编码方法来获得满足HCT＝0的C(x)，并使用图2的奇偶校验矩阵H来执行软迭代解码。首先，输入C′(x)＝(2*M(x)-1，0)以用于软迭代解码。也就是说，当码字C′(x)的消息部分的值是1时，保留值1，而当消息部分的值是0时，将值0改变为-1。此外，将奇偶部分设置为0，以用于擦除纠错，然后将所述奇偶部分输入到软迭代解码器。
图7A是示出当C′(x)＝(M′(x)，0，0，0，0，0，0，0，0)时的第一纠正处理的示图。当LLR(1)(qi)的硬决定结果是C1(x)时，当HC1 T＝0时解码结束，否则继续所述纠正。图7B是示出第二纠正处理的示图。当LLR(2)(qi)的硬决定结果是C2(x)时，当HC2 T＝0时解码结束，否则继续所述纠正。图7C是示出第三纠正处理的示图。当LLR(3)(qi)的硬决定结果是C3(x)时，当HC3 T＝0时解码结束，否则继续所述纠正。图7D是示出第四纠正处理的示图。当LLR(4)(qi)的硬决定结果是C4(x)时，因为C4(x)必定是C(x)，所以HC4 T＝0并且解码结束。C4(x)必定是C(x)的原因在于，奇偶部分的a，b，c，d，e，f，g，h的值通过解码算法被设置，从而Ai(每一操作中的行向量)与C(x)的矩阵积变为0。
根据本发明的实施例，因为编码可以通过解码来进行，所以编码和解码可以仅使用一个用于奇偶校验矩阵的解码器来实现。
本发明还可实现为计算机可读记录介质上的计算机可读代码。虽然已经显示和描述了本发明的一些实施例，但本领域技术人员应该理解，在不脱离本发明的原理和精神的情况下，可以对这些实施例进行修改，本发明的范围由权利要求及其等同物限定。

Claims (28)

1、一种用于通过对数据进行解码来编码和纠错的奇偶校验矩阵，其中，所述奇偶校验矩阵是M×N矩阵H＝[Hm|Hp]，其中，Hm是M×(N-M)子矩阵且Hp是包括M个线性无关的行向量的M×M子矩阵，M个行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak的并集且集合A是非空集，其中1≤k≤M，子集A1是集合A的行向量之中权为1的行向量的集合，子集Ai是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合，其中2≤i≤k。
2、如权利要求1所述的奇偶校验矩阵，其中，所述奇偶校验矩阵不包括四线循环。
3、如权利要求1所述的奇偶校验矩阵，其中，所述奇偶校验矩阵具有块结构M＝8*B，其中，B是大于1的整数，所述Hp包括至少B个权为1的列向量。
4、如权利要求3所述的奇偶校验矩阵，其中，所述奇偶校验矩阵不包括四线循环。
5、一种产生用于通过对数据进行解码来编码和纠错的奇偶校验矩阵的方法，所述方法包括：
定义M×N奇偶校验矩阵H＝[Hm|Hp]；和
产生奇偶校验矩阵H的M×M子矩阵Hp，所述Hp包括M个线性无关的行向量，M个行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak的并集且集合A是非空集，其中1≤k≤M，子集A1是集合A的行向量之中权为1的行向量的集合，子集Ai是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合，其中2≤i≤k。
6、如权利要求5所述的方法，还包括以下步骤：从所述奇偶校验矩阵去除四线循环。
7、如权利要求5所述的方法，其中，所述定义M×N奇偶校验矩阵的步骤包括：定义具有块结构M＝8*B的奇偶校验矩阵，其中，B是大于1的整数；和
所述产生M×M子矩阵Hp的步骤包括：在所述子矩阵Hp中产生至少B个权为1的列向量。
8、如权利要求7所述的方法，还包括以下步骤：从所述奇偶校验矩阵去除四线循环。
9、一种对N-M维数据消息向量进行编码的方法，所述编码的方法包括：
通过产生奇偶校验矩阵H的M×M子矩阵Hp来产生M×N奇偶校验矩阵H＝[Hm|Hp]，所述Hp包括M个线性无关的行向量，M个行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak的并集且集合A是非空集，其中1≤k≤M，子集A1是集合A的行向量之中权为1的行向量的集合，子集Ai是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合，其中2≤i≤k；和
通过使用产生的奇偶校验矩阵进行解码，将具有M维的奇偶向量添加到消息向量来对所述消息向量进行编码。
10、如权利要求9所述的方法，其中，所述产生M×N奇偶校验矩阵的步骤包括：从所述奇偶校验矩阵去除四线循环。
11、如权利要求9所述的方法，其中，所述产生M×N奇偶校验矩阵的步骤包括：
定义具有块结构M＝8*B的奇偶校验矩阵，其中，B是大于1的整数；和
在所述子矩阵Hp中产生至少B个权为1的列向量。
12、如权利要求11所述的方法，其中，所述产生M×N奇偶校验矩阵的步骤包括：从所述奇偶校验矩阵去除四线循环。
13、如权利要求9所述的方法，其中，所述对消息向量进行编码的步骤包括：使用擦除标记来标记所述奇偶向量，其中，通过使用擦除纠错来执行所述编码，并且所述解码是软迭代解码方法。
14、如权利要求13所述的方法，其中，所述使用擦除标记来标记奇偶向量的步骤包括：当解码时将全部奇偶向量设置为0。
15、如权利要求13所述的方法，其中，所述对消息向量进行编码的步骤还包括：将所述消息向量的0替换为-1。
16、一种对N-M维数据消息向量进行编码的方法，所述编码的方法包括：
通过产生奇偶校验矩阵H的M×M子矩阵Hp来产生M×N奇偶校验矩阵H＝[Hm|Hp]，所述Hp包括M个线性无关的行向量，M个行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak的并集且集合A是非空集，其中1≤k≤M，子集A1是集合A的行向量之中权为1的行向量的集合，子集Ai是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合，其中2≤i≤k；和
通过使用产生的奇偶校验矩阵进行软迭代解码，将全部奇偶向量设置为0，将消息向量的0替换为-1，并将具有M维的奇偶向量添加到消息向量来对所述消息向量进行编码。
17、如权利要求16所述的方法，其中，所述产生M×N奇偶校验矩阵的步骤包括：从所述奇偶校验矩阵去除四线循环。
18、如权利要求16所述的方法，其中，所述产生M×N奇偶校验矩阵的步骤包括：
定义具有块结构M＝8*B的奇偶校验矩阵，其中，B是大于1的整数；和
在所述子矩阵Hp中产生至少B个权为1的列向量。
19、如权利要求18所述的方法，其中，所述产生M×N奇偶校验矩阵的步骤包括：从所述奇偶校验矩阵去除四线循环。
20、一种纠错设备，包括：
矩阵生成器，产生M×N奇偶校验矩阵H＝[Hm|Hp]，其中，Hm是M×(N-M)子矩阵且Hp是M×M子矩阵，所述Hp包括M个线性无关的行向量，M个行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak的并集且集合A是非空集，其中1≤k≤M，子集A1是集合A的行向量之中权为1的行向量的集合，子集Ai是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合，其中2≤i≤k；和
解码器，通过使用产生的奇偶校验矩阵进行解码，将具有M维的奇偶向量添加到N-M维消息向量来对所述消息向量进行编码，并对接收的码字向量进行解码。
21、如权利要求20所述的纠错设备，还包括：解码器输入处理器，将所述消息向量的0替换为-1，将具有替换的0的奇偶向量输出到所述解码器，其中，所述奇偶向量被全部设置为0且所述解码器是软迭代解码器。
22、如权利要求20所述的纠错设备，其中，所述奇偶校验矩阵不包括四线循环。
23、如权利要求20所述的纠错设备，其中，所述奇偶校验矩阵具有块结构M＝8*B，其中，B是大于1的整数，所述Hp包括至少B个权为1的列向量。
24、如权利要求23所述的纠错设备，其中，所述奇偶校验矩阵不包括四线循环。
25、一种纠错设备，包括：
矩阵生成器，产生M×N奇偶校验矩阵H＝[Hm|Hp]，其中，Hm是M×(N-M)子矩阵且Hp是M×M子矩阵，所述Hp包括M个线性无关的行向量，M个行向量的集合A是不包括相互的交集的子集A1，A2，...，Ak的并集且集合A是非空集，其中1≤k≤M，子集A1是集合A的行向量之中权为1的行向量的集合，子集Ai是在没有包括在子集A1，...，Ai-1的并集中的行向量之中，能够通过执行与子集A1，...，Ai-1的并集中的行向量的线性组合而得到权为1的行向量的行向量的集合，其中2≤i≤k；
解码器，通过使用产生的奇偶校验矩阵进行软迭代解码，将具有M维且全部设置为0的奇偶向量添加到N-M维消息向量来对所述消息向量进行编码，并对接收的码字向量进行解码；和
解码器输入处理器，将所述消息向量的0替换为-1，并将具有替换的0的奇偶向量输出到所述解码器。
26、如权利要求25所述的纠错设备，其中，所述奇偶校验矩阵不包括四线循环。
27、如权利要求25所述的纠错设备，其中，所述奇偶校验矩阵具有块结构M＝8*B，其中，B是大于1的整数，所述Hp包括至少B个权为1的列向量。
28、如权利要求27所述的纠错设备，其中，所述奇偶校验矩阵不包括四线循环。
CNA2006101629622A 2005-12-15 2006-11-29 奇偶校验矩阵及其产生方法、编码方法和纠错设备 Pending CN1983822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050124111 2005-12-15
KR1020050124111A KR20070063851A (ko) 2005-12-15 2005-12-15 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치

Publications (1)

Publication Number Publication Date
CN1983822A true CN1983822A (zh) 2007-06-20

Family

ID=37781776

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101629622A Pending CN1983822A (zh) 2005-12-15 2006-11-29 奇偶校验矩阵及其产生方法、编码方法和纠错设备

Country Status (6)

Country Link
US (1) US20070162821A1 (zh)
EP (1) EP1798861B1 (zh)
JP (1) JP2007166605A (zh)
KR (1) KR20070063851A (zh)
CN (1) CN1983822A (zh)
DE (1) DE602006003516D1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077471A (zh) * 2008-07-04 2011-05-25 三菱电机株式会社 校验矩阵生成装置、校验矩阵生成方法、校验矩阵生成程序、发送装置、接收装置以及通信系统

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ｌｄｐｃ検査行列生成方法及び検査行列生成器並びに符号再送方法
US8539321B2 (en) * 2010-11-10 2013-09-17 Infineon Technologies Ag Apparatus and method for correcting at least one bit error within a coded bit sequence
US9450613B2 (en) 2010-11-10 2016-09-20 Infineon Technologies Ag Apparatus and method for error correction and error detection
US9746392B2 (en) * 2012-08-07 2017-08-29 The Boeing Company Systems and methods to determine navigation states of a platform
JP6011259B2 (ja) 2012-11-12 2016-10-19 富士通株式会社 近傍判定方法、近傍判定装置、近傍判定システム、および近傍判定プログラム
KR101512078B1 (ko) * 2013-02-07 2015-04-14 최수정 특정밀도를 기반으로 하는 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치
KR101512081B1 (ko) * 2013-02-07 2015-04-14 최수정 특정 밀도를 기반으로 하는 저밀도 행렬을 이용한 부호화/복호화 방법 및 장치
US10033407B2 (en) 2016-04-08 2018-07-24 SK Hynix Inc. Optimization of low density parity-check code encoder based on a search for an independent set of nodes
CN108370254B (zh) * 2016-07-20 2021-05-14 华为技术有限公司 低密度奇偶校验码基矩阵生成方法及装置
CN109756234A (zh) * 2019-01-15 2019-05-14 江西理工大学 一种基于拟阵理论的高码率的ldpc中长码构造方法
KR20230080769A (ko) 2021-11-30 2023-06-07 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771244A (en) * 1994-03-09 1998-06-23 University Of Southern California Universal Reed-Solomon coder/encoder
US6694476B1 (en) * 2000-06-02 2004-02-17 Vitesse Semiconductor Corporation Reed-solomon encoder and decoder
US7072417B1 (en) * 2000-06-28 2006-07-04 Marvell International Ltd. LDPC encoder and method thereof
US6785863B2 (en) * 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
KR100936022B1 (ko) * 2002-12-21 2010-01-11 삼성전자주식회사 에러 정정을 위한 부가정보 생성 방법 및 그 장치
US7162684B2 (en) * 2003-01-27 2007-01-09 Texas Instruments Incorporated Efficient encoder for low-density-parity-check codes
KR100809619B1 (ko) 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US7260763B2 (en) * 2004-03-11 2007-08-21 Nortel Networks Limited Algebraic low-density parity check code design for variable block sizes and code rates
US7165205B2 (en) * 2004-05-14 2007-01-16 Motorola, Inc. Method and apparatus for encoding and decoding data
US20050283707A1 (en) * 2004-06-22 2005-12-22 Eran Sharon LDPC decoder for decoding a low-density parity check (LDPC) codewords

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077471A (zh) * 2008-07-04 2011-05-25 三菱电机株式会社 校验矩阵生成装置、校验矩阵生成方法、校验矩阵生成程序、发送装置、接收装置以及通信系统
CN102077471B (zh) * 2008-07-04 2014-03-12 三菱电机株式会社 校验矩阵生成装置、校验矩阵生成方法、校验矩阵生成程序、发送装置、接收装置以及通信系统

Also Published As

Publication number Publication date
JP2007166605A (ja) 2007-06-28
EP1798861A1 (en) 2007-06-20
DE602006003516D1 (de) 2008-12-18
EP1798861B1 (en) 2008-11-05
KR20070063851A (ko) 2007-06-20
US20070162821A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
CN1983822A (zh) 奇偶校验矩阵及其产生方法、编码方法和纠错设备
US7072417B1 (en) LDPC encoder and method thereof
US8205131B2 (en) Method for producing parity check matrix for low complexity and high speed decoding, and apparatus and method for coding low density parity check code using the same
WO2014122772A1 (ja) 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法
US20120089884A1 (en) Error correction encoding apparatus, decoding apparatus, encoding method, decoding method, and programs thereof
KR20080048988A (ko) 무-충돌 불규칙-반복-누산 코드
JP2008514106A (ja) Ｌｄｐｃコードを用いた符号化及び復号化方法
CN110071727B (zh) 编码方法、译码方法、纠错方法及装置
KR101298745B1 (ko) 데이터를 복호화 및 부호화하는 방법 및 장치
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR100617769B1 (ko) 채널 부호화 장치 및 방법
JP7047092B2 (ja) 階段コードの復号化方法、装置および記憶媒体
US8145971B2 (en) Data processing systems and methods for processing digital data with low density parity check matrix
KR20130052506A (ko) 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법
JP5333233B2 (ja) 復号装置、データ蓄積装置、データ通信システム、および復号方法
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
CN107404320B (zh) 用于进行重组解码的低密度奇偶校验解码装置及相关方法
Tallini et al. On efficient repetition error correcting codes
CN104508982B (zh) 组合的块符号纠错
KR20110114204A (ko) 저밀도 패리티 체크 부호화 방법 및 이를 이용하는 저밀도 패리티 체크 인코더
EP3735746A1 (en) Channel code construction for decoder reuse
CN107666367B (zh) 一种编码方法及装置
KR100930240B1 (ko) 효율적인 에러 정정을 위한 복호 방법 및 그 장치
Key Some error-correcting codes and their applications
JP5999634B2 (ja) 演算回路設定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070620