TW200950313A

TW200950313A - LNA having a post-distortion mode and a high-gain mode

Info

Publication number: TW200950313A
Application number: TW098103951A
Authority: TW
Inventors: Christian Holenstein; Jun-Xiong Deng; Nam-Soo Kim
Original assignee: Qualcomm Inc
Priority date: 2008-02-06
Filing date: 2009-02-06
Publication date: 2009-12-01
Also published as: EP2248256B1; JP2011511605A; CN101933228B; CN101933228A; US20090195310A1; WO2009100387A1; US7746169B2; KR101125500B1; JP5144768B2; CN103199803B; ATE526726T1; KR20100116653A; EP2248256A1; CN103199803A

Description

200950313 . 六、發明說明：【發明所屬之技術領域】所揭示之實施例係關於低雜訊放大器（LNA)。【先前技術】在一諸如蜂巢式電話之接收器的無線電接收器中之第一放大級大體為一稱為低雜訊放大器（LNA)之放大器電路。 LNA操作效能之量測包括LNA之雜訊因子（F)及LNA之線性。〇蜂巢式電話之接收器包括被稱為接收鏈之物。接收鏈涉及一 LNA ’其輸出一信號至一混頻器。該混頻器又輸出一信號至基頻濾波器。整個接收鏈之雜訊因子（F)的第一近似值等於LNA之雜訊因子加上一數值（quantity)，其中該數值為被LNA之增益除的隨後級（混頻器及基頻濾波器）之雜訊因子。因此，增加LNA之增益減小整個接收鏈之雜訊因子。在蜂巢式電話應用中，通常存在強加於整個接收器上之雜訊因子要求。因此，蜂巢式電話中之LNA必須具有足夠之増益以滿足整個接收器之雜訊因子要求。

大器亦將輸出其他頻率之一輸入信號之放大型式，但該放或多個其他信號。此等其他信 138438.doc 200950313 號被稱為”千旛·， ^ Μ所實際接收器中，此等干擾分量常常遠 —s號之頻率且因此可自接收器輸出信號中濾出。然而’二存在連同所要信號一起接收至放大器之輸入中的另 j Κ仏號（此處稱為干擾者（jammer))，則可出現有時稱 ^父又調變干擾的複合類型之干擾。因為此交又調變干擾可此在頻率上接近所要信號之頻率，所以難以或不可能自接收器輸出信號中濾出交又調變干擾。若交叉調變干擾分 f不能藉由濾波自輸出信號移除則將放大器製造得更加線性，使得交又調變干擾分量之量值為一可接受之量。然而，僅當接收器在有干擾者之情況下操作時，才可強加具有良好線性之此要求。若已知不存在干擾者，則在接收器輸出信號不具有不可接受之大量干擾的情況下可放鬆對於放大器之線性要求，因為將不產生交又調變。舉例而言’在一些無線電通信協定中，傳輸器可在接收器正接收的同時進行傳輸。所傳輸信號之頻率在頻率上接近經接收藝之信號的頻率。歸因於蜂巢式電話手機中之傳輸器及接收器的實體接近性，且歸因於所傳輸信號之功率，所傳輸信號中之些可 >兔漏回至接收器中且構成一干擾者。然而，僅當傳輸器正在傳輸時才存在此特定干擾者。當傳輸器不進行傳輸時，交又調變干擾問題不太嚴重或不存在且可放鬆對於接收器之線性要求。在許多LNA拓撲中，可藉由增加流過LNA之偏流而增加放大器之線性。類似地，可藉由減小流過LNA之偏流而減小放大器之線性。圖1(先前技術）為一利用干擾後抵消技術（有時稱為主動 138438.doc 200950313 干擾後技術）之特定差動LNA 1之電路圖。此技術涉及偏壓於飽和區域中之四個場效電晶體（FET)2-5的使用。FET 2 及FET 3被稱為主FET。FET 4及FET 5被稱為抵消FET 〇主 FET 2及抵消FET 4之左手對操作如下。主FET 2放大一在輸入引線6上接收的輸入信號。該輸入信號之一放大型式產生於節點6上》因為主FET 2經組態為一共源極放大器，所以經放大之信號具有一相對於輸入引線5上之輸入信號大約180度之相移。干擾分量亦連同輸入信號之所要放大型式一起存在於節點6上之信號中。將節點6上之相移信號施加至抵消FET 4之閘極輸入。抵消FET 4亦偏壓於飽和區域中，但其經設計為一令人討厭（lousy)之放大器，討厭之處在於與經放大之所要信號相比，比較而言其比主FET 2 產生更多之干擾分量。歸因於抵消FET 4接收其輸入信號之方式，供應給抵消FET 4的輸入信號之相位相對於供應給主FET 2的輸入信號之相位有180度相位差。因此，如自抵消FET 4所輸出的所要放大信號相對於如自主FET 2所輸出的所要放大信號有180度相位差，且如自抵消FET 4所輸出的干擾之相位相對於如自主FET 2所輸出的干擾有180度相位差。自主FET 2及抵消FET 4所輸出之信號加總於合併節點7上。若由抵消FET 4輸出的干擾之量值經設定為在量值上等於由主FET 2所輸出之干擾，則干擾信號將在節點7 上彼此抵消。同時，由主FET 2輸出之所要信號中之一些將由抵消FET 4所輸出之所要信號抵消，但歸因於抵消FET 4為一令人討厭之放大器的事實，如自主FET 2所輸出之所 138438.doc 200950313 要信號中的一些將保留在節點7上。此保留之所要信號為自PDC LNA輸出之信號。主FET 3與抵消FET 5之其他互補對以類似方式工作。遺憾地，合併節點7及8上之所要信號中之一些的抵消減少PDC LNA之增益。圖1之PDC LNA具有一高線性模式及一低線性模式。在高線性模式中，偏壓電路增加主FET 2及3之閘極上的偏壓。此增加LNA中之DC偏流且改良線性。在低線性模式中，偏壓電路減小主FET 2及3之閘極上的偏壓，藉此稍微降級線性但有利地減少功率消耗。對於主動干擾後抵消 LNA之更多細節，參見：1)2007年10月4日公開的所公開之美國專利申請案第2007/0229154號，及2)2007年2月8曰公開的所公開之美國專利申請案第2007/0030076號。圖1之 LNA的輸入電容有利地低，因為僅一電晶體之閘極耦接至輸入引線5及9中之每一者。遺憾地，PDC LNA 1歸因於抵消電晶體抵消如由主電晶髏輸出的所要信號中之一些而具有小於最佳增益效能之效能。圖2為利用微分疊加（DS)技術之此處稱為交叉耦合修改型微分養加技術（Cross-Coupled Modified Derivative Superposition technique, CCMDS)之變體的另一差動 LNA 10之電路圖。在此電路中，主FET 11-14偏壓於飽和區域中，但抵消電晶體15及16偏壓於臨限以下區域中。當描述FET偏壓於飽和區域中的FET放大器之輸出電流的跨導方程與 FET偏壓於臨限以下區域中的FET放大器之跨導方程比較時，認識到兩個電晶體之跨導方程之第三階係數的正負號 138438.doc 200950313 彼此相反。然而，第一階係數之正負號彼此不相反。在囷 2之電路中，此意谓將電晶艘偏壓於臨限以下區域中導致與偏壓於飽和區域中的電晶體相比其輸出的第三階干擾之相位發生移位，而如由臨限以下偏壓之電晶體所輸出的所要信號之相位與偏壓於飽和區域中之電晶體相比未發生相移。由抵消FET 15輸出之電流供應至合併節點17上，使得如由抵消FET 15輸出的所要信號之相位與如由主FET丨丨輸出之所要信號同相。因為如由抵消FET 15輸出的第三階干 # 擾分量之相位相對於如由抵消FET 15輸出之經放大之所要信號有180度相位差，所以如由抵消叩丁 15輸出的第三階干擾分量相對於如由主FET 11輸出之第三階干擾分量有 180度相位差》若在抵消信號路徑及主信號路徑中的第三階干擾分量之量值經適當設定，則在合併節點17上之第三階干擾分量將彼此抵消。有利地，因為如由主FeT及抵消 FET輸出的所要信號之放大型式的相位相對於彼此同相， _ 所以主FET 11與抵消FET 15兩者一起工作以放大所要信號。因此，與圖1之干擾後LNA相比，圖2之CCMDS lNA 具有改良之增益特性。圖2之CCMDS LNA可操作於兩種模式中。偏壓電路控制主FET 11-14之閘極上的DC偏壓。其控制閘極偏壓，使得任一電晶體11及12作為主FET而操作’或使得電晶體丨3及 14作為主FET而操作。在高線性模式中，電晶體〖〖及丨之用作主FET且電晶體13及14經去能《電容器19及2〇分別將接收器輸入21及22電容性地耦接至主電晶體丨丨及12之閘極， 138438.doc -10- 200950313 且作為電容分壓器而操作》因此，在輸入21及22上接收的輸入信號衰減’使得干擾者中之較少部分供應至主FET j i 及12之閘極上。主FET 11及12以一較高偏流而偏壓，使得強干擾者信號將不會在放大器中引起大信號擺動並產生更多干擾。在低線性模式中，電晶體13及14用作主FET且電晶體11 及12經去能》電容器19及20不在信號路徑中。因為不存在強干擾者以在放大器中引起產生更多干擾之大信號擺動，所以主FET 13及14在低線性模式中可以比在高線性模式中偏壓的主FET 11及12低的偏流偏壓。儘管圖2之CCMDS LNA歸因於抵消路徑之第一階跨導信號分量抵消由主電晶體輸出的第一階跨導信號分量中之一些而不遭受圖1之PDC LNA的增益降級，但圖2之CCMDS LNA具有其他缺陷。一缺陷為除主電晶體之閘極耦接至一輸入引線外’還存在一耗接至輸入引線之額外電容器。搞接至輸入引線之此額外電容器增加LNA之輸入電容。為介面連接LNA至天線’通常使用一涉及電感器之阻抗匹配網路。增加LNA之輸入電容要求阻抗匹配網路中之此電感器亦較大。此係非理想的’因為提供較大電感器涉及增加電感器之寄生電阻且由此導致雜訊因子降級。第二缺陷為組合抵消信號與主信號之合併節點17及18為圖2之LNA的輸出節點。隨著接收器操作，若lNA驅動的電路（例如，接收鏈中之混頻器）之阻抗改變，則此阻抗改變影響主路徑與抵消路徑之間的第三階干擾之抵消。此係 138438.doc 200950313 非理想的。【發明内容】一種新穎差動低雜訊放大器（LNA)可操作於一第一模式或一第二模式中之一可選者中。該LNA包括一第一電晶體、一第二電晶體、一第三電晶體及一第四電晶體。在第一模式（此處亦稱為"PDC模式"或"高線性模式"）中，LNA具有比其操作於第二模式中好的線性，但在第二模式（此處亦稱為"高增益模式"）中，LNA具有比其操作於第一模式中 ’高的增益。在第一模式中，該四個電晶體經組態，使得LNA作為一差動干擾後抵消（PDC)LNA而操作。第一電晶體、第二電晶體、第三電晶體及第四電晶體中之每一者偏壓於飽和區域中。根據干擾後抵消技術，第三電晶體產生相對於由第一電晶體產生之干擾有180度相位差的干擾。由第三電晶體輸出之干擾與由第一電晶體輸出之干擾加總，藉此抵消 • 由第一電晶醴產生之干擾。由第三電晶體輸出的LNA輸入仏號（待由LNA放大之所要信號）之一型式亦抵消由第一電晶體輸出的所要信號之一放大型式的一部分。如由第一電晶體輸出的所要信號之放大型式的一未經抵消部分保留。將此未經抵消部分作為LNA之輸出信號而傳達至LNA之第輸出引線。第二電晶體及第四電晶體以類似於第一電晶體及第三電晶體操作之方式的方式操作，原因在於由第四電晶體產生之干擾用以抵消由第二電晶體輸出之干擾。由第四電晶體輸出的所要輸入信號之一型式抵消由第二電晶 138438.doc -12· 200950313 體輸出的所要輸入信號之一放大型式的一部分’但如由第二電晶體輸出的所要信號之放大型式的一未經抵消部分保留且經傳達至LNA之一第二輸出引線。LNA之第一輸出引線及第二輸出引線上的輸出信號構成LNA之一差動輸出信號0 在第二模式中，第三電晶體產生所要輸入信號之一放大型式。此放大信號與由第一電晶體輸出的所要輸入信號之一放大型式同相》如由第三電晶體輸出的所要輸入信號之

❹

放大型式與如由第一電晶體輸出的所要輸入信號之放大型式加總’且所得信號作為LNA之一輸出信號而傳達至LNA 之第一輸出引線。歸因於此同相關係，第三電晶體之操作有助於增益’ LNA以該增益放大所要輸入信號。類似地，第四電晶體產生與由第二電晶體輸出的所要輸入信號之一放大型式同相的所要輸入信號之一放大型式。如由第四電晶體輸出的所要輸入信號之放大型式與如由第二電晶體輸出的所要輸入信號之放大型式加總，且所得信號作為LNA 之輸出信號而傳達至LNA之第二輸出引線。LNA之第一輸出引線及第二輸出引線上的輸出信號構成而之差動輸出信號。在-實例中’第三電晶體及第四電晶體在第二模式中偏壓於臨限以下區域中以減少LNA之功率消耗。該LNA包括多工電路，若以第一方式控制多工電路則其柄接第-電晶體、第二電晶體、第三電晶體及第四電晶體’使得LNA可操作於第一模式中。若以第二方式控制多工電路’❹工電路麵接第一電晶體、第二電晶艎、第三 138438.doc •13· 200950313 電晶體及第四電晶體，使得lna可操作於第二模式中。在一有利態樣中，新穎LNA可組態至第一模式及第二模式中之一可選者中而不載入具有過多電容之LNA輸入引線。在新穎LNA之一特定實施例中，僅一電晶體之閘極耦接至每一 LNA輸入引線。在另一有利態樣中，在高線性模式中的新穎LNA之干擾抵消操作大體上不受LNA驅動之電路的輸入阻抗之改變的影響^上面發生干擾後抵消的合併節點並非LNA之輸出引線，而是LNA之合併節點藉由共射共基電晶體而與輸出引線隔離。前述内容為發明内容且由此有必要含有細節之簡化、概括及省略；因此，熟習此項技術者將瞭解，發明内容僅為說明性的且不聲稱以任何方式而為限制性的。如僅由申請專利範圍所界定的本文描述之設備及/或過程之其他態樣、發明性特徵及優點將在本文闞述的非限制性詳細描述中變得顯而易見。【實施方式】圖3為根據一新穎態樣的一特定類型之行動通信設備1〇〇的非常簡化之高階方塊圖。在此實例中，行動通信設備 100為一 3G蜂巢式電話，其使用CDMA2000蜂巢式電話通信協定。蜂巢式電話（在未說明之若干其他部件當中）包括天線102及兩個積體電路103及104«積體電路1〇4被稱為 "數位基頻積體電路"或"基頻處理器積體電路”。積體電路 103為一 RF收發器積體電路^ RF收發器積體電路1〇3被稱為"收發器"，因為其包括一傳輸器以及一接收器。 138438.doc •14· 200950313 圖4為RF收發器積體電路i〇3之更詳細方塊囷。接收器包括稱為"接收鏈"105之物以及本地振盪器（l〇)1〇6。當蜂巢式電話正接收時’在天線102上接收一高頻rf信號107。來自信號107之資訊傳遞通過雙工器1〇8、匹配網路1〇9並通過接收鏈105。信號107藉由低雜訊放大器（LNA) 110放大且藉由混頻器111而降頻轉換。所得降頻轉換信號藉由基頻渡波器112濾波且傳遞至數位基頻積體電路104 «>數位基頻積體電路104中之類比至數位轉換器113將該信號轉換成數位形式且所得數位資訊藉由數位基頻積體電路1〇4中之數位電路來處理。數位基頻積體電路1〇4藉由控制由本地振蘯器106供應給混頻器ill的本地振盪器信號（lo^m之頻率而調整接收器。若蜂巢式電話正在傳輸，則待傳輸之資訊藉由數位基頻積體電路104中之一數位至類比轉換器115而轉換成類比形式且經供應給"傳輸鏈"116。基頻濾波器117歸因於數位至類比轉換過程而濾出雜訊。在本地振盪器119之控制下的混頻器區塊118接著將信號增頻轉換成高頻信號。驅動放大器120及外部功率放大器ι21放大該高頻信號以驅動天線 1〇2 ’使得自天線102傳輸高頻rf信號122。圖5為更詳細展示LNA 110之電路圖。LNA 110包括兩個差動輸入信號端子200及2〇1、一偏壓電路2〇2、一第一場效電晶體（FET)204、一第二 FET 205、一第三 FET 206、一第四FET 207、一第一共射共基電晶艘（casc〇de transistor) 208、一第二共射共基電晶體2〇9、一包括兩個電感器211 I38438.doc •15· 200950313 及212以及一電容器213之LNA負載210、一第一衰減電感器L1 214、一第二衰減電感器L2 215、兩個電容器216及 217、兩個多工電路218及219、兩個可選衰減電感器220及 221、以及兩個差動輸出信號節點222及223。所有電晶體 204-209為N通道FET。第一FET 204及第二FET 205亦稱為主電晶體，且第三FET 206及第四FET 207亦稱為抵消電晶體。電感器214、215、220及221以及電容器216及217為使用半導體製造過程形成於RF收發器積體電路1〇3上之整合瘳組件》另外’ RF收發器積體電路103包括一或多個串列匯流排端子23 1及相關聯之串列匯流排介面邏輯232 »此實例中之串列匯流排端子231係藉由SPI串列匯流排而耦接至數位基頻積體電路104(參見圖3)。數位基頻積體電路104經由介面邏輯232在此SPI匯流排上傳達模式控制資訊，並經由信號導體233傳達至LNA 110。模式控制資訊以數位信號之形式 0 存在於彳s號導體233上。若數位模式控制信號具有一數位邏輯低值’則LNA 110經控制以操作於第一操作模式中，而若數位模式控制信號具有一數位邏輯高值，則LNa 11〇經控制以操作於一第二操作模式中。偏壓電路202將一 DC偏壓VBIAS1供應至共射共基fet 208及209之閘極上，且亦將一DC偏壓VBIAS2供應至第三 FET 216及第四FET 217之閘極上，且亦將一 DC偏壓 VBIAS3供應至第一FET 204及第二FET 205之閘極上。 VBIAS2經設定，使得當LNA操作於第一操作模式中時第 138438.doc -16 * 200950313 三FET 206及第四FET 207偏壓於飽和區域中，且當LNA操作於第二操作模式中時第三FET 206及第四FET 207偏壓於臨限以下區域中。臨限以下操作區域有時稱為弱反轉操作區域。VBIAS3經設定，使得第一 FET 204及第二FET 205 偏壓於飽和操作區域中。圖6A及圖6B為闡述可實現圖5之多工電路218及219的兩種方式之電路圖。在圖6A之實例中，多工電路為N通道類比多工器。在圖6B之實例中，多工電路為傳輸閘類比多工

PDC棋式：圖7說明在此處稱為"PDC模式"或"高線性模式"之第一操作模式中的圖5之新穎LNA電路110之操作。為將LNA 110 置於此模式中，數位模式控制信號MODE經設定以具有一數位邏輯低值。將此數位邏輯低信號供應至如所示之多工電路218及219之選擇輸入引線上。多工電路218在節點N3 處將第一FET 204之汲極電容性地耦接至第三電晶體206之閘極。在節點N4處將第二電晶體205之汲極與第三電晶體 206之閘極去耦。同樣，多工電路219在節點N4處將第二 FET 205之汲極電容性地耦接至第四電晶體207之閘極。在節點N3處將第一電晶體204之汲極與第四電晶體207之閘極去耦。在此組態中，第一電晶體、第二電晶體、第三電晶體及第四電晶體經組態並經互連以形成一干擾後抵消 (PDC)LNA。對於主動干擾後抵消之操作的詳細數學解釋，參見： 138438.doc •17- 200950313 1)2007年10月4曰公開的所公開之美國專利申請案第 2007/0229154號，及2)2007年2月8日公開的所公開之美國專利申請案第2007/0030076號。下文闡述干擾後抵消之稍微簡化之概念性解釋。所有四個FET 204-207均偏壓於飽和區域中。主FET 204 與抵消FET 206之左手對操作如下。主FET 204放大一在輸入引線224上接收的輸入信號。該輸入信號之一放大型式產生於節點N3上。因為主FET 204經組態為一共源極放大器，所以經放大之信號具有一相對於輸入引線224上之輸入信號大約180度的相移》干擾分量亦連同輸入信號之所要放大型式一起存在於節點N3i。圖7中之箭頭227表示連同干擾分量一起的輸入信號之放大型式。節點N3上之相移信號經由多工電路218及電容器216而施加至抵消FET 206 之閘極輸入上。抵消FET 206亦偏壓於飽和區域中，但其經設計為一令人討厭之放大器，討厭之處在於與經放大之所要信號相比，比較而言其比主FET 204產生更多之干擾分量。圖7中之箭頭228表示所要信號之放大型式及由第三FET 206輸出的干擾分量。歸因於抵消FET 206自節點N3接收其輸入信號之方式，如自抵消FET 206輸出的所要放大信號之相位相對於如自主FET 204輸出的所要放大信號有180度相位差，且如自抵消FET 206輸出之干擾分量的相位相對於如自主FET 204輸出的干擾分量亦有180度相位差。自主FET 204及抵消FET 206輸出之信號加總於合併節點N3上。若由 138438.doc 200950313 抵消FET 206輸出的干擾分量之量值經設定為在量值上等於由主FET 204輸出之干擾分量’則干擾分量將在合併節點N3上彼此抵消。根據干擾後抵消技術’由主FET 204輸出之所要信號中的一些將同時由抵消FET 206所輸出之所要信號抵消，但歸因於抵消FET 206為一令人討厭之放大器的事實，如自主FET 204輸出之所要信號中的一些將保留在合併節點N3上。此保留之所要信號為經由共射共基電晶體208輸出且輸出至差動輸出節點222上，並自PDC LNA ❹ 110輸出之信號。主FET 205與抵消FET 207之另一互補對以類似方式工作且將所要信號之一放大型式輸出至差動輸出節點223上》高增益模式：圖8說明在此處稱為"高增益模式"之第二操作模式中的圖5之新穎LNA電路110的操作。為將LNA 110置於此模式中，數位模式控制信號MODE經設定以具有一教位邏輯高 A 值。將此數位邏輯高信號供應至如所示之多工電路218及 9 219的選擇輸入引線上。多工電路218在節點N4處將第二 FET 205之汲極電容性地耦接至第三電晶體206之閘極。在節點N3處將第一電晶體204之汲極與第三電晶體206之閘極去耦。同樣，多工電路219在節點N3處將第一 FET 204之汲極電容性地耦接至第四電晶體207之閘極。在節點N4處將第二電晶體205之汲極與第四電晶體207之閘極去耦。在此高增益組態中，第三FET 206及第四FET 207之主要用途並非為抵消由第一 FET 204及第二FET 205輸出之干 13843S.doc -19- 200950313 擾，而主要目的係補充如由第一主FET 2〇4及第二主FET 205輸出的經放大之所要信號，以增加LNA增益。結合第一FET 204及第三FET 206更詳細地描述此操作。第一 FET 204偏壓於飽和區域中且在第一操作模式中經組態為一共源極放大器。因為主FET 204經組態為一共源極放大器，所以如輸出至FET 204之汲極上的所要信號之放大型式相對於輸入引線224上之輸入信號具有大約ι80度之相移。干擾分量亦連同輸入信號之所要放大型式一起存在於節點N3上。箭頭229表示連同干擾分量一起的所要輸入信號之放大型式。不同於第三FET 206之閘極上的所要信號之相位相對於第一 FET 204之閘極上的所要信號有180度相位差的第一操作模式，在第二操作模式中，第三FET 206之閘極上的所要信號之相位相對於第一FET 204之閘極上的所要信號同相。此係如此係因為第二差動輸入引線225上之所要信號 VIN-相對於第一差動輸入引線224上之所要信號VIN+有 180度相位差。信號VIN-接著藉由涉及第二FET 205之共源極放大器來放大，使得第二FET 205之汲極上的所要信號之型式相移另一 180度。節點N4上之所要信號之型式因此回過來相對於第一差動輸入引線224上之所要信號VIN+同相。第二FET 205之汲極上的此所要信號經由多工電路218 及電容器216而供應至第三FET 206之閘極上。圖8中之箭頭230表示第三FET 206之汲極上的所要信號及干擾分量。因為第一 FET 204及第三FET 206之閘極上的 138438.doc • 20· 200950313 所要信號之相位相同，所以如由第三FET 206輸出的所要信號之放大型式的相位與如由第一 FET 204輸出的所要信號之放大型式的相位同相。因此，所要信號之兩個型式加總於合併節點N3上。節點N3上之所要信號經由共射共基 FET 208而供應至第一差動輸出節點222上。因此，第三 FET 206看來增加LNA之信號增益。第二FET 205及第四 FET 207以類似於FET 204及206工作之上述方式的方式而工作。第四FET 207輸出與如由第二FET 205輸出的所要信 • 號之放大型式同相的所要信號之型式。因為無關於電晶體是偏壓於飽和區域中還是偏壓於臨限以下區域中，描述共源極放大器之輸出電流信號的跨導方程之線性分量之相位係相同的，所以第三FET 206及第四 FET 207可偏壓於飽和區域或臨限以下區域中。在圖8之實例中，因為與第三FET 206及第四FET 2〇7偏壓於飽和區域中的同一電路相比，將該等電晶體偏壓於臨限以下區域中係會減少LNA電流消耗，所以第三FET 206及第四FET 207 Φ 經偏壓於臨限以下區域中。代表性效能：圖9為闡述圖5之多模式LNA 110之代表性效能特性的表。與高增益模式（MODE=l)中之0 dBm的IIP3攔截點 (intercept point)相比，在 PDC模式（MODE=0)中 ’ LNA 110 具有一 10 dBm的IIP3攔截點。與高線性模式中之118 mS之增益相比，在高增益模式中，LNA 110具有132 mS之增益。藉由增加接收鏈内的LNA之增益，接收鏈之總雜訊指 138438.doc 200950313 數得以改良。表中之NF(OF LNA)行指示LNA之雜訊才曰數，而表中之NF(OF RxFE)行指示LNA為一部分的整個接收鏈之雜訊指數" 在一有利態樣中，新穎多模式LNA 11 0玎組態至第一模式及第二模式中之一可選者中而不載入具有過多電容之 LNA輸入引線。在圖5中所說明之特定實施例中’僅一電晶體之閘極耦接至每一 LNA輸入引線。僅存在一電晶體 (FET 204)，其閘極耦接至LNA輸入引線224。僅存在一電 • 晶體（FET 205)，其閘極耦接至LNA輸入引線225。輸入引線224及225上之所得的減少電容為一優於圖2之多模式 CCMDS LNA的優點。在另一有利態樣中，在高線性模式中的新穎LNA 110之干擾抵消操作大體上不受LNA驅動之電路的輸入阻抗之改變的影響。上面發生干擾後抵消的合併節點並非LNA之輸出引線，而是LNA之輸出引線藉由共射共基電晶體而隔 _ 離。對負載阻抗之改變之抵消的相對抗干擾性為優於合併節點為LNA之輸出節點的圖2之多模式CCMDS LNA的另一優點。圖1之習知PDC LNA具有一高線性模式及一在其LNA輸入引線上之低輸入電容。然而，在其其他操作模式（不同於高線性模式）中，圖1之習知PDC LNA具有相對不良之增益效能，至少部分地因為其抵消電晶體抵消由其主電晶體輸出的所要信號中之一些。圖5之新穎多模式LNA 110在至少一態樣中優於圖1之習知PDC LNA，原因在於在高增益 138438.doc •22· 200950313 模式中，第三FET 206及第四FET 207有助於LNA增益。此外，在如上文所述不添加電容負載至LNA輸入引線的情況下，實現支援此等兩種操作模式。圖10為圖4之新穎多模式LNA 110之替代實施例的圖。第三FET 206之閘極電容性地耦接至第一FET 204之汲極。多工電路218(在此狀況下，其為一解多工器）將第二FET 206 之汲極耦接至第一 FET 204之汲極或第二FET 205之汲極中的一可選者。第四FET 207之閘極電容性地柄接至第二FET 參 205之汲極。多工電路219(在此狀況下，其為一解多工器）將第四FET 2〇7之汲極耦接至第二FET 2〇5之汲極或第一 FET 204之没極中的一可選者。圖11為根據一新穎態樣之方法300的簡化流程圖。將數位邏輯控制信號接收於LN A上（步驟301)。LNA涉及四個電晶體。若控制信號具有一第一數位邏輯值（如步驟3〇2中所判定）’則該四個電晶體經組態以作為PDC LNA而操作。 ❹ 該等電晶體中之第三者產生用以根據干擾後抵消技術來抵消由該等電晶體中之第一者產生之干擾的干擾分量。類似地，該等電晶體中之第四者產生用以根據干擾後抵消技術來抵消由該等電晶體中之第二者產生之干擾的干擾分量。然而，若控制信號具有一第二數位邏輯值（如步驟3〇2中所判疋），則該四個電晶體經組態以操作於高增益模式中。第三電晶體輸出所要信號之一放大型式且此輸出經添加至如由第一電晶體輸出的所要信號之放大型式。類似地，第四電晶體輸出所要信號之一放大型式且此輸出經添 138438.doc -23- 200950313 加至如由第二電晶體輸出的所要信號之放大型式。第三電晶體及第四電晶體有助於LNA之增益。LNA可藉由改變控制信號之數位邏輯值而在PDC模式與高增益模式之間來回切換。在一實例中’數位基頻1C(例如，圖3中之1C 104)藉由在匯流排上將控制資訊發送至RF收發器ic(例如，圖3中之1C 103)而控制LNA操作於該兩種模式中之哪一者。rf 收發器1C中之匯流排介面邏輯（例如，圖5中之區塊232)接收控制資訊且以數位控制信號（例如，參見圖5中之信號 MODE)之形式將其供應給LNA。儘管出於指導目的而在上文描述某些特定實施例，但本專利文獻之教示具有一般適用性且不限於上文描述之特定實施例。因此，在不脫離下文闡述之申請專利範圍的範疇之情況下，可實踐所述特定實施例的各種特徵之各種修改、調適及組合。【圖式簡單說明】圖U先前技術）為習知差動主動干擾後LNA之圖。圖2為稱為交叉耦合修改型微分疊加（CCMDS)LNA之 LNA的圖。圖3為根據一新穎態樣之一特定類型之行動通信設備1〇〇的高階方塊圖。圖4為在圖i之行動通信設備中的rf收發器積體電路1〇3 之更詳細方塊圖。圖5為在圖4之rf收發器積體電路1〇3中的新穎多模式 LNA 11〇之電路圖。 138438.doc -24· 200950313 圖6A及圖6B為可實現圖5之新穎多模式LNA之多工電路的兩個例示性方式的電路圖。圖7為說明圖5之新穎多模式LNA如何經組態並操作於第一操作模式中的圖。圖8為說明圖5之新穎多模式LNA如何經組態並操作於第二操作模式中的圖。圖9為闡述在LNA操作於第一操作模式中時及在LNA操作於第二操作模式中時圖5之多模式LNA之效能參數的圖

圖10為圖4之多模式LNA 110之替代實施例的圖。圖11為新穎方法之流程圖。【主要元件符號說明】 1 2 3 4 5 6 7 8 9 10 11 12 參特定差動LNA/PDC LNA 場效電晶體（FET)/主FET 場效電晶體（FET)/主FET 場效電晶體（FET)/抵消FET 場效電晶體（FET)/抵消FET/輸入引線輸入引線/節點合併節點/節點合併節點輸入引線差動LNA 主FET/電晶體主FET/電晶體 138438.doc -25- 200950313

13 14 15 16 17 18 19 20 21 22 100 102 103 104 105 106 107 108 109 110 111 112 主FET/電晶體主FET/電晶體抵消電晶體/抵消FET 抵消電晶體/抵消FET 合併節點合併節點電容器電容器接收器輸入接收器輸入行動通信設備天線 RF收發器積體電路數位基頻積體電路接收鏈本地振盪器（LO) 高頻RF信號雙工器匹配網路低雜訊放大器（LNA)/LNA電路/多模式

LNA 混頻器基頻濾波器類比至數位轉換器 138438.doc -26- 113 200950313 ❹ ❹ 138438.doc 114 本地振盪器信號（LO) 115 數位至類比轉換器 116 傳輸鏈 117 基頻濾波器 118 混頻器區塊 119 本地振盪器 120 驅動放大器 121 功率放大器 122 高頻RF信號 200 差動輸入信號端子 201 差動輸入信號端子 202 偏壓電路 204 第一場效電晶體（FET 205 第二 FET/主 FET 206 第三FET/抵消FET 207 第四FET/抵消FET 208 第一共射共基電晶體 209 第二共射共基電晶體 210 LNA負載 211 電感器 212 電感器 213 電容器 214 第一衰減電感器L1 215 第二衰減電感器L2 OC -27- 200950313 216 217 218 219 220 221 222 223 ❹ 224 225 227 228 229 230

231 232 233 L1 L2 MODE N1 N2 N3 N4 電容器電容器多工電路多工電路可選衰減電感器可選衰減電感器差動輸出信號節點/第一差動輸出節點差動輸出信號節點第一差動輸入引線第二差動輸入引線箭頭箭頭箭頭箭頭串列匯流排端子串列匯流排介面邏輯信號導體第一衰減電感器第二衰減電感器數位模式控制信號節點節點節點節點 138438.doc -28- 200950313 N5 節點 N6 節點 N7 節點 VBIAS1 DC偏壓 VBIAS2 DC偏壓 VBIAS3 DC偏壓 VIN+ 所要信號 YIN- 所要信號

138438.doc -29-

Claims

200950313 七、申請專利範圓： 1. 一種低雜訊放大器（LNA)，其具有一第一差動輸入節點及一第二差動輸入節點，該LNA包含：一第一電晶體’其偏壓於飽和區域中，其中該第一電晶體之一閘極耦接至該第一差動輸入節點，其中該第一電晶體產生一第一干擾信號至該第一電晶體之一汲極上；一第二電晶體，其偏壓於該飽和區域中，其中該第二電晶體之一閘極耦接至該第二差動輸入節點其中該第二電晶體產生一第二干擾信號至該第二電晶體之一汲極上；一第三電晶體’其具有一可選擇性地耦接至該第一電晶體之一汲極或該第二電晶體之一汲極的閘極；及一第四電晶體，其具有一可選擇性地耦接至該第二電晶體之該没極或該第一電晶體之該汲極的閘極。 2. 如請求項1之LNA，其進一步包含：一第一差動輸出節點；一第五電晶體，其具有一耦接至該第一差動輸出節點之汲極並具有一耦接至該第一電晶體之該汲極的源極；一第一差動輸出節點；及電曰曰體，其具有一耦接至該第二差動輪出節點之汲極並具有一耦接至該第二電晶體之該汲極的源極。 3·如請求項1之LNA，其進一步包含：一第一多工電路’其具有一第一信號輸入節點、—第 138438.doc 200950313 二信號輸入節點、一信號輸出節點及一選擇輸入節點，其中該第一信號輸入節點耦接至該第一電晶體之該汲極，其中該第二信號輸入節點耦接至該第二電晶體之該汲極，其中該信號輸出節點電容性地耦接至該第三電晶體之該閘極；及一第二多工電路，其具有一第一信號輸入節點、一第二信號輸入節點、一信號輸出節點及一選擇輸入節點，其中該第一信號輸入節點耦接至該第二電晶體之該汲極，其中該第二信號輸入節點耦接至該第一電晶趙之該汲極，其中該信號輸出節點電容性地耦接至該第四電晶體之該閉極。 4. 如來項 ....... % _肪故次蚀罝接連接至該第三電晶體之汲極，且其中該第二電晶體之該汲極直接連接至該第四電晶體之汲極。 5·如請求項2之LNA，其進一步包含：一第一電感器，其具有一第一以換 ^ 、，第引線及一第二引線，該第一引線耦接至該第一電接S也门狄原極’該第二引線耗接至一共同節點；及一第二電感器，其具有一第_ 篦一 3丨# 弟引線及一第二引線，該第引線耦接至該第二電晶接至該共同節點。，原極，該第二引線相 6.如請求項5之LNA’其中該該共同節點，且其中哕楚胃之，原極耦接至同節點。、中該第四電晶雜之-源極叙接至該共 138438.doc -2· 200950313 7·=請求項5之放大器’其中該第三電晶體之—源極經由一第三電感器而耦接至該共同節點，且其中該第四電晶體之一源極經由一第四電感器而耦接至該共同節點。 8·如請求们之放大器’其中該放大器接收—數位信號，其中若該數位信號具有一第一數位值，則該第三電晶體之該閘極電容性地耦接該第一電晶體之該汲極，其十若該數位信號具有一第二數位值，則該第三電晶體之該閘極電容性地耦接至該第二電晶體之該汲極，其中若該數位信號具有該第一數位值，則該第四電晶體之該閘極電容性地耦接該第二電晶體之該汲極，其中若該數位信號具有該第二數位值，則該第三電晶體之該閘極電容性地耗接至該第一電晶體之該没極。 9. 如請求項8之放大器，其中若該放大器正在操作且該數位信號具有該第一數位值，則該第三電晶體及該第四電晶體偏壓於該飽和區域中，而若該放大器正在操作且該數位信號具有該第二數位值，則該第三電晶體及該第四電晶體偏壓於臨限以下區域中。 10. —種差動低雜訊放大器（LNA)，其接收一所要信號該 LNA包含：一第一電晶體’其偏壓於飽和區域中，其中該第—電晶體產生該所要信號之一第一放大型式及一第一干擾产一第二電晶體’其偏壓於該飽和區域中，其中兮第一電晶體產生該所要信號之一第二放大型式及一兹_ 示—干擾 138438.doc 200950313 信號；一第三電晶體；一第四電晶體；及參用於將該第一電晶體、該第二電晶體、該第三電晶邀及該第四電晶體組態在一起使得該LNA操作於兩種模式中之一可選者中的構件’其中在該兩種模式令之一第一者中’干擾後抵消用以抵消該第一干擾信號及該第二干擾信號中之至少一些，且其中在該兩種模式十之一第二者中，該第二電晶體產生該所要信號之一第三放大型式，其與該所要信號之該第一放大型式同相並與該所要信號之該第一放大型式加總’且其中在該兩種模式中之該第一者中，該第四電晶體產生該所要信號之一第四放大型式’其與該所要信號之該第二放大型式同相並與該所要信號之該第二放大型式加總。 11.如請求項H)之LNA，其中該構件包含一第一多工器及一第二多工器，其中該第—多卫器之—輸出引線電容性地麵接至該第三電晶體之一問極，且其中該第二多工器之一輸出引線電容性地耦接至該第 12 , . s 四電晶體之一閘極。 12·如請未項10之LNA，其中該構件包含—M , 母丨丁匕言第一多工器及一第二多工器，其中該第一多工器 ^ ^ ^ „ . 輸出引線耦接至該第-電曰曰體之-汲極’且其中該 Afe *5» 4* 少工器之一輸出引線耦接至該第四電晶體之一汲極。彻5丨 13.如請求項10之_，其中在該第體之一Μ &命—供式中，該第三電晶閘極電谷性地耦接至該第— 电晶體之一汲極，其 138438.doc 200950313 電晶體之一閘極電容性地耦

電容性地耦接至該第一電晶體之該汲極。中在該第一模式中，該第四I 接至該第二電晶體之一汲極，第三電晶體之該蘭極雷交,½ U 14. 如請求項1〇iLNA，其中該LNA接收一數位邏輯信號’ 其中若該數位邏輯信號具有一第一數位邏輯值，則該 LNA經組態於該第一模式中，而若該數位邏輯信號具有一第二數位邏輯值，則該LNA經組態於該第二模式中。 15. —種方法，其包含： (a) 接收一控制信號； (b) 若在（a)中所接收之該控制信號具有一第一數位邏輯值，則將一低雜訊放大器（LNA)之一第一電晶艘、一第二電晶體、一第三電晶體及一第四電晶體耦接在一起，使得該LNA作為一干擾後抵消LNA而操作，其中當該LNA作為該干擾後抵消LNA而操作時，該第三電晶體產生抵消由該第一電晶體產生之干擾的干擾，且其中當該LNA作為該干擾後抵消Lna而操作時，該第四電晶體產生抵消由該第二電晶艎產生之干擾的干擾；及 (c) 若在（a)中所接收之該控制信號具有一第二數位邏輯值’則將該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體耦接在一起，使得該第三電晶體有助於該LNA之增益，且使得該第四電晶體有助於該lna之該增益。 138438.doc 200950313 16.如請求項15之方法’其中若該控制信號具有該第二數位邏輯值’則該第一電晶體輸出一 LNA輸入信號之一第一放大型式’該第三電晶體輸出與該LNA輸入信號之該第一放大型式同相的該LNA輸入信號之一第三放大型式，且將該LNA輸入信號之該第三放大型式添加至該lna輸入信號之該第一放大型式’且其中若該控制信號具有該第二數位邏輯值，則該第二電晶體輸出一 lna輸入信號之一第二放大型式’該第四電晶體輸出與該lna輸入信號之該第二放大型式同相的該LNA輸入信號之一第四放大型式，且將該LNA輸入信號之該第四放大型式添加至該LNA輸入信號之該第二放大型式。 17·如請求項16之方法，其進一步包含： (d)當該控制信號具有該第一數位邏輯值時操作該lNA 持續一第一時間周期，且接著當該控制信號具有該第二數位邏輯值時操作該LNA持續一第二時間周期。 18. 如請求項15之方法，其中若該LNA正在操作且該控制信號具有該第一數位邏輯值，則該第一電晶體該第二電晶體、該第三電晶體及該第四電晶體偏壓於飽和區域中，而若該LNA正在操作且該控制信號具有該第二數位邏輯值，則該第—電晶體及該第二電晶體偏壓於該飽和區域中且該第二電晶體及該第四電晶艘偏壓於臨限以下區域中。 19. 一種方法，其包含：提供-可組態以操作於兩種模式中之一可選者中的低 138438.doc 200950313 雜訊放大H(LNA)’其中在第—模式中，該使用一干擾後抵消技術以抵消在該LNA中產生之干擾，其中當該麗正操料該第—模式中時，該舰展現—信號第 -增益’其中在第二模式中，該LNA具有一高於該第一增益之第二增益’且其中在該第二模式中，該LNA具有比其在該LNA正操作於該第__模式中時具有之線性小的線性。 ❺

20. 如請求項19之方法，其中該LNA包括一第一電晶體一第二電晶體、-第三電晶體及一第四電晶體，其中若該 LNA正操作於該第一模式中，則該第三電晶體之一閘極電容性地耦接至該第一電晶體之一汲極且該第四電晶體之一閘極電容性地耦接至該第二電晶體之一汲極，其中若該LNA正操作於該第二模式中，則該第三電晶體之該閘極電容性地耦接至該第二電晶體之一汲極且該第四電晶體之一閘極電容性地耦接至該第一電晶體之一汲極。 21. 如請求項19之方法，其中該LNA包括一第一電晶體一第一電晶體、一第三電晶體及一第四電晶體，其中若該 LNA正操作於該第一模式中，則該第三電晶體之一汲極耦接至該第一電晶體之一汲極且該第四電晶體之一汲極耦接至該第二電晶體之一汲極，其中若該LNA正操作於該第二模式中，則該第三電晶體之該汲極電容性地耦接至該第二電晶體之一汲極且該第四電晶體之一汲極電容性地耦接至該第一電晶體之一汲極。 22. 如請求項19之方法，其進一步包含： 138438.doc 200950313 提供一用於接收控制資訊之機制，其中若該控制資訊具有一第一值，則該LNA經組態以操作於該第一模式中，而若該控制資訊具有一值，則該LNA經組態以操作於該第二模式中。

138438.doc