KR20140011402A

KR20140011402A - 정궤환 공통 게이트 저잡음 증폭기

Info

Publication number: KR20140011402A
Application number: KR1020137032956A
Authority: KR
Inventors: 남수 김; 조셉 패트릭 버크
Original assignee: 퀄컴 인코포레이티드
Priority date: 2011-05-13
Filing date: 2012-05-09
Publication date: 2014-01-28
Also published as: KR101687444B1; WO2012158429A1; US8570106B2; EP2707951A1; CN103534940A; CN103534940B; JP6026514B2; JP2014513902A; US20120286874A1

Abstract

정궤환 공통 게이트 저잡음 증폭기, PFCGLNA, 는 동일한 도전 타입인 정궤환 트랜지스터들 (147, 149) 및 입력 트랜지스터들 (151, 153) 을 갖는다. 동일한 도전 타입의 정궤환 트랜지스터 및 입력 트랜지스터를 제조하는 것은 프로세스 변동들에 대한 민감성을 감소시킨다. 정궤환 트랜지스터들 (147, 149) 에 의해 생성된 잡음은 입력 트랜지스터들 (151, 153) 에 의해 생성된 잡음을 상쇄시키는데 이용된다. 일 실시예에서, PFCGLNA 는) 680 MHz 에서 980 MHz 까지의 광대역 주파수 범위 내의 임의의 주파수에 대해 실질적으로 일정한 입력 임피던스를 갖도록 튜닝가능하고, 전체 광대역 주파수 범위에 걸쳐 2.2 dB 미만의 잡음 지수를 갖는다.

Description

정궤환 공통 게이트 저잡음 증폭기{POSITIVE FEEDBACK COMMON GATE LOW NOISE AMPLIFIER}

본 개시된 실시예들은 저잡음 증폭기 (Low Noise Amplifier; LNA) 들에 관한 것으로, 좀더 구체적으로 공통 게이트 LNA 들에 관한 것이다.

LNA 들은 셀룰러 전화 수신기들에서의 이용을 포함하여 많은 애플리케이션들에서 이용된다. 이러한 수신기의 안테나에 수신된 신호는 통상적으로 약하고, 셀룰러 전화 동작의 후속 단계들을 위한 증폭을 요구한다. LNA 는 통상적으로 이러한 신호를 증폭하는데 이용된다. 이러한 애플리케이션에서, LNA 는 시스템에 가능한 한 적은 잡음을 도입해야 한다. 좋지 못한 LNA 에 의해 생성된 잡음은 후속 스테이지들 중에 증폭될 수도 있고, 좋지 못한 전화 수신상태를 초래할 수 있다. 좋은 잡음 성능을 갖는 것에 더불어, 오늘날 많은 LNA 들은 넓은 주파수 범위에 걸쳐 동작가능할 것이다. 이러한 성능 목적들: 공통 소스 LNA 들 및 공통 게이트 LNA 들을 실현하는데 2 가지의 통상적인 아키텍쳐들이 보통 이용된다. 그러나, 하기에 설명된 바와 같은 LNA 아키텍쳐들 양자 모두에는 문제들이 존재한다.

도 1 (선행 기술) 은 광대역 LNA 동작을 수행하는 일 방식의 간소화된 블록 다이어그램이다. 1 개의 광대역 LNA 를 사용하기 보다는, 다수의 협대역 공통 소스 LNA 들이 사용되는데, 여기서 각각의 협대역 LNA 는 서빙될 넓은 주파수 범위의 상이한 부분에 걸쳐 동작한다. 각각의 LNA 는 보통 100 MHz 미만의 폭인 상이한 협소 주파수 대역에서 동작할 수도 있다. 협대역 LNA 들의 각각은 협대역 LNA 들의 자체 필터 및 매칭하는 컴포넌트들을 요구한다. 일부 경우들에서, 10 개의 동작 주파수 대역들이 요구되면 10 개의 LNA 들을 요구하고, 10 개의 필터들이 요구되고, 10 개의 매칭하는 컴포넌트들의 세트들이 요구된다. 이러한 하드웨어 모두를 제공하는 것은 비용이 많이 들고 크기가 크며 많은 전력을 소비한다.

도 2, 도 3, 및 도 4 (선행 기술) 는 광대역 튜닝불가능 LNA 들의 회로 다이어그램들이다. 도 2 는 차동 튜닝불가능 공통 게이트 LNA 의 회로 다이어그램이다. LNA 1 은 "튜닝불가능" 일 것이라고 하는데, LNA 1 의 입력 임피던스가 제어될 수 없고 LNA 1 의 입력 임피던스는 증폭되는 신호의 주파수에 따라 변할 수도 있기 때문이다. LNA 1 이 튜닝될 수 없기 때문에, LNA 1 은 일부 애플리케이션들에서 좋지 못한 잡은 성능을 보일 수도 있다. LNA 1 는 또한 비용이 많이 들고 보드 영역을 이용하는 오프 칩 인덕터들을 이용한다. 또한, 정궤환 트랜지스터 (2) 는 잡음을 생성시켜 LNA 의 잡음 성능을 감소시킨다. 도 3 은 단일 입력, 차동 출력 공통 게이트 LNA 의 회로 다이어그램이다. LNA (3) 는 또한 튜닝불가능이고, 일부 동작 조건들에서 좋지 못한 잡음 특성들을 갖는다. 도 4 는 차동 튜닝불가능 공통 게이트 LNA 의 제 1 스테이지의 다이어그램이다. LNA (4) 는 또한 튜닝불가능이고, 일부 동작 조건들에서 잡음 문제들을 갖는다.

도 5 (선행 기술) 는 정궤환 공통 게이트 LNA (Positive Feedback Common Gate LNA; PFCGLNA) 라고 지칭되는 광대역 튜닝가능 LNA 의 회로 다이어그램이다. LNA (5) 는 LNA 의 입력 임피던스가 LNA 를 구동하는 소스의 임피던스와 매칭하도록 튜닝될 수 있으나, LNA (5) 는 불안정성 및 성능 문제들이 있다. LNA (5) 는 P-채널 정궤환 트랜지스터들 및 N-채널 입력 트랜지스터들을 갖는다. 정궤환 트랜지스터 및 입력 트랜지스터들은 LNA (5) 가 안정적이도록 매칭되어야 한다. 도 5 에서 라벨 M1 은 입력 트랜지스터들 중 하나의 트랜지스터를 식별한다. 도 5 에서 라벨 M2 는 입력 트랜지스터 (M1) 에 매칭되어야 할 정궤환 트랜지스터를 식별한다. PFCGLNA 를 제작하는데 이용되는 반도체 제조 프로세스들에서의 프로세스 변동들에도 불구하고 이러한 매칭된 조건을 유지하는 것은 어렵다. 불안정성 문제들에 더해, LNA (5) 는 또한 잡음 성능 문제들을 겪는다. 소정의 동작 조건들 하에서, LNA 의 정궤환 회로부에 의해 생성된 잡음이 증폭된다. 개선된 안정성 및 잡음 특성들을 갖는 광대역 튜닝가능 공통 게이트 LNA 가 소망된다.

정궤환 공통 게이트 저잡음 증폭기 (PFCGLNA) 는 동일한 도전 타입인 정궤환 트랜지스터들 및 입력 트랜지스터들을 갖는다. 동일한 도전 타입의 정궤환 트랜지스터 및 입력 트랜지스터를 제조하는 것은 프로세스에 걸쳐 LNA 안정성을 개선시키고 수율을 개선시키는데, 프로세스 변화들이 동일한 방식으로 정궤환 트랜지스터 및 입력 트랜지스터에 영향을 미치는 경향이 있기 때문이다. 정궤환 트랜지스터들에 의해 생성된 잡음은 입력 트랜지스터들에 의해 생성된 잡음을 상쇄시키는데 이용된다. 일 실시예에서, PFCGLNA 는: 1) 680 MHz 에서 980 MHz 까지의 광대역 주파수 범위에서 임의의 원하는 입력 신호 주파수에 대해 실질적으로 일정한 입력 임피던스를 갖도록 튜닝가능하고, 2) 전체 광대역 주파수 범위에 걸쳐 2.2 dB 미만의 잡음 지수를 갖는다. PFCGLNA 의 입력 임피던스는 LNA 의 디지털적으로 프로그램가능한 탱크 부하에 공급되는 다중-비트 디지털 제어 값을 설정함으로써 PFCGLNA 를 구동하는 소스의 임피던스와 매칭되도록 튜닝될 수 있다. 다중-비트 디지털 제어 값은 탱크 부하의 커패시턴스를 변화시키고, 이는 결과적으로 PFCGLNA 의 입력 임피던스를 변화시킨다. 입력 신호 주파수에 따른 다중-비트 디지털 제어 값의 적절한 설정에 의해, PFCGLNA 는 2.2 dB 미만의 잡음 지수를 갖는 동시에 광대역 주파수 범위 내의 임의의 원하는 주파수의 입력 신호에 대해 실질적으로 일정한 입력 임피던스를 갖도록 제조될 수 있다. PFCGLNA 의 입력 임피던스는 또한 PFCGLNA 을 구동하는 소스 디바이스의 가변 소스 임피던스와 매칭하도록 튜닝될 수도 있다. 이러한 동작에서, PFCGLNA 의 입력 임피던스는 동작 중에 일정하게 유지되고 있지 않을 수도 있고, PFCGLNA 는 항상 최적의 이득을 달성할 수 없을 수도 있으나, 여전히 PFCGLNA 는 소스와 매칭되는 임피던스를 유지하고 있다.

앞서 언급한 것은 요약이고, 따라서, 필요에 의해, 세부사항의 단순화들, 일반화들, 및 생략들을 포함하며; 따라서, 요약은 단지 예시용이고 임의의 방식으로 제한하는 것을 주장하지 않음을 당업자들은 이해할 것이다. 오로지 청구항들에 의해 정의된 바와 같은, 본원에 설명된 디바이스들 및/또는 프로세스들의 다른 양상들, 독창적인 특징들, 및 이점들은 본원에 제시된 비제한적인 상세한 설명에서 자명해질 것이다.

도 1 (선행 기술) 은 다수의 협대역 LNA 들의 일 시스템의 간소화된 블록 다이어그램이다.
도 2 (선행 기술) 는 차동 광대역 튜닝불가능 LNA 의 회로 다이어그램이다.
도 3 (선행 기술) 은 단일단 입력, 차동 출력 광대역 튜닝불가능 LNA 의 회로 다어어그램이다.
도 4 (선행 기술) 는 차동 광대역 튜닝불가능 LNA 의 제 1 스테이지의 회로 다이어그램이다.
도 5 (선행 기술) 는 튜닝가능 광대역 PFCGLNA 의 회로 다이어그램이다.
도 6 은 일 신규한 양상에 따른 모바일 통신 디바이스 (100) 의 일 특정 타입의 매우 간소화된 고차 블록 다이어그램이다.
도 7 은 도 6 의 RF 송수신기 집적 회로 (102) 의 좀더 세부적인 블록 다이어그램이다.
도 8 은 도 7 의 LNA (110) 의 블록 다이어그램이다.
도 9a 는 LNA (110) 의 제 1 스테이지 (131) 의 회로 다이어그램이다.
도 9b 는 LNA (110) 의 제 2 스테이지 (132) 의 회로 다이어그램이다.
도 10 은 도 5 의 종래의 PFCGLNA 의 단일단 예의 간소화된 모델이다.
도 11 은 도 10 의 종래의 PFCGLNA 의 입력 임피던스의 식이다.
도 12 는 도 5 의 종래의 PFCGLNA 및 도 9 의 신규한 PFCGLNA 에 대한 G_M2/G_M1 트랜스컨덕턴스 비율에 따라 입력 임피던스가 어떻게 달라지는지를 도시한다.
도 13 은 도 9 의 PFCGLNA 의 단일단 예의 간소화된 모델이다.
도 14 는 도 13 의 PFCGLNA 의 입력 임피던스의 식이다.
도 15 는 도 5 의 종래의 PFCGLNA 의 입력 트랜지스터에서의 잡음에 대한 식을 도시한다.
도 16 은 도 5 의 종래의 PFCGLNA 의 정궤환 트랜지스터에서의 잡음에 대한 식을 도시한다.
도 17 은 도 9 의 PFCGLNA 의 입력 트랜지스터에서의 잡음에 대한 식을 도시한다.
도 18 은 도 9 의 PFCGLNA 의 정궤환 트랜지스터에서의 잡음에 대한 식을 도시한다.
도 19 는 도 9 의 PFCGLNA 의 입력 임피던스가 680 MHz 에서 980 MHz 까지의 광대역 튜닝 주파수 범위 내의 어디에서의 입력 신호 주파수에 대해서도 어떻게 실질적으로 일정하게 유지될 수 있는지를 도시하는 다이어그램이다.
도 20 은 PFCGLNA 의 입력 임피던스가 680 MHz 에서 980 MHz 까지의 광대역 튜닝 주파수 범위 내의 어디에서의 입력 신호 주파수에 대해서도 실질적으로 일정하게 유지하고 있도록 PFCGLNA 를 튜닝하는 DCS 값을 디지털 기저대역 집적 회로 (103) 가 어떻게 변화시킬 수 있는지를 도시하는 다이어그램이다.
도 21 은 입력 신호 주파수에 따른 도 9 의 PFCGLNA 의 전력 이득의 다이어그램이다.
도 22 는 도 9 의 PFCGLNA 의 3 dB 대역폭을 도시하는 다이어그램이다.
도 23 은 도 9 의 PFCGLNA 의 잡음 지수가 다양한 DCS 설정들의 각각에 대한 입력 신호 주파수에 따라 어떻게 변화하는지를 도시하는 다이어그램이다.
도 24 는 도 23 의 각각의 잡음 지수 그래프의 최소점들의 추정 그래프이다.
도 25 는 일 신규한 양상에 따른 방법 (200) 의 플로우차트이다.

도 6 은 모바일 통신 디바이스 (100) 의 간소화된 고차 블록 다이어그램이다. 모바일 통신 디바이스 (100) 는 일 신규한 양상에 따른 정궤환 공통 게이트 저잡음 증폭기 (PFCGLNA) 를 포함하는 디바이스의 일 예이다. 이 예에서, 모바일 통신 디바이스 (100) 는 셀룰러 전화이다. 셀룰러 전화는 (도시되지 않은 여러 다른 컴포넌트들 중에서) 안테나 (101), 및 2 개의 집적 회로들 (102 및 103) 을 포함한다. 집적 회로 (103) 는 "디지털 기저대역 집적 회로" 로 불린다. 집적 회로 (102) 는 무선 주파수 (Radio Frequency; RF) 송수신기 집적 회로이다. RF 송수신기 집적 회로 (102) 는 "송수신기" 로 불리는데, RF 송수신기 집적 회로 (102) 가 송신기뿐만 아니라 수신기도 포함하기 때문이다.

도 7 은 도 6 의 RF 송수신기 집적 회로 (102) 의 좀더 세부적인 블록 다이어그램이다. 수신기는 이른바 "수신 체인" (104) 뿐만 아니라 국부 발진기 (Local Oscillator; LO) (105) 를 포함한다. 셀룰러 전화가 수신하는 경우, 고주파수 RF 신호 (106) 가 안테나 (101) 에 수신된다. 신호 (106) 는 듀플렉서 (107) 를 거쳐 통과하여, 차동 신호들 RF+ 및 RF- 의 형태로 입력 단말들 (108 및 109) 에서 수신 체인 (104) 으로 공급된다. 차동 신호 (RF+, RF-) 는 저잡음 증폭기 (LNA) (110) 에 의해 증폭된다. LNA (110) 는 제어 라인들 (128) 을 통해 디지털 기저대역 집적 회로 (103) 로부터 공급되는 다중-비트 디지털 제어 신호 (Digital Control Signal; DCS) (129) 를 또한 수신한다. DCS (129) 는 LNA 를 구동하는 디바이스의 임피던스와 매칭하도록 LNA (110) 의 입력 임피던스를 설정한다. LNA (110) 는 하향변환 믹서 (111) 에 증폭된 차동 신호 (RF OUT+, RF OUT-) 를 공급한다. 결과적인 다운 변환된 신호는 기저대역 필터 (112) 에 의해 필터링되고 디지털 기저대역 집적 회로 (103) 에 전달된다. 디지털 기저대역 집적 회로 (103) 내의 아날로그-디지털 변환기 (113) 는 신호를 디지털 형태로 변환시키고, 결과적인 디지털 신호는 디지털 기저대역 집적 회로 (103) 에서 디지털 회로부에 의해 프로세싱된다. 디지털 기저대역 집적 회로 (103) 는 컨덕터들 (114) 을 통해 믹서 (111) 에 공급되는 국부 발진기 (LO1) 신호의 주파수를 제어함으로써 수신기를 튜닝한다.

셀룰러 전화가 송신하는 경우, 송신될 정보는 디지털 기저대역 집적 회로 (103) 에서 디지털-아날로그 변환기 (DAC) (115) 에 의해 아날로그 형태로 변환되어 RF 송수신기 집적 회로 (103) 에서 "송신 체인" (116) 에 공급된다. 기저대역 필터 (117) 는 디지털-아날로그 변환 프로세스로 인한 잡음을 필터링한다. 국부 발진기 (119) 의 제어 하에 믹서 블록 (118) 은 신호를 고주파 신호로 상향변환한다. 구동기 증폭기 (120) 및 외부 전력 증폭기 (121) 는 고주파 신호를 증폭하여 안테나 (101) 를 구동해 고주파 RF 신호 (122) 가 안테나 (101) 로부터 송신된다. 디지털 기저대역 집적 회로 (103) 는 컨덕터들 (123) 을 통해 믹서 (118) 로 공급되는 국부 발진기 신호 (LO2) 의 주파수를 제어함으로써 송신기를 제어한다. 디지털 기저대역 집적 회로 (103) 는 디지털 직렬 버스 (124) 거쳐, 버스 인터페이스 (125) 그리고 제어 라인들 (126 및 127) 을 통해 적합한 제어 정보를 전송함으로써 국부 발진기들 (105 및 119) 을 제어한다.

도 8 은 도 7 의 LNA (110) 의 블록 다이어그램이다. LNA (110) 는 정궤환 공통 게이트 저잡음 증폭기 (PFCGLNA) 이다. LNA (110) 는 제 1 스테이지 (131) 및 제 2 스테이지 (132) 를 포함한다. 제 1 스테이지 (131) 는 각각 제 1 입력 리드 (135) 및 제 2 입력 리드 (136) 를 통해 차동 신호들 RF+ (133) 및 RF- (134) 를 수신한다. 제 1 스테이지 (131) 는 컨덕터들 (128) 을 통해 다중-비트 디지털 신호 (DCS) (129) 를 추가적으로 수신한다. DCS (129) 는 제 1 스테이지 (131) 에서 디지털적으로 프로그램가능한 탱크 부하를 튜닝함으로써 (도 8 에 미도시) LNA 의 입력 임피던스를 또한 설정한다. 제 1 스테이지 (131) 는 각각 출력 컨덕터들 (140 및 141) 을 통해 제 2 스테이지 (132) 에 차동 신호들 RF1 (138) 및 RF2 (139) 를 공급한다. 제 2 스테이지 (132) 는 각각 출력 컨덕터들 (144 및 145) 에 증폭된 차동 신호들 RF OUT+ (142) 및 RF OUT- (143) 를 공급한다. 제 1 스테이지 (131) 및 제 2 스테이지 (132) 의 보다 세부사항들이 도 9a 및 도 9b 에 도시된다.

도 9a 및 도 9b 는 도 8 의 PFCGLNA 의 좀더 세부적인 회로 다이어그램들이다. 도 9a 는 제 1 스테이지 (131) 의 간소화된 회로 다이어그램이다. 제 1 스테이지 (131) 는 제 1 입력 레그 (146), 제 1 정궤환 트랜지스터 M2 (147), 제 2 입력 레그 (148), 제 2 정궤환 트랜지스터 (149), 및 디지털적으로 프로그램가능한 탱크 부하 (150) 를 포함한다. 제 1 입력 레그 (146) 는 제 1 입력 트랜지스터 M1 (151) 및 제 1 캐스코드 트랜지스터 (152) 를 더 포함하고, 제 2 레그 (147) 는 제 2 입력 트랜지스터 (153) 및 제 2 캐스코드 트랜지스터 (154) 를 더 포함한다. 신호 RF+ (133) 는 입력 신호 컨덕터 (135) 를 통해 제 1 입력 트랜지스터 (151) 의 소스에 공급된다. 신호 RF- (134) 는 입력 신호 컨덕터 (136) 를 통해 제 2 입력 트랜지스터 (153) 의 소스에 공급된다.

제 1 양상에서, 도 9 의 PFCGLNA 는 입력 임피던스가 광대역 튜닝 주파수 범위 내의 어디에서의 입력 신호 주파수들에 대해서도 실질적으로 일정하게 유지하고 있는 것을 허용하는 디지털적으로 프로그램가능한 탱크 부하 (150) 를 갖는다. 디지털적으로 프로그램가능한 탱크 부하 (150) 는 한 쌍의 입력 리드들 (155 및 156), 한 쌍의 인덕터들 (160 및 161), 한 세트의 커패시터들 (163), 및 한 세트의 스위치들 (162 및 164) 을 포함한다. 컨덕터들 (128) 을 통해 수신된 DCS 값 (129) 은 스위치들을 제어하고, 커패시터들 중 얼마나 많은 커패시터들이 병렬로 함께 커플링될지를 결정한다. 탱크 부하 (150) 는 탱크의 자연발생적인 발진 주파수가 680 MHz 에서 980 MHz 까지의 광대역 튜닝 주파수 범위 내의 어디에서라도 설정될 수 있도록 DCS (129) 를 변화시킴으로써 이러한 방식으로 튜닝될 수 있다. 일 예에서, 탱크 부하 (150) 의 자연생성적 발진 주파수는 LNA (110) 의 전력 이득이 최대에 있도록 입력 신호의 주파수로 설정된다. LNA (110) 는 광대역 튜닝 주파수 범위 내의 어디에서의 입력 신호 주파수에 대해서도 이러한 방식으로 튜닝될 수 있다. 입력 신호 주파수에 따라 변화함으로써 LNA (110) 를 구동하는 디바이스와의 임피던스 매칭을 방해하는 LNA (110) 의 입력 임피던스 보다는, 입력 신호 주파수가 광대역 튜닝 주파수 범위 내의 어디에 있는지와 상관없이 입력 임피던스가 실질적으로 일정하도록 디지털적으로 프로그램가능한 탱크 부하 (150) 가 입력 신호의 주파수에 따라 튜닝된다. 정궤환 트랜지스터의 트랜스컨덕턴스를 가변적으로 하며, 정궤환 트랜지스터의 트랜스컨덕턴스를 적합하게 설정하고, DCS 값을 적합하게 설정함으로써, 입력 임피던스는 광대역 튜닝 주파수 범위 내의 임의의 입력 신호 주파수에 있는 이 실시예에서 20 옴에서 75 옴까지의 범위 내의 어디에서의 값이라도 갖도록 설정될 수 있다.

제 2 양상에서, 도 9 의 PFCGLNA 는 개선된 안정성을 갖는데, 입력 트랜지스터들 (151 및 153) 과 정궤환 트랜지스터들 (147 및 149) 이 동일한 도전 타입이기 때문이다. 이러한 예에서, 입력 트랜지스터 및 정궤환 트랜지스터는 N-채널 전계 효과 트랜지스터 (N-channel Field Effect Transistor; NFET) 들이다. 그것들이 동일한 도전 타입이기 때문에, 도 5 의 종래의 PFCGLNA 와 비교하여 LNA 안정성이 프로세스 변동들에 대해 개선되는데, 반도체 제조 프로세스 변화들이 동일한 방식으로 입력 트랜지스터 및 정궤환 트랜지스터에 영향을 미치는 경향이 있기 때문이며, 여기서 프로세스에서의 변화들은 N-채널 트랜지스터들에 대해서와는 상이하게 P-채널 트랜지스터들에 영향을 미칠 수 있다. 또한, LNA (110) 의 안정성은 또한 입력 임피던스에 의존하고, 입력 임피던스의 실수 부분이 음인 경우, LNA (110) 는 불안정하다. 입력 임피던스는 트랜스컨덕턴스 비율 G_M2 대 G_M1 의 함수이다 (도 13 의 식 참조). LNA (110) 는, 부분적으로는 입력 트랜지스터와 정궤환 트랜지스터의 동등한 도전 타입들로 인해, 달라지는 트랜스컨덕턴스 비율들에 걸쳐 안정적으로 유지하고 있다 (도 12 의 그래프 참조).

제 3 양상에서, 도 9 의 PFCGLNA 는 정궤환 잡음 상쇄로 인해 전체 광대역 튜닝 주파수 범위에 걸쳐 2.2 dB 아래의 낮은 잡음 지수를 갖는다. 입력 트랜지스터에 의해 생성된 잡음은 정궤환 트랜지스터에 의해 생성된 잡음에 의해 상쇄된다. 또한, 입력 신호 컨덕터 (136) 는 제 1 입력 트랜지스터 (151) 의 게이트에 용량성으로 커플링되고, 입력 신호 컨덕터 (135) 는 제 2 입력 트랜지스터 (153) 의 게이트에 용량성으로 커플링된다. 이러한 방식으로 제 1 입력 트랜지스터 (151) 와 제 2 입력 트랜지스터 (153) 를 용량성으로 교차 커플링함으로써, 추가 전류의 이용을 요구하지 않으면서 입력 스테이지의 트랜스컨덕턴스가 부스트된다 (boost). 낮은 잡음 지수 및 낮은 전류 소비를 이루기 위해, 제 1 입력 트랜지스터 (151) 및 제 2 입력 트랜지스터 (153) 는 상대적으로 큰 기하학적 구조들을 가져야 한다. 제 1 캐스코드 트랜지스터 (152) 및 제 2 캐스코드 트랜지스터 (154) 가 없다면, 큰 기하학적 구조의 이러한 입력 트랜지스터들은 공진 부하에 상당한 기생 커패시턴스를 추가할 것이다. 이러한 문제는 캐스코드 디바이스들 (152 및 154) 을 이용하여 캐스코드 디바이스들의 게이트에 높은 바이어스 전압 (VB) 을 공급함으로써 도 9 의 PFCGLNA 에서 완화된다.

도 9b 는 LNA (110) 의 제 2 스테이지 (132) 의 간소화된 회로 다이어그램이다. 일 예에서, 제 2 스테이지 (132) 는 공통 소스 증폭기이다. 공통 소스 증폭기 (132) 는 제 1 스테이지 출력 RF1 (138) 및 RF2 (139) 에 보다 높은 부하 임피던스를 제공한다. 입력 트랜지스터들 (165 및 166) 이 제 2 스테이지 (132) 의 입력 스테이지를 형성한다. 캐스코드 트랜지스터들 (167 및 168) 은 입력 트랜지스터들 (165 및 166) 의 기생 커패시턴스를 최소화하는 것을 돕는다. 트랜지스터들 (169 및 170) 은 IM3 상쇄 경로를 형성하고 제 2 스테이지 (132) 의 트랜스컨덕턴스를 부스트하는데, 트랜지스터들 (169 및 170) 이 하위 임계 구역에서 동작하기 때문이다. 그 다음에, 차동 신호들 RF OUT+ (142) 및 RF OUT- (143) 이 출력 컨덕터들 (144 및 145) 에 공급된다. LNA (110) 의 제 2 스테이지 (132) 에 대한 추가적인 정보에 대해서는, "Amplifier With Active Post- Distortion Linearization" 라는 제목의 미국 특허 공개 제 2007/0030076 호를 참조한다.

도 10 - 도 14 는 도 5 의 종래의 PFCGLNA 와 비교하여 도 9 의 PFCGLNA 가 어떻게 안정성이 개선되었는지를 도시한다. 도 10 은 도 5 의 종래의 PFCGLNA 의 일 단일단 예시의 일 모델 회로이다. 도 10 에서 M2 로 라벨링된 트랜지스터 및 인버팅 삼각형 (172) 은 도 5 의 정궤환 회로부를 나타낸다. M1 으로 라벨링된 트랜지스터 및 비 인버팅 삼각형 (173) 은 도 5 의 입력 트랜지스터 회로부를 나타낸다.

도 11 은 도 10 의 모델 회로의 입력 임피던스에 대한 식이다. 분모 항에 음의 부호가 있고, 소정의 G_M2/G_M1 트랜스컨덕턴스 비율들에 대해서 분모는 음일 것임에 유의한다. 이는 회로의 불안정성을 보여 준다.

도 12 는 G_M2/G_M1 트랜스컨덕턴스 비율에 따라 도 10 의 모델 회로의 입력 임피던스가 어떻게 달라지는지를 도시한다. 점선 (174) 은 도 10 의 모델 회로의 입력 임피던스를 나타내고, 이 선에 대한 수직 눈금은 왼쪽의 수직 축 상에 있다. 0 아래에 있는 점선 (174) 은 불안정성을 나타낸다.

도 13 은 도 9 의 종래의 PFCGLNA 의 일 단일단 예시의 일 모델 회로이다. 도 13 에서 M2 로 라벨링된 트랜지스터는 도 9 의 정궤환 회로부를 나타낸다. M1 으로 라벨링된 트랜지스터 및 비 인버팅 삼각형 (177) 은 도 9 의 입력 트랜지스터 회로부를 나타낸다.

도 14 는 도 13 의 모델 회로의 입력 임피던스에 대한 식이다. G_M2/G_M1 트랜스컨덕턴스 비율이 어떻게 달라질지와 상관없이 분모 항은 0 보다 크게 유지되고 있음에 유의한다. 도 12 에서의 라인 (175) 은 G_M2/G_M1 트랜스컨덕턴스 비율에 따라 도 13 의 모델 회로의 입력 임피던스가 어떻게 변화하는지를 도시한다. 라인 (175) 에 대한 수직 눈금은 오른쪽의 수직 축 상에 있다. 임피던스는 도면에 도시된 바와 같이 트랜스컨덕터스 비율들의 전체 범위에 걸쳐 양 (positive) 이다. 이는 G_M2/G_M1 트랜스컨덕턴스 비율 값들에서의 변동들에 대한 설계의 안정성 및 비민감성을 나타낸다.

도 15 - 도 18 은 도 5 의 종래의 PFCGLNA 와 비교하여 도 9 의 PFCGLNA 가 잡음 특성들을 어떻게 개선시켰는지를 도시한다. 도 15 는 입력 트랜지스터에서의 잡음에 대한 식이다. 항 (178) 은 정궤환에 기인한다. 그 항이 음의 부호를 가지기 때문에, 정궤환이 전체 분모를 보다 작게 할 수 있고 그렇게 함으로써 입력 트랜지스터 잡음을 증가시킨다.

도 16 은 도 5 의 종래의 PFCGLNA 의 정궤환 트랜지스터에서의 잡음에 대한 식이다. 항 (179) 은 정궤환에 기인한다. 그 항이 음의 부호를 가지기 때문에, 정궤환이 전체 분모를 보다 작게 할 수 있고 그렇게 함으로써 정궤환 트랜지스터 잡음을 증가시킨다.

도 17 은 도 9 의 PFCGLNA 의 입력 트랜지스터에서의 잡음에 대한 식이다. 항 (180) 은 정궤환에 기인한다. 분모가 음의 부호를 갖지 않기 때문에, 정궤환을 증가시키는 것은 전체 분모를 보다 크게 하고 따라서 입력 트랜지스터 잡음을 감소시킨다.

도 18 은 도 9 의 PFCGLNA 의 정궤환 트랜지스터에서의 잡음에 대한 식이다. 항 (181) 은 정궤환에 기인한다. 분모가 음의 부호를 갖지 않기 때문에, 정궤환을 증가시키는 것은 전체 분모를 보다 크게 하고 따라서 정궤환 트랜지스터 잡음을 감소시킨다.

도 19 는 도 9 의 PFCGLNA 의 입력 임피던스가 680 MHz 에서 980 MHz 까지의 광대역 튜닝 주파수 범위 (182) 내의 어디에서의 입력 신호 주파수에 대해서도 실질적으로 일정하게 유지될 수 있는지를 도시하는 다이어그램이다. 이 예에서, DCS 는 디지털 4 비트 값이다. 16 개의 그래프들의 각각은 특정 DCS 값 설정에 대응한다. 각각의 그래프의 최소치는 X 로 표시된다. 최소치가 -10 dB 아래로 떨어지는 경우, LNA 의 입력 임피던스는 구동 회로의 임피던스에 매칭되는 것으로 여겨진다. 도 19 의 예에서, 소스 임피던스는 50 옴이고 광대역 튜닝 주파수 범위 (182) 전체에서 일정하다. 광대역 튜닝 주파수 범위 (182) 는 680 MHz 에 있는 하위 주파수 경계 (183) 에서, 980 MHz 에 있는 상위 주파수 경계 (184) 까지 확장한다. 상위 주파수 경계 (184) 는 하위 주파수 경계 (183) 의 적어도 1 과 1/3 배이다. 이에 따라, 도 19 에서 보여진 바와 같이 이러한 광대역 범위에 걸쳐 매칭하는 임피던스는 PFCGLNA 의 입력 임피던스가 이러한 범위에서의 입력 신호 주파수와 상관없이 상수 값이 되게 할 수 있음을 보여 준다.

도 20 은 디지털 기저대역 집적 회로 (103) 가 도 9 의 PFCGLNA (110) 의 입력 임피던스를 설정하는 DCS 값을 어떻게 변화시킬 수 있는지를 도시하는 다이어그램이다. 이 예에서, PFCGLNA 의 입력 임피던스가 680 MHz 에서 980 MHz 까지의 광대역 튜닝 주파수 범위 내의 어디에서의 입력 신호 주파수에 대해서라도 실질적으로 일정하게 유지되어 있도록 DCS 값들이 설정된다. DCS 값들은 디지털 기저대역 집적 회로 (103) 의 메모리 (158) 에 저장된다. 디지털 기저대역 집적 회로 (103) 는 메모리 (158) 에서 룩업 테이블을 찾아보는데, 여기서 룩업 테이블은, 입력 신호 주파수들의 다수의 범위들의 각각에 대해, 적합한 DCS 값을 저장한다. 예를 들어, 입력 신호의 주파수가 700 MHz 인 경우 룩업 테이블은 DCS 값 (129) 0000 을 가리킨다. 프로세서 (159) 는 직렬 버스 인터페이스 (157), 직렬 버스 (124), 직렬 버스 인터페이스 (125), 및 컨덕터들 (128) 을 통해 탱크 부하 (150) 에 DCS 값 (129) 을 통신함으로써 이러한 DCS 값 (129) 0000 으로 디지털적으로 프로그램가능한 탱크 부하 (150) 를 프로그래밍한다.

도 21 은 입력 신호 주파수에 따른 도 9 의 PFCGLNA (110) 의 전력 이득의 다이어그램이다. 16 개의 그래프들의 각각은 PFCGLNA 의 탱크 부하가 특정 4 비트 DCS 값으로 프로그래밍된 경우의 PFCGLNA 의 전력 이득에 대응한다.

도 22 는 도 9 의 PFCGLNA (110) 의 3 dB 대역폭을 도시하는 다이어그램이다. 도 22 에서의 X 들은 도 21 의 전력 이득 그래프들의 최대치들을 나타낸다. 약 760 MHz 에서 약 980 MHz 까지의 입력 신호 주파수로부터, PFCGLNA 의 전력 이득이 3 dB 이내로 달라진다. 이러한 주파수 범위는 3dB 대역폭으로 알려져 있다.

도 23 은 도 9 의 PFCGLNA (110) 의 잡음 지수가 다양한 DCS 설정들의 각각에 대해 입력 신호 주파수에 따라 어떻게 변할 수 있는지를 도시하는 다이어그램이다. 16 개의 그래프들의 각각은 탱크 부하가 특정 4 비트 DCS 값으로 프로그래밍된 경우의 PFCGLNA 의 잡음 지수를 나타낸다.

도 24 는 도 9 의 PFCGLNA (110) 의 잡음 지수가 광대역 튜닝 주파수 범위 (182) 내의 어디에서의 입력 신호 주파수에 대해서도 2.2 dB 아래임을 도시하는 다이어그램이다. 광대역 튜닝 주파수 범위 (182) 는 하위 주파수 경계 (183) 680 MHz 에서, 상위 주파수 경계 (184) 980 MHz 까지 확장한다.

도 25 는 일 신규한 양상에 따른 방법 (200) 의 플로우차트이다. 제 1 단계 (단계 201) 에서, 동일한 도전 타입의 정궤환 트랜지스터 및 입력 트랜지스터를 갖는 PFCGLNA 를 이용하여 신호가 증폭된다. 입력 트랜지스터에 의해 생성된 잡음은 정궤환 트랜지스터에 의해 생성된 잡음에 의해 상쇄된다. 예를 들어, 도 9a 에서, PFCGLNA (110) 는 입력 신호 RF+ (133) 를 증폭한다. 신호 RF+ (133) 는 입력 신호 컨덕터 (135) 에 수신되고, 입력 신호의 증폭된 버전이 출력 컨덕터 (141) 에 공급된다. PFCGLNA (110) 는 정궤환 트랜지스터 (147) 및 입력 트랜지스터 (151) 를 갖는다. 정궤환 트랜지스터 (147) 및 입력 트랜지스터 (151) 는 양자 모두 NFET 들이다.

제 2 단계 (단계 202) 에서, 다중-비트 디지털 제어 값이 PFCGLNA 에 수신된다. 다중-비트 디지털 제어 값은 PFCGLNA 의 디지털적으로 프로그램가능한 탱크 부하의 커패시턴스를 설정한다. PFCGLNA 의 입력 임피던스는 디지털적으로 프로그램가능한 탱크 부하의 커패시턴스에 의해 결정되고 다중-비트 디지털 제어 값에 의해 제어된다. 예를 들어, 도 9a 에서, DCS (129) 가 컨덕터들 (128) 을 통해 PFCGLNA (110) 에 수신되어 디지털적으로 프로그램가능한 탱크 부하 (150) 에 공급된다. DCS (129) 는 한 세트의 스위치들 (162 및 164) 을 제어함으로써 디지털적으로 프로그램가능한 탱크 부하 (150) 의 커패시턴스를 제어하고, 이러한 스위치들은 커패시터들 중 얼마나 많은 커패시터가 병렬로 함께 커플링되는지를 결정한다. 탱크 부하 (150) 는 PFCGLNA (110) 의 입력 임피던스가 제어될 수 있도록 DCS (129) 를 설정함으로써 이러한 방식으로 튜닝될 수 있다.

비록 소정의 특정 실시예들이 교육용으로 위에서 설명되었으나, 이러한 특허 문서의 교시들은 일반적 적용가능성을 가지며 위에서 설명된 특정 실시예들로 제한되지 않는다. 예를 들어, 도 9a 의 LNA (110) 를 튜닝하는 상이한 기법들이 이용될 수도 있다. 다중-비트 신호 DCS (129) 는 4 비트 값일 필요는 없다. 탱크 부하는 4 비트 값 대신에 8 비트 값 또는 16 비트 값을 수신하고, 보다 정확한 입력 매칭 특성들을 제공할 수 있다. LNA (110) 는 차동 LNA 일 필요는 없고 오히려 단일단 LNA 일 수 있다. 비록 소스 임피던스가 입력 신호의 주파수에서의 변화들에 일정한 상황이 설명되었지만, 소스 임피던스는 입력 신호 주파수에 따라 원하는 방식으로 달라지도록 제어될 수도 있다. PFCGLNA (110) 는 입력 신호 주파수에서 최적의 이득을 갖지 않으나 원하는 입력 임피던스를 갖도록 튜닝될 수 있다. PFCGLNA (110) 는 모든 입력 신호 주파수들에서 PFCGLNA (110) 의 소스에 매칭되는 임피던스가 아니도록 제어될 수도 있다. 각각의 정궤환 트랜지스터는 한 세트의 병렬 접속된 트랜지스터들로 구현될 수 있는데, 여기서 선택된 개수의 트랜지스터들은 정궤환 트랜지스터의 트랜스컨덕턴스가 조정되어 LNA 입력 임피던스가 변화될 수 있도록 인에이블될 수 있다. 이에 따라, 설명된 특정 실시예들의 다양한 특징들에 대한 다양한 수정예들, 적응예들, 및 결합예들이 하기에서 제시되는 청구항들의 범위를 벗어남이 없이 실시될 수 있다.

Claims

도전 타입을 갖는 입력 트랜지스터를 포함하는 입력 레그;
상기 입력 레그에 커플링된 디지털적으로 프로그램가능한 탱크 부하; 및
상기 도전 타입의 정궤환 트랜지스터를 포함하는, 공통 게이트 증폭기.
제 1 항에 있어서,
상기 정궤환 트랜지스터는 소스를 가지며, 상기 입력 트랜지스터는 소스를 가지고, 상기 정궤환 트랜지스터의 상기 소스는 상기 입력 트랜지스터의 상기 소스에 커플링되는, 공통 게이트 증폭기.
제 1 항에 있어서,
상기 입력 레그는 캐스코드 트랜지스터를 더 포함하며, 상기 캐스코드 트랜지스터는 드레인을 가지고, 상기 캐스코드 트랜지스터의 상기 드레인은 상기 정궤환 트랜지스터의 드레인에 커플링되는, 공통 게이트 증폭기.
제 1 항에 있어서,
입력 신호 컨덕터를 더 포함하고, 입력 신호는 상기 입력 신호 컨덕터를 통해 상기 공통 게이트 증폭기 상으로 수신되고, 상기 입력 신호 컨덕터는 상기 입력 트랜지스터의 소스에 커플링되는, 공통 게이트 증폭기.
제 1 항에 있어서,
상기 공통 게이트 증폭기는 입력 임피던스를 가지고, 상기 공통 게이트 증폭기는 상기 디지털적으로 프로그램가능한 탱크 부하를 제어하는 다중-비트 제어 값을 수신하며, 상기 입력 임피던스는 광대역 튜닝 주파수 범위에 걸쳐 실질적으로 일정하도록 튜닝가능하고, 상기 광대역 튜닝 주파수 범위는 하위 주파수 경계에서 상위 주파수 경계까지 확장하며, 상기 상위 주파수 경계는 상기 하위 주파수 경계의 적어도 1 과 1/3 배인, 공통 게이트 증폭기.
제 5 항에 있어서,
상기 공통 게이트 증폭기는 상기 광대역 튜닝 주파수 범위 전체에 걸쳐 2.2 dB 미만의 잡음 지수 (Noise Figure; NF) 를 가지는, 공통 게이트 증폭기.
제 1 항에 있어서,
상기 공통 게이트 증폭기는 광대역 튜닝 주파수 범위에 걸쳐 동작가능하고, 상기 광대역 튜닝 주파수 범위는 하위 주파수 경계에서 상위 주파수 경계까지 확장하며, 상기 상위 주파수 경계는 상기 하위 주파수 경계의 적어도 1 과 1/3 배이고, 상기 공통 게이트 증폭기는 상기 광대역 튜닝 주파수 범위 전체에 걸쳐 2.2 dB 미만의 잡음 지수 (NF) 를 갖는, 공통 게이트 증폭기.
제 1 항에 있어서,
상기 정궤환 트랜지스터에 의해 생성된 잡음은 상기 입력 트랜지스터에 의해 생성된 잡음을 상쇄시키는, 공통 게이트 증폭기.
제 1 항에 있어서,
상기 입력 트랜지스터의 소스에 커플링된 입력 신호 컨덕터; 및
상기 디지털적으로 프로그램가능한 탱크 부하에 커플링된 출력 신호 컨덕터를 더 포함하고,
상기 정궤환 트랜지스터는 상기 출력 신호 컨덕터에 커플링된 드레인을 가지고, 상기 정궤환 트랜지스터는 상기 입력 신호 컨덕터에 커플링된 소스를 가지며, 상기 정궤환 트랜지스터는 상기 출력 신호 컨덕터에 용량성으로 커플링되는 게이트를 가지는, 상기 출력 신호 컨덕터를 더 포함하는, 공통 게이트 증폭기.
제 1 항에 있어서,
상기 입력 트랜지스터 및 상기 정궤환 트랜지스터 양자 모두는 N-채널 전계 효과 트랜지스터 (N-channel Field Effect Transistor; NFET) 들인, 공통 게이트 증폭기.
제 1 입력 신호 컨덕터;
제 2 입력 신호 컨덕터;
도전 타입을 갖는 제 1 입력 트랜지스터 및 제 1 캐스코드 트랜지스터를 포함하는 제 1 입력 레그로서, 상기 제 1 입력 트랜지스터의 게이트는 상기 제 2 입력 신호 컨덕터에 용량성으로 커플링되는, 상기 제 1 입력 레그;
상기 도전 타입의 제 2 입력 트랜지스터 및 제 2 캐스코드 트랜지스터를 포함하는 제 2 입력 레그로서, 상기 제 2 입력 트랜지스터의 게이트는 상기 제 1 입력 신호 컨덕터에 용량성으로 커플링되는, 상기 제 2 입력 레그;
상기 제 1 캐스코드 트랜지스터의 드레인에 커플링된 제 1 리드를 가지고, 상기 제 2 캐스코드 트랜지스터의 드레인에 커플링된 제 2 리드를 가지는 디지털적으로 프로그램가능한 탱크 부하;
상기 도전 타입의 제 1 정궤환 트랜지스터로서, 상기 제 1 정궤환 트랜지스터의 게이트는 상기 제 1 캐스코드 트랜지스터의 상기 드레인에 용량성으로 커플링되고, 상기 제 1 정궤환 트랜지스터의 소스는 상기 제 1 입력 트랜지스터의 소스에 커플링되는, 상기 제 1 정궤환 트랜지스터; 및
상기 도전 타입의 제 2 정궤환 트랜지스터로서, 상기 제 2 정궤환 트랜지스터의 게이트는 상기 제 2 캐스코드 트랜지스터의 상기 드레인에 용량성으로 커플링되고, 상기 제 2 정궤환 트랜지스터의 소스는 상기 제 2 입력 트랜지스터의 소스에 커플링되는, 상기 제 2 정궤환 트랜지스터를 포함하는, 공통 게이트 저잡음 증폭기.
제 11 항에 있어서,
상기 제 1 캐스코드 트랜지스터는 상기 제 1 입력 트랜지스터의 드레인에 커플링된 소스를 가지고, 상기 제 2 캐스코드 트랜지스터는 상기 제 2 입력 트랜지스터의 드레인에 커플링된 소스를 가지는, 공통 게이트 저잡음 증폭기.
제 11 항에 있어서,
상기 제 1 캐스코드 트랜지스터의 상기 드레인은 상기 제 1 정궤환 트랜지스터의 드레인에 커플링되고, 상기 제 2 캐스코드 트랜지스터의 상기 드레인은 상기 제 2 정궤환 트랜지스터의 드레인에 커플링되는, 공통 게이트 저잡음 증폭기.
제 11 항에 있어서,
상기 공통 게이트 저잡음 증폭기는 입력 임피던스를 가지고, 상기 공통 게이트 저잡음 증폭기는 상기 디지털적으로 프로그램가능한 탱크 부하를 제어하는 다중-비트 제어 값을 수신하며, 상기 입력 임피던스는 광대역 튜닝 주파수 범위에 걸쳐 실질적으로 일정하도록 튜닝가능하고, 상기 광대역 튜닝 주파수 범위는 하위 주파수 경계에서 상위 주파수 경계까지 확장하며, 상기 상위 주파수 경계는 상기 하위 주파수 경계의 적어도 1 과 1/3 배인, 공통 게이트 저잡음 증폭기.
제 14 항에 있어서,
상기 공통 게이트 저잡음 증폭기는 상기 광대역 튜닝 주파수 범위 전체에 걸쳐 2.2 dB 미만의 잡음 지수 (Noise Figure; NF) 를 가지는, 공통 게이트 저잡음 증폭기.
동일한 도전 타입의 정궤환 트랜지스터 및 입력 트랜지스터를 갖는 정궤환 공통 게이트 저잡음 증폭기 (Positive Feedback Common Gate Low Noise Amplifier; PFCGLNA) 를 이용하여 신호를 증폭하는 단계; 및
상기 PFCGLNA 의 디지털적으로 프로그램가능한 탱크 부하의 커패시턴스를 설정하는 다중-비트 디지털 제어 값을 수신하는 단계를 포함하는, 방법.
제 16 항에 있어서,
상기 PFCGLNA 는 광대역 튜닝 주파수 범위에 걸쳐 동작가능하고, 상기 광대역 튜닝 주파수 범위는 하위 주파수 경계에서 상위 주파수 경계까지 확장하며, 상기 상위 주파수 경계는 상기 하위 주파수 경계의 적어도 1 과 1/3 배이고, 상기 PFCGLNA 는 상기 광대역 튜닝 주파수 범위 전체에 걸쳐 2.2 dB 미만의 잡음 지수 (Noise Figure; NF) 를 갖는, 방법.
제 17 항에 있어서,
상기 PFCGLNA 은 입력 임피던스를 가지고, 상기 입력 임피던스는 상기 다중-비트 디지털 제어 값을 변화시킴으로써 튜닝가능한, 방법.
제 18 항에 있어서,
상기 입력 임피던스는 상기 광대역 튜닝 주파수 범위에 걸쳐 실질적으로 일정하도록 튜닝가능한, 방법.
제 18 항에 있어서,
상기 정궤환 트랜지스터에 의해 생성된 잡음은 상기 입력 트랜지스터에 의해 생성된 잡음을 상쇄시키는, 방법.
공통 게이트 저잡음 증폭기로서,
입력 신호 컨덕터; 및
상기 공통 게이트 저잡음 증폭기가 광대역 튜닝 주파수 범위 전체에 걸쳐 2.2 dB 미만의 잡음 지수 (Noise Figure; NF) 를 갖도록 상기 입력 신호 컨덕터 상으로 수신된 입력 신호를 증폭시키는 수단을 포함하고,
상기 광대역 튜닝 주파수 범위는 하위 주파수 경계에서 상위 주파수 경계까지 확장하고, 상기 상위 주파수 경계는 상기 하위 주파수 경계의 적어도 1 과 1/3 배이며, 상기 수단은 상기 광대역 튜닝 주파수 범위 전체에 걸쳐 실질적으로 일정한 입력 임피던스를 가지도록 튜닝가능한, 공통 게이트 저잡음 증폭기.
제 21 항에 있어서,
상기 수단은 또한 정궤환 트랜지스터에 의해 생성된 잡음을 이용하여 입력 트랜지스터에 의해 생성된 잡음을 상쇄시키는, 공통 게이트 저잡음 증폭기.
제 22 항에 있어서,
상기 정궤환 트랜지스터 및 상기 입력 트랜지스터는 동일한 도전 타입인, 공통 게이트 저잡음 증폭기.
제 21 항에 있어서,
상기 수단은 또한 디지털적으로 프로그램가능한 탱크 부하의 커패시턴스를 설정하기 위해 다중-비트 디지털 제어 신호를 수신하는, 공통 게이트 저잡음 증폭기.