TW200950246A - ESD protection device for an electronic device - Google Patents

Description

200950246 九、發明說明： 【發明所屬之技術領域】 本發明係指-種用於一電子裝置之靜電防護裝置，尤指—種可 防止電流倒灌而損壞電子裝置之靜電防護裝置。 【先前技術】 靜電（Electrostatic)累積於人體、電子元件及各種電子震置或 ❿儀器中。當這些帶有靜電的物體相互接觸，即形成一放電路徑， 使得電子裝置受到靜電放電（Electr〇staticDischarge，咖）的破 壞而影響其電路魏’無法正f運作。因此，靜電防護電路是電 子產品設計中不可或缺的一部份。 睛參考第1圖，第1圖為習知一靜電防護裝置1〇之示意圖。 靜電防護裝置10搞接於電子裝置之一控制電路12，包含有一 η ❹ t 金氧半導體(n_type metal-oxide-semiconductor，以下簡稱 NM0S ) 電晶體100及-p型金氧半導體（以下簡稱PM0S)電晶體1〇2。 控制電路12通常為一積體電路（1C)，其搞接於電子裝置之一電 源端VCC及~電源端彻。對控制電路12來說，電源端νι〇可 視為前-級的電源，如由一電荷系（chargepump)電路所提供之 電源。NM0S電晶體100的閘極及源極耦接於一地端gnd，nm〇s 電晶體1〇〇的汲極耦接於電源端VI〇、PM〇s電晶體1〇2的汲極 及控制電路12。PM〇S電晶體1〇2的閘極及源極搞接於電源端 VCC，PMOS電晶體1〇2的汲極耦接於電源端vj〇、電晶 200950246 體謂的汲極及控㈣路丨2。#靜電糕產生於麵端彻麵 端讓之間時，靜電電流透勒應電晶體ι〇〇而旁通。: =Γ電源端VI〇與電源端vcc之間時，靜電電流‘ PMOS電晶體脱而旁通。換句話說，靜電電流透過動s電曰 體薦及觸s電晶體102而排出，因此，控制電路η不會^ 電放電而損壞。此外，PM0S電晶體亦可由—二極體代替， 二極體的正極祕於NM〇S電晶體刚的沒極，負_接於電源 ❹ 端VCC ’本領域具通常知識者當可瞭解二極體的運作方式，在此 不贅述。 值得注意的是，當電子裝置中的電源越來越多時，各電源的啟 動順序將影響NMOS電晶體100及PM0S電晶體1〇2的運作。請 繼續參考第1圖，PMOS電晶體102有一順偏的寄生二極體Dp卜 當電源端νιο領先於電源端vcc供電時，電源端VI〇產生的大 ❹電流將透過二極體DPI倒灌至電源端VCC，導致控制電路12操 作異常。為了防止電流倒灌，習知作法為移除PM〇s電晶體。 然而，移除PMOS電晶體102等於減少了一條靜電放電的路徑， 如此一來’電子裝置抗靜電放電的能力將會下降。 【發明内容】 因此’本發明之主要目的即在於提供一種可防止電流倒灌之靜 電防護裝置。 200950246 本發明揭露一種用於一電子裝置之靜電防護裝置，包含有—第 -放電裝置、-第二放電裝置及-第三放電裝置。該第一放電裝 置包含有一第一端耦接於該電子裝置之一第一電源端及該電子裝 置之一控制電路，及一第二端耦接於一地端，用來提供該第—電 源端及該地端之間之一第一靜電放電路徑；該第二放電裝置耦接 於該第一電源端、該第一放電裝置及該控制電路；該第三放電裝 置搞接於§亥弟一放電裝置及該電子裝置之一第二電源端之間丨其 Ο 中，該第二放電裝置及該第三放電裝置用來提供該第一電源端及 該第二電源端之間之一第二靜電放電路徑，並於該第一電源端領 先S亥弟二電源端供電時，防止電流由該第一電源端倒灌至該第二 電源端。 【實施方式】 請參考第2圖，第2圖為本發明實施例用於一電子裝置之一靜 _ 電防護裝置20之示意圖。靜電防護裝置20耦接於電子裝置之一 控制電路22，包含有NMOS電晶體200、202及一PMOS電晶體 204。控制電路22耦接於靜電防護裝置2〇、一電源端vcc及一電 源端VIO。NMOS電晶體200的汲極耦接於電源端νχ〇、NM〇s 電晶體202的汲極及控制電路12，電晶體2⑻的閘極及源 極耦接於一地端GND。NM0S電晶體202的汲極耦接於電源端 VIO、NMOS電晶體202的没極及控制電路12，NM0S電晶體202 的閘極耦接於源極。PM0S電晶體204的汲極耦接於NM0S電晶 體202之閘極及源極’ PM〇s電晶體2〇4的閘極及源極耦接於電 200950246 源端VCC。對電源端VIO來說’ NMOS電晶體202提供一逆偏的 寄生二極體DN1 ’ PMOS電晶體204提供一順偏的寄生二極體 DPI。 簡而言之，NMOS電晶體200提供了電源端VI〇至地端gnd 之間的一第一靜電放電路控，當靜電電壓產生於電源端VI〇至地 端GND之間時，靜電電流透過nm〇s電晶體2〇〇而旁通。另一 ❹方面’ NM〇S電晶體202及PMOS電晶體204提供了電源端VI〇 至電源端VCC之間的一第二靜電放電路徑，當靜電電壓產生於電 源端VIO至電源端VCC之間時’靜電電流透過nmqs電晶體202 及PMOS電晶體204而旁通。值得注意的是，靜電防護裝置2〇之 NMOS電晶體202串聯於電源端VIO至PMOS電晶體204之間， 用來提供逆偏的寄生二極體DN1。因此，當電源端γιο領先電源 端VCC供電時，二極體DN1可隔絕電源端VIO產生的大電流， _ 防止電流倒灌至電源端VCC。如此一來，靜電防護裝置20將不受 控制電路22所使用之電源的啟動順序影響。相較於習知靜電防護 裝置10 ’本發明實施例靜電防護裝置2〇不僅可防止電流倒灌至電 源^ VCC，亦維持了電子裝置的抗靜電能力。 值得注意的是，靜電防護裝置20為本發明之一實施例，本領 域具通常知識者當可據以作適當的變化及修飾。舉例來說，若控 制電路22為液晶顯示器驅動晶片（LCDDriverIC)，電源端VI〇 可為電荷泵（ChargePump)電路，且電荷粟（chargepump)電 200950246 :不，可獨立置於液晶顯示器驅動晶片之外，亦可被整合於液晶 β驅U巾。@此，本發明不受限於電源端vIC)的產生方 式。 透過靜電防錢置2G ’本發日⑽於電源端葡至電源端VCC 的路k上提供-逆偏的二極體，用來於電源端彻領先電源端 vcc㈣時’ _ VI〇魅的大電流，赠止電流倒灌至 ❹電源端VCC。依此概念，本領域具通常知識者當可據以作適當的 變化及修Ιφ。舉例來說，請參考第頂至第5圖，第3圖至第5 圖刀別為本發明貫施姻於電子裝置之靜電防護裝置、4〇及5〇 之示意圖。類似於靜電防護裝置2〇,第3圖之靜電防護裝置3〇 同樣地使用NMOS電晶體202以提供逆偏之二極體画，而將 PMOS電晶體204置換為-二極體300，其餘元件*變。二極體 3〇〇的正極耦接於nm〇S電晶體2〇2之閘極及源極，二極體3〇〇 0 的負極耦接於電源端VCC。 另一方面，靜電防護裝置2〇之NMOS電晶體202亦可置換為 PMOS電晶體。請參考第4圖，類似於靜電防護裝置2〇 ,靜電防 護褒置40保留PMOS電晶體204’且改以一:PMOS電晶體400代 替NMOS電晶體202，其餘元件不變。PMOS電晶體400的閘極 及源極耦接於電源端VIO、NMOS電晶體200的汲極及控制電路 22 ’ PMOS電晶體400的汲極耦接於PMOS電晶體204的汲極。 因此，由電源端VIO來看，PMOS電晶體400亦提供一逆偏的寄 200950246 ‘ 生二極體DP2。請參考第5目，類似於第4圖之靜電防護裝置， 靜電防護裝置50同樣地使用PM〇s電晶體4〇〇以提供逆偏之二極 體DP2，而將PM〇S電晶體2〇4置換為一二極體5〇〇，其餘元件 不變。二極體500的正極耦接於pM〇s電晶體4〇〇之汲極，二極 體DP2的負極輪於電源端vcc。除此之外，第2圖之靜電防護 裝置20之NMOS電晶體202及PM〇s電晶體2〇4均可置換為二 極體，以同樣達成阻隔電流倒灌之目的，在此不贅述。 ❹ 綜上所述’ #電子I置之控機路制多㈣源，且各電源的 啟動時間不同時’本發明實施例透過—逆偏的二極體，阻隔倒灌 至控制電路之主電源的路徑。相較於習知技術，本發明實施例不 僅可防止大電流倒灌至控制電路導致控制電路操作異 維持了電子裝置的抗靜電能力。 〃 ° •圍：:==::=_範 【圖式簡單說明】 第1圖為習知一靜電防護裝置之示意圖。 第2圖至第5 圖為本發明實施例靜電防護裝置之示音圖 靜電防護裝置 【主要元件符號說明】 10、20、30、40、50 12 200950246 12 ' 22 控制電路 100、200、202 NMOS電晶體 102、204、400 PMOS電晶體 300、500 二極體 DN1 ' DPI > DP2 寄生二極體 VCC、VIO 電源端 GND 地端 ❹ 13

Claims (1)

1. 200950246 十、申請專利範圍： 1. 一種用於一電子裝置之靜電防護裝置，包含有： 一第一放電裝置，包含有一第一端耦接於該電子裝置之一第一 電源端及該電子裝置之一控制電路，及一第二端摘接於 —地端，用來提供該第一電源端及該地端之間之一第一 靜電放電路徑； 一第二放電裝置’耦接於該第一電源端、該第一放電裝置及該 〇 控制電路；以及 一第三放電裝置’耦接於該第二放電裝置及該電子裝置之一第 二電源端之間； 其中，该苐一放電裝置及該第三放電裝置用來提供該第一電源 端及該第二電源端之間之一第二靜電放電路徑，並於該 第一電源端領先該第二電源端供電時，防止電流由該第 一電源端倒灌至該第二電源端。 〇 2. 如請求項1所述之靜電防護裝置’其中該第一放電裝置係一 η型金氧半導體電晶體，其汲極耦接於該第一電源端及該控 制電路，閘極及源極耦接於該地端。 3. 如請求項1所述之靜電防護裝置，其中該第二放電裝置係一 η型金氧半導體電晶體，其汲極耦接於該第一電源端、該第 一放電裝置及該控制電路，閘極耦接於源極。 14 200950246 4.如2項3所述之靜電防護装置，其中該第三放電裝置係— P曰氧半導體電晶體，其汲_接機η型金氧半導體電 曰曰體之閘極及源極’閘極及源極祕於該第二電源端。 5. 如凊求項3所述之靜電防護裝置，其中該第三放電裝置係— -極體’其正軸接於動型金氧半導體電晶體之閘極及 極，負極耦接於該第二電源端。 ’、 6. 如項i ^斤述之靜電防護裝置，其中該第二放電裝置係一 Pi金氧半導體電晶體，其問極及源極 一 源端、該第-放電襄置及該控制電路。 “第電 7. =請求項6所述之靜電防護裝置，其中該第三放電裝置係一 第P 51金氧半導體電晶體，其汲極辆接於該第—p型金氧 半導體電晶體之祕，閘極及源極柄接於該第二電源端。 8. 如請求項6所述之靜電防護裝置，其中該第三放電裝置係一 -極體’其正極缺於該第—P型金氧半導體電晶體之沒 極，負極耦接於該第二電源端。 十一、囷式·· 15