TW200947621A - Pillar devices and methods of making thereof - Google Patents

Pillar devices and methods of making thereof Download PDF

Info

Publication number
TW200947621A
TW200947621A TW098101267A TW98101267A TW200947621A TW 200947621 A TW200947621 A TW 200947621A TW 098101267 A TW098101267 A TW 098101267A TW 98101267 A TW98101267 A TW 98101267A TW 200947621 A TW200947621 A TW 200947621A
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
semiconductor
openings
forming
Prior art date
Application number
TW098101267A
Other languages
English (en)
Other versions
TWI449131B (zh
Inventor
Vance Dunton
Brad S Herner
Paul Wai Kie Poon
chuan-bin Pan
Michael Chan
Michael Konevecki
Usha Raghuram
Christopher J Petti
Original Assignee
Sandisk 3D Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/007,780 external-priority patent/US7745312B2/en
Priority claimed from US12/007,781 external-priority patent/US7906392B2/en
Application filed by Sandisk 3D Llc filed Critical Sandisk 3D Llc
Publication of TW200947621A publication Critical patent/TW200947621A/zh
Application granted granted Critical
Publication of TWI449131B publication Critical patent/TWI449131B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200947621 六、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於半導體裝置處理之領域，且具體 言之係關於柱狀裝置及製造此等裝置之方法。 ' 本申請案主張均於2008年1月丨5日申請的美國申請案第 . 12/007,780號及第12/007,78丨號之優先權，該兩個申請案之 全文係以引用的方式併入本文中。 【先前技術】 ❿ Herner等人之以引用方式併入的在2〇〇4年9月29曰申請 之美國專利申請案第10/955,549號（該案對應於美國公開申 請案2005/0052915 A1)描述一種三維記憶體陣列，其中記 憶體單元之資料狀態以柱狀半導體接面二極體之多晶半導 體材料的電阻狀態來儲存《使用一種相減法來製造該等柱 狀二極體裝置。此方法包括沈積一或多個矽、鍺或其他半 導體材料層。接著蝕刻該或該等沈積之半導體層以獲得半 Φ 導體柱。可使用一 Sl〇2層作為一用於柱蝕刻之硬式遮罩且 在蝕刻之後將其移除。接下來，在柱之間及在柱之上沈積 Si〇2或其他間隙填充介電材料。接著進行化學機械研磨 (C Μ P)或回蝕步驟以平坦化該間隙填充介電材料與柱之上 部表面。 關於相減柱製造過程之額外描述，請參見Hemer等人的 於2〇〇4年12月17日申請之美國專利申請案第11/〇15,824號 "Nonvolatile Memory Cell Comprising a Reduced Height Vertical Diode"及於2007年7月25日申請之美國專利申請案 137662.doc 200947621 第 11/819,〇78 號。 ❿ 然而’在相減法中，對於小直徑或寬度之柱型裝置 钱刻步驟期間必須注意避免於柱之基部底切該柱。底切之 柱狀裝置可能料在㈣處理_向前摔倒。此外 小之柱狀裝置，半導體柱之高度可能受用作㈣遮罩之薄 且軟的光阻限制，當柱之間的開口之縱橫比增加時，氧化 物間隙填充步驟提出-處理挑戰，且間隙填充層之CMp過 程或回蝕可移除一顯著厚度的沈積之半導體材料。 【發明内容】 本發明的一個實施例提供一種製造一半導體裝置之方 法，該方法包括提供-含有複數個開口之絕緣層，及在該 絕緣層中的該複數個開口中及在該絕緣層上方形成一第2 半導體層。該方法亦包括移除該第一半導體層之一第一部 分，以使得該第一半導體層之第一導電類型第二部分保持 在該絕緣層中的該複數個開口之下部部分中且該絕緣層中 參的該複數個開口之上部部分保持未填充。該方法亦包括在 該絕緣層中的該複數個開口之該等上部部分中及在該絕緣 層上方形成一第二半導體層，及移除該第二半導體層之位 於該絕緣層上方的一第一部分。該第二半導體層之該等第 二導電類型第二部分保持在該絕緣層中的該複數個開口之 上部部分中以在該複數個開口中形成複數個柱狀二極體。 另一實施例提供一種製造一半導體裝置之方法，其包 含：形成複數個鎢電極；氮化該等鎢電極以在該複數個鎢 電極上形成氮化鎢障壁；形成一包含複數個開口之絕緣 137662.doc 200947621 層，以使付該等氮化鶴障壁於該絕緣層中的該複數個開口 '及在°亥絕緣層中的該複數個開口中之該等氮化鶴 障壁上形成複數個半導體裝置。 乳化鶴 另：實施例提供-種製造一半導體裝置之方法，其包 •含.形成複數個鶴電極；在該等鶴電極之暴露的上部表面 • 域擇性地形成複數個導電障壁；形成-包含複數個開口 之絕緣層’以使得該複數個導電障壁於該絕緣層中的該複 ❹數個開口中暴露；及於該複數個開口中在該等導電障壁上 形成複數個半導體裝置。 · 另一實施例提供-種製造一半導體裝置之方法，其包 含：在-基板上方形成複數個下部電極；形成一含有具有 一第-寬度的複數個第—開口之絕緣層，以使得該等下部 電極於該等第一開口中暴露；在該等第-開口t形成具-第導電類型之第一半導體區域；在該複數個第一開口中 〜等第半導體區域上方形成_犧牲材料；在該絕緣層 ❹巾形成複數個第二開口以暴露該犧牲材料，該等第二開口 具有-大於該第一寬度之第二寬度；經由該等第二開口自 该等第一開口移除該犧牲材料；在該等第一開口中形成具 -第二導電類型之第二半導體區域，其中該等第一半導體 e域及㈣第二半導體區域在該等第—開口中形成柱狀二 極體；及在該絕緣層中的該等第二開口中形成上部電極， 以使得該等上部電極接觸該等第二半導體區域。 另一實施例提供一種製造—柱狀裝置之方法，其包括： 提供-具有-開口之絕緣層；及將錯或富含錯的石夕緒半導 137662.doc 200947621 體材料選擇性地沈積至該開σ中以形成該柱狀裝置。 【實施方式】 本發月之發明者δ忍識到，對於具有至少兩個不同導電類 型區域之半導體柱狀裝置（諸如，含有Ρ型半導體區域及η 型半導體區域兩者之二極體）’必須採取特殊步驟以避免 當在-絕緣層t的-開口中形成該裝置時使此裝置短路。 ❹
舉例而言，若僅將導電障壁層沈積至該開口中且接著平 坦化該層，則該導電障^層將沿著該開口之側壁自該開口 之底部延伸至頂部。若接著將—半導體二極體沈積至該開 口中’則沿著該開口之該等侧默位的該導電障壁層將使 該二極體之p型區域與該二極體之n型區域短路。 此外，若該二極體之該等半導體層係藉由一諸如低壓化 學氣相沈積（LPCVD)之方法形成，則該保形沈積自側面， 但不排除自底部填充該開口。因此，若首先在該開口中沈 積該η型半導體，則該η型半導體亦將沿著該開口之整個側 壁定位或該η型半導體將填充整個開口。若該η型區域沿著 該開口之該等侧壁定位且該Ρ型區域位於該開口的中間， 則上部電極將接觸該Ρ型區域及該η型區域兩者。若該η型 區域填充整個開口，則將沒有地方用以在該開口中形成該 Ρ型區域以形成該二極體。 本發明之實施例提供用以克服此等問題之方法。在第— 實施例中，選擇性地形成障壁層以避免使形成於該絕緣層 中的該開口中之在該障壁之上的二極體短路。在第一實二 例之一第一態樣中，可藉由在形成該絕緣層之前或之後氮 137662.doc 200947621 化下伏鎢電極以形成一氮化鎢障壁層來形成該障壁層。若 該氮化鎢障壁係在形成該絕緣層之後形成，則藉由氮化該 鎢電極之暴露於該絕緣層中的該開口中之一部分來形成該 障壁層。使用此經由該絕緣層中的該開口來氮化之步驟在 ' δ亥開口之底部上選擇性地形成一氮化鎢障壁層。在第一實 . 施例之一替代態樣中，藉由在該絕緣層之形成之前在該電 極上進行氮化作用來形成該障壁層。 0 在第二實施例中’藉由在該下伏電極上進行選擇性沈積 來形成該障壁層。在第三實施例中，使用一可精確地控制 之選擇性石夕凹入飯刻使一具一導電類型之石夕^凹入於該開 口中，之後在藉由該凹入蝕刻產生的開口中之空間中形成 一具相反導電類型之矽層。 圖1及圖2說明根據第一實施例之替代態樣製造一氮化的 障壁層之方法。圖1Α及圖1Β分別展示藉由一絕緣材料或 層3而彼此分離的複數個導電電極丨之側視橫截面圖及三維 春圖。該等電極可具有任何適合之厚度，諸如約·⑽至約 400 該等電極1可包含鎢或可氮化之另一導電材料。 該絕緣材料可包含任何適合之絕緣材料，諸如氧化石夕、氣 夕諸如氧化紹、五氧化二叙之高介電常數絕緣材料， 或-有機絕緣材料。該等電極可藉由以下步驟形成：在任 何適合之基板上方沈積-鶴層；將該鶴層以光微影方式圖 案化成電極在該等電極i上方及在該等電極k間沈積 絕緣層，及藉由化學機械研磨（CMP)或回餘平坦化該絕 緣層以形成使該等電極】彼此隔離之絕緣材料區域3。或 137662.doc 200947621 者，可藉由一鑲嵌方法形成該等電極丨，在該 中，在絕緣層3中形成凹槽，在該等凹槽中及在絕緣層化 上部表面上方形成-鎢層，繼而藉由CMP或回蝕來進行該 鎢層之平坦化以在絕緣層3中的該等凹槽中留下該等電= - 卜如圖1B中所示，該等電極i可為軌條形狀之電極。亦可 • 使用其他電極1形狀。 圖1C及圖1D說明於在該等電極丨上沈積鑲嵌型絕緣層之 參㈤氮化該等鎢電極1以在該複數個嫣電極上形成氮化鎢障 壁5之步驟。該等障壁5可具有任何適合之厚度，諸如約工 nm至約30 nm。可使用任何氮化方法。舉例而言可使用 -電聚氮化方法’在該電衆氮化方法中，提供—諸如氨或 氮電漿之含氮電漿至共同暴露的鎢丨及介電質3之表面。在 以全文引用方式併入本文中的美國專利第5,78〇,9〇8號中描 述了用以形成氮化鎢的鎢之一例示性電漿氮化作用之詳細 說明。應注意’使用美國專利第5,780,908號中之方法形成 〇 一氮化的鎢表面以在鎢與一在其之上的鋁層之間提供一障 壁，以形成一金屬閘而非在一半導體裝置之下形成一障 壁。 儘管將鎢描述為用作電極1材料，但亦可使用諸如鈦、 石夕化鶴或紹之其他材料。舉例而言，在以全文引用方式併 入本文中的美國專利第6，1 33,149號中描述了藉由一矽化鎢 表面之氣化作用而形成的氮化鎢層之穩定性。 電漿氮化作用氮化電極1及絕緣層3之整個暴露表面。此 ' J3, ipo ityj -"Τ* , ° 一表面’其為部分氮化鎢障壁5及部分含氮絕緣 137662.doc 200947621 分。舉例而言，若絕緣材料3為氧化發，則其上部 =氮化作用之後轉變為氣氧化石夕7。當然，若原始絕 緣材料3為氮切，則氮化作料在絕緣材料3之上部部分 ::面中形成一富含氮的氮切區域7。因此，使鄰：： 電極1彼此分離的絕緣層或材料3之該等上部部分亦在該h 化步驟期間氮化。 °"鼠 如圖1E中所示’在氮化鎢障壁5上方及錢化的絕緣材 ❹ 料7上方沈積一第二絕緣層9。較之至一未經氮化的嫣表面 =黏著，絕緣層9可具有-至該氮化嫣表面之更好的黏 著。絕緣層9可包含任何適合之絕緣材料，諸如氧化矽、 氣化矽’諸如氧化銘、五氧化二鈕之高介電常數絕緣材 料，或一有機絕緣材料◎層9之材料可與絕緣層3之材料相 同或不同。 在絕緣層9中形成複數個開口 η，以使得氮化鎢障壁5於 該複數個開口 11中暴露。可藉由光微影圖案化（諸如，藉 φ 由在絕緣層9上方形成一光阻層、暴露及顯影（亦即，圖案 化）該光阻層、使用該光阻圖案作為一遮罩在層9中蝕刻開 口 11及移除該光阻圖案）來形成開口 i i。 因此’在圖1 A至圖ID之方法中’該氮化以形成障壁5之 步驟在該形成絕緣層9之步驟之前發生。在氮化鎮障壁5上 形成絕緣層9，繼而在絕緣層9中形成該複數個開口 i丨以暴 露氮化鎢障壁5之上部表面。 接著於絕緣層9中的該複數個開口 11中在氮化鎢障壁5上 形成複數個半導體裝置。舉例而言，於開口丨丨中在障壁5 Ι 37662.doc -ΙΟ 200947621 上沈積-矽層13，諸如一摻雜之多晶矽或非晶矽層。下文 將關於第二至第五實施例更詳細地描述該等半導體裝置 (諸如柱狀二極體）之形成。 圖2A至圖2C說明第一實施例之一替代方法，在該方法 中在形成障壁5之前，在該複數個鶴電極1上（及在絕緣 • #料或層3上）上形成絕緣層9。接著在絕緣層9中形成複數 個開口 11以暴露該複數個鶴電極！之上部表面，如圖2八中 ❹所不。如圖2B中所示，該氮化之步驟於該在絕緣層9中形 成該複數個開口 U之步驟之後發生，以使得經由該複數個 開口 11氮化該複數個鎢電極!之上部表面。舉例而言，如 圖聊所示’將含氣電漿15提供至開口 U中以氮化鎢電極 1。該氮化作用於開口 u中在鶴電極i上形成鎢障壁5。 因此，於在絕緣層9中形成該複數個開口 11之後執行該 氣化步驟以形成該等氮化鎢障壁。視情況，該氣化步驟亦 氮化絕緣層9中的該複數個開口 Π之至少一侧壁12。若絕 ® 緣層9為氧化矽’則該等侧壁12將轉變為氮氧化矽區域 14。如本文中所使用，為方便起見，術語"側壁"將指代具 有圓开y或卵形橫戴面之開口的一個側壁或具有一多邊形 扶截面之開口的複數個側壁兩者。因此，術語"側壁"之使 用不應解譯為限於具有一多邊形橫截面之開口之側壁。若 、邑緣層9為一除氧化矽以外之材料，則其亦可經氮化。舉 例而3，金屬氧化物亦可轉變為金屬氣氧化物，氣化石夕可 轉變為富含氮的氮化矽’而有機材料將含有一富含氮的區 137662.doc 200947621 圖2C展示開σ11中的矽層13之形成。下文將關於第三至 第五實施例提供層13沈積之細節。 在電極1之平坦化之後執行氮化作用（如圖1C及圖m中所 示）之優點在於隨後的絕緣層9將不沈積至一鎢表面上。若 該絕緣層為氧化矽，則其可能不提供至鎢之理想黏著。然 而，氧化矽較好地黏著至一諸如氮化鎢障壁5之金屬氮化 物障壁。 若電衆沈積反應||已垂直通人必要氣體，職需添加任 何過程步驟，即可在與絕緣層9沈積相同的腔室中執行電 漿氮化作用。在此過程中’打開諸如氮或氨電漿之氮化電 衆-段時間以氮化鱗電極i表面。接著，自沈積室抽吸含 1電漿’且藉由將所要前驅體（諸如含石夕及含氧之前驅體 (例如’與氧氣或氧化亞氮組合之⑦貌）提供至沈積室以沈 積層9來開始絕緣層9沈積過程。較佳地，層9為藉由 PECVD沈積之氧化發。 ❹ 在形成開D11之後執行氮化作狀優點在於，若鎢電極 侧壁2於開口 11過度敍刻中暴露，則亦將氮化側壁2,如圖 2Β中所示。此可在絕緣層9開口 η過度㈣亦移除可能位 於鶴電極1之下的Ti_著層的情況下發生。換言之，絕緣 層外的該複數個開σ11可與該複數個鶴電極ι部分地未對 準’且該用以形成該複數個開口”之蝕刻步驟歸因於未對 準及過度飯刻而暴露鶴電極1之側壁2之至少部分，如圖2Α "斤示。接著，該氮化之步驟在電極】之上部表面上形成 氮化鎢障壁5且在鎢電極}之側壁2之暴露部分上形成氣化 I37662.doc 200947621 * 鎢障壁6，如圖2B中所示。 在於開口 11之形成期間發生未對準的狀況下，矽層13可 延伸至開口 11之過度触刻部分中H碎層13僅接觸氮 化鎢障壁5及6，但不直接接觸鎢電極丨，如圖2C中所示。 當諸如柱狀二極體的最後裝置完成時，該裝置與鎢電極j - 部分地未對準，且氮化鎢障壁5、6位於該鎢電極之一上部 表面上及該鶴電極之一側壁的至少一部分上。氧化物絕緣 ❹ 層9將位於該二極體周圍，如下文將更詳細描述，以使得 氧化物絕緣層9之鄰近於該柱狀二極體之至少一側壁定位 的一部分經氮化。 若在層9沈積之前及於在層9中形成開口 I!之後執行氮化 作用’則將達成上述氮化作用的兩個非限制優點（改良的 至氮化鶏及電極1側壁障壁6形成之絕緣層9黏著）^因此， 若需要’可在如圖1C及圖1D中所示的底部電極平坦化之 後及在如圖2B中所示的開口 11之形成之後執行電極1氮化 ❿ 作用。 在第二實施例中’藉由鎮電極1之暴露的上部表面上之 選擇性沈積來形成導電障壁5。舉例而言，在第二實施例 的一個態樣中，藉由該複數個鎢電極上之選擇性原子層沈 積來形成金屬或金屬合金障壁5。障壁5金屬或金屬合金可 包含纽、銳或其合金。在以全文引用方式併入本文中的美 國公開專利申請案第2004/0137721號中描述諸如鈕或鈮之 障壁金屬之選擇性原子層沈積。如圖1C及圖1D中所示， 障壁5之原子層沈積較佳在絕緣層9之沈積之前進行。該選 137662.doc 200947621 1 t 擇性沈積選擇性地在電極!上而非在鄰近絕緣層或材料3上 形成障壁5 ®此，防止自該等電極之障壁$至絕緣層9之 頂部表面的金屬連接。 在第二實施例之-替代方法中，藉由—障壁金屬或金屬 ♦金在該複數個鎢電極上之選擇性電鍍來形成該等導電障 • 壁。該電鍍可包含無電極電鍍或有電極電鍍 (eiectr〇plating)，其將障壁5選擇性地電鍍至電極丨上而不 Φ 電鍍在鄰近絕緣層3或9上。該等障壁金屬或金屬合金可包 含任何導電障壁材料，該等障壁材料可自一電鍍液（諸 如，鈷及鈷鎢合金（包括CoWP))選擇性地電鍍至該等電極 上而非電鍍至該等絕緣層上。在全文以引用方式併入本文 中的"Thermal Oxidation of Ni and Co Alloys Formed by
Electroless Plating’’（Jeff Gamindo及合作者，MRS文摘號 F5.9，2006年4月17-21日，San Francisco)中描述藉由電鍍 的諸如CoWP之障壁金屬合金之選擇性沈積。該選擇性電 ❿ 鍍可在絕緣層9之沈積之前及/或經由絕緣層9中的開口 11 而進行。換言之，該等導電障壁之電鍍可在該形成絕緣層 9之步驟之前進行，以使得絕緣層9形成於該複數個導電障 壁5上’繼而在絕緣層9中形成該複數個開口 11以暴露該複 數個導電障壁5之上部表面《或者，該等導電障壁之電鍍 可於该在絕緣層9中形成該複數個開口 11之步驟之後進 行’以使得經由絕緣層9中的該複數個開口 11在該複數個 鎢電極1之該等上部表面上選擇性地形成該複數個導電障 壁。 137662.doc • 14· 200947621 如上文關於圖2A至圖2C所描述，絕緣層9中之開口 ^可 部分地與該複數個鷄電極i未對準，使得該形成該複數個 開口 11之步驟暴露鎢電極〗之側壁2之至少部分。導電障壁 5之選擇性沈積（諸如選擇性電鑛）形成上部表面上之導電障 • 壁5及該複數個鎢電極1之側壁2之暴露部分上的導電障壁 6 〇 如圖3A至圖3E中所示，一根據第三實施例之方法藉由 -修改過程，在絕緣層9中的開σ11中形成諸如一柱狀二 極體的柱狀裝置。該等裝置可形成於第一或第二實施例之 障壁層5、6上。或者，可省略障壁層5、6，或可藉由非選 擇性層沈積、繼而光微影圖案化來形成障壁5，而不是藉 由第一或第二實施例之方法來形成障壁5。 如圖3Α中所示，在一基板上方提供含有複數個開口 η之 絕緣層9。該基板可為此項技術中已知的任何半導體基 板，諸如單晶矽、諸如矽_鍺或矽_鍺_碳之IV_iVt合物、 φ III-V化合物、I；I_VI化合物、此等基板上方之蟲晶層，或 任何其他半導體或非半導體材料（諸如玻璃、塑膠、金屬 或陶瓷）基板。該基板可包括製造於其上之積體電路，諸 如一記憶體裝置之驅動器電路。如上文關於第一及第二實 施例所描述，作為製造一非揮發性記憶體陣列中之一第一 步驟，在該基板上方形成下部電極（諸如，為障壁5所覆蓋 之執條形狀的鎢電極丨）。亦可使用其他導電材料，諸如 鋁、钽、鈦、鋼、鈷或其合金。在電極丨之下可包括一諸 如ΤιΝ黏著層之黏著層，以幫助該等電極黏著至絕緣層3， 137662.doc -15- 200947621 或電極1之下的其他材料。 I緣層9可為任何電絕緣材料，諸如氧切、氮化石夕或 氮氧化矽’或一有機或無機的高介電常數材料。若需要， 絕緣層9可沈積作為兩個或兩個以上之分離子層。可藉由 • 四⑽或任何其他適合之沈積方法來沈積層9。層9可具有 -任何適合之厚度，諸如約200 nm至約5〇〇_ 接著以光微影方式圖案化絕緣層9以形成延伸至且暴露 ❹電極1之障壁5的上部表面之開口 u。開口 u應具有與下面 的電極1幾乎相同的間距及幾乎相同的寬度，以使得每一 隨後形成之半導體柱係形成於個別電極丨之上。如上所 述’可容忍某一未對準。較佳地，絕緣層9中的開口 u具 有45 nm或45 nm以下（諸如1〇 11111至32 nm)之半間距。可 藉由以下步驟來形成具有小間距之開口 11 :在絕緣層9上 方形成一正光阻；在使用一衰減相移遮罩時將該光阻暴露 於諸如193 nm輻射之輻射中；圖案化該暴露的光阻；及使 參 用°亥、‘I圖案化光阻作為一遮罩在絕緣層9中姓刻開口 11。 接著移除該光阻圖案。亦可使用任何其他適合之微影術或 圖案化方法。舉例而言，在具有或不具有該相移遮罩的情 况下可使用其他輻射波長，諸如248 nm波長。舉例而 5 ’可利用248 nm微影術形成120至150 nm(諸如約130 nm)寬的開口’且可利用193 nm微影術形成45至1〇〇 nm(諸 如約80 nm)寬的開口。此外，在微影術中亦可使用各種硬 式遮罩及抗反射層’諸如，用於248 nm微影術之與絕緣硬 式遮軍組合之BARC或DARC及用於193 nm微影術之與雙 I37662.doc -16- 200947621 w/絕緣硬式遮罩組合之BARC或DARc。 在絕緣層9中的該複數個開口 u中及在絕緣層9上方形成 一第一半導體層13。半導體 干等體滑13可包含石夕、鍺、石夕鍺或 -複合半導體材料（諸如，m_V5iuI_VI材料）。半導體層13 可為非aB或多Ba材料’諸如多晶石夕。非晶半導體材料可 在-後續步驟中結晶。層13較佳以一第一導電類型摻雜劑 (諸如，p型或η型摻雜劑）重摻雜，諸如以一⑺^至忉” cm_3
之摻雜劑濃度摻雜。為了說明，將假設層13為—保形沈積 之η型摻雜多晶⑦。可沈積且接著摻雜該多晶％，但較佳 藉由在該多晶矽層之L P C V D沈積期間流動一提供η型摻雜 劑原子（例如，磷或砷）之含摻雜劑氣體（亦即，以添加至矽 烧氣體之m㈣之形式）於原位摻雜4圖从中展示 所得結構。 如圖3B中所示，移除半導體層13(諸如一多晶矽層）之一 上部部分。多晶矽層i3之下部n型部分17保持在絕緣層9甲 Φ 的開口 11之下部部分中，同時絕緣層9令的該複數個開口 11之上部部分19保持未填充。η型部分17厚度可在約5 nm 與約80 nm之間，諸如約10 nm至約5〇 〇〇1厚。可替代使用 其他適合之厚度。 任何適合之方法可用以自開σ11之上部部分19移除層 13。舉例而言’可使用一兩步驟過程。首先，平坦化多晶 矽層與絕緣層9之一上部表面。可藉由，或回银(諸 如，各向同性蝕刻）及光學終點偵測來執行該平坦化。一 旦平坦化多晶石夕層13與,絕緣層9之上部表面（亦π，以使得 137662.doc •17- 200947621 多曰曰矽層13填充開口 u但不位於絕緣層9之頂部表面上 方），即可執行-第二凹人㈣步驟以使層13凹入於開口 Η中，以使得僅層13之部分17保持在開口 u中。可使用選 擇性地或優先㈣在層9之絕緣材料（諸如氧切）上方保持 在開11之上部分_的多晶石夕之任何選擇性凝刻步驟， ' 諸如濕式或乾式、各向同性或各向異性蝕刻步驟。較佳 地，使用一提供一可控蝕刻終點之乾式蝕刻步驟。 ❹ 舉例而3 ’如圖3”之顯微圖中所示’豸凹入蝕刻步驟 為一選擇性乾式蝕刻各向異性蝕刻步驟。在此步驟中，藉 由一水平蝕刻前端Gevel etch front)蝕刻保持在該複數個^
口 11之上部部分中的第一半導體層13以使第一半導體層U 凹入。該水平蝕刻前端規定，第一半導體層13之保持在該 複數個Μ 口11中之部分17具有一大體上平坦之上部表面， 如圖3F中所示。此允許一"凍糕（parfait)"形狀之二極體之 形成，其令不同導電類型區域之間的邊界為大體上平坦 ❹ 的。 或者，如圖3G中之顯微圖所示，可使用一選擇性各向同 性蝕刻以使層13凹入。在此狀況下，第一半導體層13之保 持在該複數個開口 1 1中之s亥專部分具有一於中間具有一凹' 槽的之環形（亦即，中空環）形狀，如圖3(3中所示。 如圖3C中所示，接著在絕緣層9中的該複數個開口丨丨之 上部部分19中及在絕緣層9上方形成一第二半導體層21。 第二半導體層21可包含與第一半導體層13相同或不同之半 導體材料。舉例而言，層21亦可包含多晶矽。如取^^及 I37662.doc -18- 200947621
Walker之題為"juncti〇n diode comprising varying semiconductor compositions"且以全文引用方式併入本文中的美國專利第 7,224,0 13號中所描述，沈積一具有與層1 3之組份相比不同 的半導體組份之層21可為有利的。舉例而言，層13可包含 矽或具有相對較低百分比鍺之矽-鍺合金，而層2丨可包含 鍺或具有比層13高的百分比鍺之石夕-錯合金，或反之亦 然。若將在開口 11中形成一 p-n型二極體，則層2丨可以與 層13之導電類型相反的導電類型摻雜劑（諸如p型換雜劑）重 摻雜。若需要，第二半導體層21具有與第一層13相同之導 電類型，但摻雜濃度比層13低。 若將在開口 11中形成一p-i_n型二極體，則第二半導體層 2!可為一純質半導體材料，諸如純質多晶矽。在此論述 中，將半導體材料之之-未經故意摻雜的區域描述為一純 質區域。然而，熟習此項技術者將理解，純質區域實際上 可包括-低濃度之p型或η型掺雜劑。摻雜劑可自鄰近_ 擴散至純質區域中，或可歸因於來自較早沈積之污染物而 在沈積期間存在於沈積腔室中。將進—舟 7理解，所沈積的 純質半導體材料（諸如梦）可包括使其表現為經輕微^推雜之 瑕疵《使用術語”純質"描述矽、鍺、石夕_ ’ 金或某一盆他 半導體材料不意謂著暗示此區域不含有任何摻雜劑 意謂著-區域較佳為電中性的。接著使用化學 少平坦化第二半導體層21與絕緣層9之— 潛主 第二半導體層21之位於絕緣層9上方的μ I面以移除 開口 Π之上部部分19中留下層21之部分23。邛分，同時在 。或者，亦可使 137662.doc -19- 200947621 用回蝕。純質區域或部分23厚度可在約11〇 nm與約33〇 nm 之間（諸如約200 nm厚）。在圖3D中展示所得裝置。 接著，將具與區域17之導電類型相反的導電類型之摻雜 劑植入至第二半導體層21之第二部分23之上部區中以形成 p-i-n柱狀二極體。舉例而言，將摻雜劑植入至純質部 分23之上部區中以形成p型區域25 β p型摻雜劑較佳為作為 硼或BF2離子而植入之硼。或者，可在區域23上選擇性地 ❹ 沈積區域25(在區域23凹入於開口 U中之後）且接著平坦化 區域25而非將其植入至區域23中。舉例而言，可藉由藉由 CVD沈積一原位p型摻雜半導體層、繼而平坦化此層來形 成區域25。區域25可為例如約10 nm至約5〇 11111厚。位於開 口 11中的柱狀p-i-n二極體27包含n型區域17、純質區域23 及卩型£域25，如圖3Ε中所示。一般而言，柱狀二極體η 較佳具有一大體上圓柱形形狀’其具有一具有一25〇 11111或 25 0 nm以下之直徑的圓形或大致圓形之橫截面。或者，亦 φ 可藉由形成具多邊形橫截面形狀而不是圓形或卵形橫截面 形狀之開口 11來形成具多邊形橫截面形狀（諸如，矩形或 正方形形狀）之柱狀二極體。 視情況，可藉由在以全文引用方式併入本文中的題為 Deposited semiconductor structure to minimize N>t *· j p c dopant diffusion and method of making"之美國公開申情案 第2006/0087005號中所描述之方法在後續純質矽沈積期間 防止n+摻雜劑擴散。在此方法中，n型半導體層（諸如， 型多晶矽或非晶矽層）為一具有至少1〇原子百分比緒的石夕 137662.doc •20· 200947621 録頂蓋層所封蓋。該頂蓋層可為約10至約20 nm厚，較佳 不超過約50 nm厚，且含有很少或不含n型摻雜劑（亦即， 該頂蓋層較佳為一薄的純質矽_鍺層）。在該頂蓋層上沈積 一極體之純質層，諸如一矽層或具有小於1〇原子百分比鍺 • 的矽-鍺層。或者，在每一二極體27之η型區域17與純質區
域23之間形成一可選的富含矽之氧化物（SRO)層。該SRO 區域形成一障壁，其防止或減少自二極體之底部η型區域 17至未換雜區域23之鱗擴散。 在說明性實例中，二極體27之底部區域17gN+(重摻雜^^ 型），且頂部區域25為P+。然而，垂直柱亦可包含其他結 構。舉例而言，底部區域17可為p+而頂部區域25gN+。另 外，可故意輕微摻雜中間區域，或其可為純質的，或故意 未摻雜的。未摻雜區域絕非較佳為電中性的，且將始終具 有使該區域表現為輕微!^摻雜或p摻雜之瑕疵或污染物。可 認為該二極體為一 p_i-n二極體。因此，可形成一 p+/N_/ 參 N+、P+/P7N+、N+/N7P+或N+/P7P+二極體。 轉至圖4，可以與底部電極1相同的方式（例如，藉由沈 積一黏著層（較佳為氮化鈦）及一導電層（較佳為鎢）)形成上 部電極29。接著使用任何適合之遮罩及敍刻技術來圖案化 及#刻導電層及黏著層以形成大體上平行、大體上共平面 之導體軌條29,其垂直於導體軌條丨延伸。在一較佳實施 例中，一光阻經沈積、藉由光微影術圖案化，蝕刻該等導 電層，且接著使用標準處理技術移除該光阻。或者，可在 重摻雜區域25上形成一可選絕緣氧化物、氮化物或氮氧化 137662.doc •21· 200947621 物層’且藉由—鑲嵌製程形成導體29,如在Radigan等人 之於2006年5月31日申請之題為"c〇nductive Hard Mask t〇 otect Patterned Features During Trench Etch”的美國專利 申月案第11/444,936號中所描述，該案之全文係以引用方 式併入軌條29可為約200 nm至約400 nm厚。 φ ❹ 接下來，在導體軌條29上方及在導體軌條29之間沈積另 、邑緣層（為清楚起見未展示）。該絕緣材料可為任何已知 之電絕緣材料，諸如氧切、氮切或氮氧切。在一較 實施例中，使用氧化石夕作為此絕緣材料。可藉由CM?或 回蝕來平坦化此絕緣層與導體軌條29之上部表面。在圖4 中展示所得裝置之三維圖。 諸如二極體裝置之柱狀裝置可包含一一次可程式化 (οτρ)或可重寫非揮發性記憶體裝置。舉例而言，每一二 極體柱27可充當—記憶體單元之—引導元件⑽_ nt)充當電阻切換材料（亦即，其儲存資料）之另一 材料或層31與二極體27串聯地提供於電極丨與29之間，如 圖4中所不。具體言之’圖4展示—個非揮發性記憶體單 元，其包含與電阻切換材料31串聯之柱狀二極體27，電阻 切換材料31諸如反熔絲（亦即，反熔絲介電質）、熔絲、多 晶矽記憶效應材料、金屬氧化物(諸如，氧化鎳、鈣鈦礦 材料等）、奈米碳管、相變材料、可切換錯合金屬氧化 物、導電橋式元件或可切換聚合物。可在二極體柱27上方 沈積電阻切換材料31(諸如，一薄的氧化石夕反炼絲介電 層）’繼而在該反料介電層上沈積上部電極29。亦可藉 137662.doc •22· 200947621 由氧化二極體27之一上部表面以形成一 1至1〇 nm厚之氧化 矽層來形成反熔絲介電質31。或者，電阻切換材料31可位 於二極體柱27之下，諸如在障壁5與另一導電層（諸如丁⑴ 層）之間。在此實施例中，電阻矽換材料3丨之電阻率回應 於提供於電極1與29之間的一正向及/或反向偏壓而增加或 , 減小。 在另一實施例中，柱狀二極體27本身可用作為資料儲存 ❹ 裝置。在此實施例中，藉由提供於電極1與29之間的一正 向及/或反向偏壓之施加來改變該柱狀二極體之電阻率， 如2004年9月29日申請之美國專利申請案第1〇/955,549號 (*亥案對應於美國公開申請案2005/0052915 A1)及2007年3 月30曰申請之美國專利申請案第11/693,845號（該案對應於 美國公開申請案2007/0164309 A1)中所描述，該兩個申請 案之全文係以引用方式併入。在此實施例中，若需要，則 可以省略電阻切換材料3 1。儘管已描述了非揮發性記憶體 ❿ 裝置’但亦可藉由上述方法形成其他裝置，諸如，其他揮 發性或非揮發性記憶體裝置、邏輯裝置、顯示裝置、發光 裝置、偵測器等。此外，儘管將柱狀裝置描述為二極體， 但亦可形成其他類似的柱狀裝置，諸如電晶體。 已描述了第一記憶體層級之形成。可在此第一記憶體層 級之上形成額外記憶體層級以形成單片三維記憶體陣列。 在一些實施例中，記憶體層級之間可共用導體；亦即頂部 導體29可充當下一個記憶體層級之底部導體。在其他實施 例中，在該第一記憶體層級之上形成一層間介電質（未圖 137662.doc •23- 200947621 示），平坦化其表面’且在此經平坦化之層間介電質上開 始一第二記憶體層級之建構，並且不共用導體。 單片三維記憶體陣列為在一諸如晶圓之單一基板之上形 成多個記憶體層級而無介入基板的記憶體陣列。直接在— 現有層級或多個現有層級上方沈積或生長形成一個記憶體 層級之層。相較而言，已藉由在分離基板上形成記憶體層 級及將該等記憶體層級彼此於頂部黏附來建構堆疊記憶 體’如在Leedy之美國專利第5,915，167號"Three dimensional structure memory”中所述。可在黏結之前使該 等基板變薄或將其自該等記憶體層級移除，但由於該等記 憶體層級最初形成於分離基板上，故該等記憶體並非真正 的單片三維記憶體陣列。 形成於一基板之上的單片三維記憶體陣列至少包含於一 第一尚度處在該基板之上形成的一第一記憶體層級及於一 不同於該第一高度之第二高度處形成的一第二記憶體層 ❹ 級。在此多級陣列中，可在該基板之上形成三個、四個、 八個或實際上任何數目個記憶體層級。 在本發明之第四實施例中，使用替代之蝕刻及摻雜步驟 形成諸如二極體27的柱狀裝置。在此實施例中，在凹入触 刻步驟中使用各種導電類型之多晶矽的蝕刻選擇性以提供 終點偵測。具體言之，磷摻雜多晶矽具有一比未摻雜矽快 之蝕刻速率（關於展示不同摻雜之多晶矽具有不同蝕刻速 率的資料’參見 http://www.clarvcon.com/Resources/
Slide3t.jpg 及 http://www.clarycon.com/Resources/Slide5i.jpg)。 137662.doc -24- 200947621 在圖5A中展不來自上述網站的針對磷摻雜、删摻雜及經換 雜多晶矽之蝕刻速率。 鬲蝕刻速率η型摻雜層之深度可根據植入劑量及能量來 定製。-種光學#刻終點偵測方法涉及監視為蚀刻反應中 ‘的特定反應物或產物之特徵的一波長之強度之變化。當達 成_終點時，電梁中將存在-較低密度之㈣反應產 物，因此可觸發終點，從而終止蝕刻。另一蝕刻終點偵測 ❹使用-質譜儀監視來自乾式㈣反應的排氣流中之特定物 質，將此稱為殘餘氣體分析（RGA，residual gas analysis)。質譜儀可位於蝕刻反應室之排氣管道附近或其 中。在此狀況下，RGA監視排氣流中之含鱗物質，且以信 號中之下降提供一終點符號或觸發。 在第四實施例之方法中，無摻雜地（亦即，純質）沈積第 一多晶矽層13，如圖5B中所示。接著在平坦化層13與絕緣 層9之上部表面之前或之後將磷植入層13中至一預定深度 φ 以形成一植入區域1〇1，如圖5C中所示。選擇植入之深度 以使得磷植入區域101之底部103將位於圖3中所展示的區 域17之上部表面或其附近。第一半導體層13之純質部分 10 5保持在該複數個開口 11之下部部分中。 接著（諸如）藉由使用各向異性電漿蝕刻（使用例如sF6、 CF4、HBr/Ch或HBr/〇2電漿）來選擇性地蝕刻第一多晶石夕 層13以使層13凹入於開口 11中。钱刻第一多晶妙層13之破 摻雜區域101 ’直至達到該第一多晶矽層之純質部分1〇5為 止，如圖5D中所示。換言之，如光學地或藉由RGA所偵 137662.doc •25· 200947621 測，一旦在蝕刻步驟期間達到磷植入區域1 〇 1之底部 1〇3(且因此，在蝕刻步驟期間達到第一多晶矽層13之純質 部分105) ’即終止蝕刻。具體言之，當達到磷摻雜區域 101之底部103時，磷特徵波長之強度在光學終點偵測中將 減小，或藉由RGA債測的含碟物質之量將減少。接著用η 型摻雜劑重新摻雜開口 11中的層13之剩餘純質部分丨〇5， 諸如藉由將構或砷植入至部分105中以形成η型部分17，如 圖5Ε中所不。接耆將諸如純質半導體層21之第二半導體層 ® 沈積至部分17上（如圖3C中所示）’且該過程如第三實施例 中一樣繼續。為了形成一具有一 ρ型底部區域之二極體 2 7 ’在該凹入姓刻之後將蝴或bFz植入部分1 〇5。此外，除 將磷植入區域用於終點偵測以外，可使用硼或bf2植入區 域’且替代地監視一特徵硼波長或RGA特性。 此外’光學終點偵測可用以判定何時平坦化層13與絕緣 層9之上部表面。一旦層13經平坦化，絕緣層9之上部表面 〇 即暴露。因此，該表面之光學特性將自一多晶矽特性變至 特徵為存在多晶；5夕及絕緣體（諸如氧化石夕）兩者之特性。 在本發明之第五實施例中，使用一犧牲層來形成該柱狀 裝置。圖6A至圖6G說明第五實施例之方法中的步驟。 首先如上文關於先則實施例所描述，在一基板上方形 成複數個下部電極1。舉例而言，可提供第一或第二實施 例之具障壁5的鎢電極丨（為清楚起見，自圖6A省略電極1及 障壁5且在圖6G中所描繪之最後裝置中展示電極1及障壁 5)。接著，在電極丨及障壁5上方提供含有具有一第一寬度 137662.doc •26- 200947621 之複數個開口 "之絕緣層9(為清楚起見， 個開口 11卜亦可在絕緣層9上方形成一可:硬層- 33。接著，在該等下部電極上形成具—第—導電類型之第 -半導體區域(諸如’ n型多晶矽區域)17。舉例而言，第三 或第四實施例之方法可用以形成區域17。接著，在該複數 個第-開口 11中形成—犧牲材料35。該犧牲材料可為任何 適合之可溶有機材料，其經由第一方法用於雙镶嵌中。舉 ❹ 而《可使用Brewer Science，Inc.提供之濕間隙填充 (WGF)2〇o材料作為犧牲材料35。在圖6a中展示處於㈣ 程中之此階段的裝置。 接著，如圖6B中所示，在絕緣層9上方及在可選硬式遮 罩33上方形成-可選抗反射層37,諸如一3繼層37爪。 接著在BARC層37上方暴露並圖案化一光阻層Μ。在圖6B 中展示處於該過程中之此階段的裝置。 如圖6C中所示，接著使用該圖案化光阻作為—遮罩在絕 緣層9中㈣複數個第二開口41(為清楚起見，在圖6〇中展 不一個開口 41)以暴露開口 u中之犧牲材料％。第二開口 第開口 11寬。可在該等第二開口之形成期間姓刻犧 牲材料35之-部分。第二開口 41包含溝槽形狀之開口，其 中該犧牲材料於該溝槽之底部之一部分中暴露。 如圖6財所示’經由第二開口41自第—開口 n移除該犧 ;斗任何適&之液體敍刻材料或顯影劑可用以自開口 1】移除材料35以暴露開口】i中之η型多晶輕域17。 接著’如圖6Ε中所示，在第—開口 u中形成具一第二導 137662.doc -27- 200947621 t類型之第二半導體區域。舉例而言’可在開口“及^中 及在絕緣層9上方形成純質多晶石夕層21。 接著使用第三實施例中所描述之方法來平坦化多晶石夕層 21及使多晶♦層21凹人。較佳地’使多晶妙層21之剩餘部 . 分23凹入以使得其上部表面與開口 11之頂部齊平（亦即， . 部分23之頂部與溝槽41之底部齊平）。接著將p型區域25植 入至純質區域23中，如上文第三實施例中所描述。在圖吓 ❹中展示處於此階段之裝置。區域17、23及25在第一開口 u 中形成柱狀二極體27。 接著，如圖6G中所示，藉由—鑲嵌製程在絕緣層9中的 溝槽41中形成上部電極，以使得該等上部電極接觸二極體 27之p型半導體區域25。該等上部電極可包含—窗黏著層 43及鎢導體29。接著藉由CMp或回蝕來平坦化該等上部電 極與絕緣層9之上部表面。若需要，料在下部電Μ之下 形成下TlN黏著層45。該溝槽可為約2〇〇 nm至約4〇〇 © nm深，且二極體27可為約2〇〇 nm至約4〇〇 ^^高，諸如約 250 nm 高。 可使用上文關於第—至第五實施例中之任何一或多者所 七田述的任何一或多個步驟來製造該等柱狀裝置。視所使用 的過程步驟而定，完成裝置可具有圖7A及圖7B中所示的 以下特徵中之一或多者。 牛】而。，如圖7八中所示’二極體27之η型區域17可含 有一第一垂亩44 4 7 文 雙47’而二極體27之ρ型區域25(以及純質區 域）可3有一第二垂直縫49。若多晶矽層13及21之沈積 137662.doc -28- 200947621 在該等分離沈積步驟期間不完全填充開σ11，則可形成縫 47、49。第一垂直縫47與第二垂直縫49彼此不接觸。因為 多晶矽層13及21係在如圖3Α至圖3Ε中所示之分離步驟十 沈積，戶斤以該等縫彼此不接觸。具體言之，不希望受特定 • 理論束缚’咸信層21之接觸區域17的底部部分應不形成 • 縫，因為層21之底部部分可完全填充開口 11。然而，視多 曰曰矽層13及21之沈積過程而定，可省略該等縫。 φ 此外，如圖7八中亦展示，該第-導電類型區域（諸如η型 區域17)之側壁51可具有一不同於該二極體之該第二導電 類型區域（諸如ρ型區域25及/或純質區域23)之側壁Η的錐 角。不連續性55位於二極體27之一側壁中’不同錐度之側 壁51、53於該側壁相交。具體言之，第一導電類型區域ρ 具有-比第二導電類型區域25窄的雜角，且不連續性叫 該二極體之該侧壁中在該純質半導體區域與該第一導電類 型區域之間的台階。不希望受特定理論束缚，咸信可形成 ❿不同錐度及不連續性’因為圖坨中所示之層13的凹入回姑 比圖3Α中所示之在絕緣層9中#刻開口 u的步驟更為各向 同性。因此，在層13之回餘期間，亦钱刻開口 ^上部部 分19,且使其相比於開口此下部部分變寬。因此，分別 真充開口 11之下部部分及上部部分的層13及21呈現該等開 口之個別部分的不㈣度。若在残該等開口之上部部分 19變寬的情況下進行層13之凹入钕刻步驟，則可避免不同 錐度及不連續性。 若經由絕緣層9中之開口 11氮化電極！來形成障壁5,如 137662.doc -29· 200947621 圖中所示，則絕緣層9之鄰近於柱狀二極體27之至少一 側壁疋位的部分被氮化。舉例而言，如圖及圖7A中所 不，右層9為氧化矽，則在二極體27周圍之開口丨丨之侧壁 t形成氮化的氧化物（諸如，氮氧化矽或含氮的氧化矽 區域14)。此外，若絕緣層9鄰近於該二極體之p型區域乃 - 的^邛刀S有一硼梯度，則該梯度指示，除了將硼植入 至區域23之上部部分中以形成區域25以外’將硼植入至絕 ❹緣層9中，如圖3E及圖7A中所示。 圖7B展示圖7A中之-在障壁5、6周圍的插入部分。若 柱狀二極體與鎢電極部分地未對準，如圖2A、2B及7Bt 所不，則氮化鎢障壁5將位於鎢電極丨之一上部表面上且氮 化鎢障壁6將位於鎢電極丨之一側壁之至少一部分上，如圖 7B中所示。此夕卜，若障壁5係藉由在形成絕緣層9之前氮化 鎢電極i而形成，如圖lc及圖1D中所示，則在下部絕緣層 或材料3之上形成一薄的富含氮之區域’諸如一丨至忉 φ厚的富含氮之區域7。舉例而言’若層3包含諸如氧化石夕之 氧化物，㈣3之頂部部分7經氮化以形錢氧化石夕或含氮 之氧化石夕。 本發明之另一實施例提供一種製造一柱狀裝置之方法， 其藉由將-鍺或富含録的石夕錯柱選擇性地沈積至一絕緣層 中之先前形成的開口中以克服先前技術中所使用的相減法 之限制。該選擇性沈積方法較佳包括提供一於絕緣層中之 開口中暴露的導電材料，諸如氮化鈦、鎢或另一導體。接 著在該氮化鈦上沈積一矽晶種層。接著於該開口令在該矽 137662.doc -30· 200947621 曰曰種層上選擇性地沈積鍺或富含鍺的矽鍺（亦即，含有 原子百分比Ge以上的SiGe)，而不在該絕緣層之上部表面 上沈積鍺或富含鍺的矽鍺。此消除相減法中所使用的氧化 物CMP或回蝕步驟。較佳地，藉由在一低溫(諸如，一低 於440 C之溫度）下進行化學氣相沈積來沈積該矽晶種層及 該鍺或富含錯的石夕錄柱。 可藉由任何適合之方法於該開口中提供諸如氮化鈦之導 ❹ 電㈣。舉例而言，在一個實施例中，在一基板上方形成 一氮化鈦層且接著以光微影方式將其圖案化為—圖案。或 者，可使用諸如鈦鎢或象化鶴之其他材料來替代氮化欽。 :圖案可包含一電極，諸如一軌條形狀之電極。接著在該 氮化鈦圖案上(諸如’在該氮化鈦電極上)形成一絕緣層。 :著，藉由钱刻在該絕緣層中形成開口以暴露該氮化欽圖 案。在-替代實施例中，在一絕緣層中之一開口中選擇性 地形成該導電之氮化物圖案。舉例而[可藉由氮化一於 :層中之開口之底部暴露的鈦或鶴層而在該開口中選 擇性地形成一氮化鈦或氮化鎢圖案。 該柱狀裝置可包含任何適合之半導體装 體、電晶體等)之-部分。較佳地，纺“⑷-極 體，諸如-。-h二極體。在此實施例;二極 的矽鍺半導體材料選擇性地沈積至開口中：舟或虽含鍺 性地沈積第一導電類型(諸如，半導體材料== 地沈積純質鍺或富含錯的⑪錯半導體材料、 沈積第二導電類型（諸如㈣）錯或富 繼而選擇性地 錯的發鍺半導體材料 137662.doc -31- 200947621 至開口中以形成P-i-n二極體。因此，一p-i-n二極體之所有 個區域係選擇性地沈積至開口中。或者，在一次較佳實 施例令’並非選擇性地沈積第二導電類型半導體材料，藉 由將第二導電類型摻雜劑（諸如p型摻雜劑）植入至純質鍺或 田3鍺的矽鍺半導體材料中以形成p-i-n二極體來完成二極 體。备然’若需要，可顛倒p型區域與η型區域之位置。為 形成一 Ρ-η型二極體，將第一導電類型（諸如η型）鍺或富含 ❹錯㈣冑半導體材料選 擇性地沈積至開口中、繼而在第一 導電類型半導體材料上方選擇性地沈積第二導電類型（諸 如Ρ型）鍺或富含鍺的矽鍺半導體材料來形成該二極體。 圖8Α至圖8D展示使用選擇性沈積形成柱狀裝置之較佳 方法。 ❹ 參看圖8A，在一基板1〇〇上方形成該裝置。基板ι〇〇可為 此項技術中已知的任何半導體基板，諸如單晶矽、諸如 石夕-鍺或石夕-鍺-碳之IV_IV化合物、m_v化合物、π νι化合 物、此等基板上方之蟲晶層’或任何其他半導體或非半導 體材料（諸如玻璃、塑膠、金屬或陶幻基板。該基板可包 括製造於其上之積體電路’諸如一記憶體裝置之驅動器電 路。較佳在基板100上方形成-絕緣層1〇2。絕緣層102可
為氧切、氮切、高介數膜、仏⑼七臈，或 其他適合之絕緣材料。 J 在基板！〇〇及絕緣層102上方形成一第—導電層_ 電層200可包含此項技術中已知之任何導電材 及/或其他材料’包括銘，、欽、銅、銘或其合金如:: 137662.doc -32· 200947621 緣層102與導電層之間可包括一黏著層以幫助導電層黏附 至絕緣層102。 在第—導電層200之上沈積一障壁層202，諸如一 TiN 層》若第一導電層200之上部表面為鎢，則可藉由氮化該 . 鎢之上部表面而在導電層200之上形成氮化鎢來替代TiN。 • 舉例而言，可使用以下導電層組合：Ti(底部）/A1/TiN(頂 部），或Ti/TiN/Al/TiN，或Ti/Al/TiW，或此等層之任何組 ❹ 合。如下文將描述，底部Ti或Ti/TiN層可充當黏著層，A1 層可充當導電層200，且頂部上之TiN或Tiw層可充當障壁 層202,以及一用於圖案化電極2〇4之抗反射塗層、一用於 絕緣層108之後續CMP的可選研磨終止材料（若層1〇8係在 兩個步驟中沈積）及一選擇性矽晶種沈積基板。 最後，使用任何適合之遮罩及蝕刻製程圖案化導電層 200及障壁層202。在一個實施例中，在障壁層2〇2上方沈 積一光阻層、藉由光微影術圖案化該光阻層，且使用該光 ❿阻層作為一遮罩來蝕刻層200及202。接著使用標準處理技 術移除該光阻層。在圖8A中展示所得結構。可將導電層 及障壁層202圖案化成記憶體裝置之軌條形狀之底部電 極204或者，可藉由一鑲嵌方法替代地形成電極204，其 中藉由沈積及後續平坦化在一絕緣層中之凹槽中至少形成 導電層200。 接下來，轉至圖8B，在電極204上方及在電極2〇4之間沈 積一絕緣層108。絕緣層1〇8可為任何電絕緣材料，諸如氧 化矽、氮化矽或氮氧化矽。可在一個步驟中沈積絕緣層 137662.doc •33- 200947621 1 08且接著藉由CMP將其平坦化一所要時間量以獲得一平 坦表面。或者’可將絕緣層1〇8沈積為兩個分離子層，其 中在電極204之間形成一第一子層且在該第一子層上方及 在電極2 04上方沈積一第二子層。一第一 cmp步驟可用以 ’ 使用障壁202作為研磨終止（p〇Hsh stop)來平坦化該第一子 . 層。一第二CMP步驟可用以將該第二子層平坦化一所要時 間量以獲得一平坦表面。 ❿ 接著以光微影方式圖案化絕緣層108以形成延伸至且暴 露電極204之障壁202的上部表面之開口 110。開口 11〇應具 有與下面的電極204幾乎相同的間距及幾乎相同的寬度， 以使得圖8C中所示之每—半導體柱3〇〇形成於個別電極2〇4 之上。可容忍某一未對準。在圖8B中展示所得結構。 參看圖8C，於開口 110中在TiN障壁2〇2之上選擇性地形 成垂直半導體柱300。該等柱之半導體材料可為鍺或富含 鍺的矽鍺。為簡單起見，此描述將半導體材料稱為鍺但 〇 將理解，熟練之從業者可選擇其他適合之材料來替代。 如圖8C中所示，可藉由在一位於TiN障壁上方的薄以晶 種層上選擇性地進行低壓化學氣相沈積（LpcvD)來選擇性 地沈積鍺柱300。舉例而言，以引用方式併入本文中的於 2005年6月22曰申請之美國專利申請案第11/159,031號（其 公開為美國公開申請案2〇〇6/0292301 A1)中所描述之方法 可用以沈積Ge柱。較佳地，選擇性地沈積整個柱3〇〇。然 而，在一次較佳實施例中，僅沈積在晶種層/TiN障壁上的 柱300之約最初20 nm&須具有對二氧化矽之高選擇性以防 137662.doc •34- 200947621 止二極體之側壁短路，而可非選擇性地沈積柱之剩餘部 分。 舉例而言，如圖9A中所示，藉由在380。(：及！托之壓力下 流動500 seem之SiH4達60分鐘而在TiN上形成一薄的Si晶種 層。接著暫停矽炫流’且在相同溫度及壓力下流動1〇〇 seem之GeH4以沈積Ge。可在一低於380。(3之溫度（諸如， 340°C)下沈積Ge。圖9A中之SEM影像展示，在10分鐘沈積 ©之後’在位於一 TiN層上之Si晶種層上選擇性地沈積了約 40 nm之鍺。如圖9B中所示，當省略TiN層時，未觀測到
Si〇2表面上之鍺沈積。藉由使用一兩步驟沈積（其中兩個 步驟均在一 380。(：或380。(：以下之溫度下進行），可在TiN上 而非在鄰近si〇2表面上選擇性地沈積Ge。一平坦（^膜之兩
步驟沈積之一實例描述於以引用方式併入本文中的s B
Herner, Electrochemical and Solid-State Letters, 9 (5) G161-G163 (2006)中。較佳地，在一低於44〇。〇之溫度下沈 φ 積該矽晶種層’且在一低於400°C之溫度下沈積鍺柱》 在較佳實施例中’柱包含一半導體接面二極體。術語 "接面二極體"在本文中用以指代具有非歐姆導電之性質、 具有兩個端電極且由半導體材料製成之半導體裝置，其在 電極處為P型且在另一電極處為η型》實例包括具有相 接觸之？型半導體材料及η型半導體材料的ρ-η二極體及η_ρ 二極體（諸如，齊納二極體），及p-i-n二極體，在p-i_n二極 體中，純質（未摻雜）半導體材料插入於？型半導體材料與η 型半導體材料之間。 137662.doc -35- 200947621 可藉由選擇性沈積及摻雜來形成二極體300之底部重摻 雜區域112。可沈積且接著摻雜鍺，但較佳藉由在鍺之選 擇陡CVD期間流動一提供n型摻雜劑原子（例如，磷）的含摻 雜劑氣體（亦即，以添加至鍺烷氣體之膦氣體之形式）於原 位換雜錯。重摻雜區域112厚度較佳在約10 nm與約80 nm . 之間。 可接著藉由選擇性CVD方法形成純質二極體區域丨14。 φ 純質區域114沈積可在一分離CVD步驟期間或藉由在與區 域112之沈積相同的CVD步驟期間關閉摻雜劑氣體（諸如膦） 之流來進行。純質區域〗14厚度可在約11〇 nm與約33〇 之間，較佳約200 nm厚。可接著進行一可選cMP製程以移 除在絕緣層1 〇8之上的任何橋式純質鍺且平坦化該表面以 為隨後之微影步驟做準備。可接著藉由選擇性方法形 成P型頂部區域116。p型頂部區域116沈積可在一與區域 Π4沈積步驟分離之CVD步驟期間或藉由在與區域ιΐ4沈積 e 步驟相同的CVD步驟期間打開摻雜劑氣體（諸如三氣化硼） 之流來進行。P型區域116厚度可在約1〇 nm與約8〇 nm之 間。可接著進行一可選CMP製程以移除在絕緣層108之上 的任何橋式P型鍺且平坦化該表面以為隨後之微影步驟做 準備。或者，可藉由將離子植入至純質區域114之上部區 域中來形成p型區域116。p型摻雜劑較佳為硼或BF2。p型 區域116之形成完成柱狀二極體3〇〇之形成。在圖中展示 所得結構。 在說明性實例中’底部區域112為N+(重摻雜η型），且頂 137662.doc • 36 · 200947621 部區域116為P+。銶而 斗士丄 _ 然而’垂直柱亦可包含其他結構。舉例 而β底部區域112可為P+而頂部區域116為N+。另外，可 故意輕微摻雜中間區域，或其可為純質的，或故意未推雜 7 °、未摻雜區域絕非較佳為電中性的，且將始終具有使該 •區域表現為輕微n摻雜或P摻雜之職或污染物。可認為該 • 二極體為-Ρ-“η二極體。因此，可形成一 p+/N-/N+、p+/pv N+、N+/N7P+或 N+/P-/p+二極體。 Φ 柱300的間距及寬度由開口 11 〇來界定且可根據需要改 變。在-個較佳實施例中，柱的間距（自一個柱之中心至 下個柱之中〜的距離）為約300 nm，而柱之寬度在約1〇〇 nm至約150 nm之間改變。在另一較佳實施例中，柱的間距 為約 nm而柱之見度在約90 nm至130 nm之間改變。 一般而言，柱300較佳具有一大體上圓柱形形狀，其中一 圓A或大致圓形之橫截面具有一 Mo nm或2 5 〇 nm以下之直 徑。 Φ 轉至圖8D，可以與底部電極2〇4相同的方式（例如，藉由 沈積丁丨（底部）/八丨/丁出（頂部）或卩/1^>}/八1/们]^或1^/八1/丁潰、 或此等層之任何組合）來形成上部電極4〇〇。如下文將描 述，頂部上之TiN或TiW層可充當一用於圖案化導體之抗 反射塗層及一用於絕緣層5〇〇之後續Cmp的研磨終止材 料。使用任何適合之遮罩及蝕刻技術來圖案化及蝕刻上文 所述之該等導電層以形成大體上平行、大體上共平面之導 體軌條400，其垂直於導體軌條2〇4延伸。在一較佳實施例 中’沈積、藉由光微影術來圖案化光阻且蝕刻該等層，且 137662.doc -37- 200947621 接著使用標準處理技術移除該光阻。或者，可在重摻雜區 域116上形成一可選絕緣氧化物、氮化物或氮氧化物層， 且藉由鑲嵌製程形成導體400，如於Racjji gan等人的.2006 年 5月 31 日申請之題為"c〇nductive Hartl Mask to Protect ’ PaUerned Features During Trench Etch"的美國專利申請案 ，第U/444,936號中所描述，該案之全文以引用的方式併 入0 ❿ 接下來’在導體軌條4〇〇上方及在導體軌條400之間沈積 另一絕緣層500。層500材料可為任何已知之電絕緣材料， 諸如氧化碎、氮化石夕或氮氧化矽。在一較佳實施例中，使 用氧化矽作為此絕緣材料。可藉由CMp或回蝕來平坦化此 絕緣層與導體轨條400之上部表面。在圖8E中展示所得裝 置之三維圖。 在以上描述中，在沈積絕緣層1〇8之前形成障壁層2〇2。 或者，可更改該等製造步驟之順序。舉例而言，於在絕緣 ❹ 層中之開口中選擇性地形成氮化鎢圖案以促進稍後之鍺或 富含鍺的矽鍺沈積之前，可首先在導體2〇4上形成具有開 口之絕緣層108。 諸如二極體裝置之柱狀裝置可包含一一次可程式化 (OTP)或可重寫非揮發性記憶體裝置。舉例而言，每—_ 極體柱300可充當一記憶體單元之一引導元件，且充當電 阻切換材料（亦即，其儲存資料）之另一材料或層^^與二極 體300串聯地提供於電極204與400之間，如圖8E中所示°。 具體言之，圖8E展不一個非揮發性記憶體單元，其包含與 137662.doc -38- 200947621 ❹ Φ 電阻切換材料！ 18串聯之柱狀二極體删，電阻切換材料諸 熔、糸（亦即，反熔絲介電質）、熔絲、多晶矽記憶效應 材料、金屬氧化物（諸如，氧化鎳、鈣鈦礦材料等）、奈米 碳管、相變材料、可切換複合金屬氧化物、導電橋式元件 或可切換聚合物。可在二極體柱卿上方沈積電阻切換材 料118(諸如，一薄的氧化矽反熔絲介電層），繼而在該反熔 絲介電層上沈積上部電極彻。或者，電阻切換材料川可 位於二極體柱300之下，諸如在導電層200與202之間《在 此實施例中’電阻切換材料118之電阻率回應於一提供於 電極204與400之間的正向及/反向偏而增加或減小。 在另實施例中，柱狀二極體300本身可用作資料儲存 裝置。在此實施例中，藉由提供於電極2〇4與4〇〇之間的一 正向及/或反向偏壓之施加來改變柱狀二極體3〇〇之電阻 率’如於在2004年9月29日申請之美國專利申請案第 10/955,549號（該案對應於美國公開申請案2〇_〇52915 A1)及在2007年3月30曰申請之美國專利申請案第 11/693,845號（該案對應於美國公開巾請案2()_16侧 A"中所描述，該兩個申請案之全文係以引用方式併入。 在此實施例中，電阻切換材料118在必要時可以省略。 已描述第一記憶體層級之形成。可在此第一記憶體戶級 之上形成額外記憶體層級以形成單片三維記憶㈣列^ -些實施例中，記龍層級之間可共料體；㈣，頂部 導體400可充當下-個記憶體層級之底部導體。在其他實 施例中，在該第一記憶體層級之上形成—層間介電質（未 137662.doc -39- 200947621 圖示）、平坦化其表面，且在此經平坦化之層間介電質上 開始一第二記憶體層級之建構，並且不共用導體。 單片三維記憶體陣列為在一諸如晶圓之單一基板之上形 成多個記憶體層級而無介入基板的記憶體陣列。直接在一 現有層級或多個現有層級上方沈積或生長形成一個記憶體 層級之多個層。相較而言，已藉由在分離基板上形成記憶 體層級及將該等記憶體層級彼此於頂部黏附來建構堆疊記 憶體’如在Leedy之美國專利第5,915，167號"Three dimensional structure memory"中所述。可在黏結之前使該 等基板變薄或將其自該等記憶體層級移除，但由於該等記 憶體層級最初形成於分離基板上方，因此該等記憶體並非 真正的單片三維記憶體陣列。與Leedy中所描述之製程相 比，在本發明之一實施例中，二極體共用兩個鄰近層之間 的一導線或電極。在此組態中，”底部"二極體將"指向" "上部"層中之二極體之相對方向（亦即，每一二極體之相同 參 導電類型層電接觸位於二極體之間的同一線或電極广關 於此組態’兩個二極體可共用其間的線且仍不具有讀取或 寫入干擾問題。 形成於一基板之上的單片三維記憶體陣列至少包含於一 第一高度處在該基板之上形成的一第一記憶體層級及於一 不同於該第—高度之第二高度處形成的一第二記憶體層 級。在該一多級陣列中，可在該基板之上形成三個、四 個、八個或實際上任何數目個記憶體層級。 總之’描述了一種藉由Ge或富含Ge的SiGe至在一絕緣 137662.doc 200947621 層t蝕刻的開口中之選擇性沈積來製作鍺柱狀裝置之方 法。藉由以半導體柱填充該等開口，克服先前相減法之若 干因難，且可消除四層裝置中的八個過程步驟。舉例而 吕，省略柱之間的高縱橫比氧化物間隙填充，此允許沈積 • 具有良好均勻性之簡單的毯覆性氧化物膜。可在絕緣層中 . 之深開口中製造高度高達8微米之較高鍺柱。高的二極體 減 垂直裝置中之反向漏電流。此外，不同層之對準較容 所有層可對準於—主要對準標記而無需中間開口㈣ 刻。 基於本揭示案之教示，期望一般熟習此項技術者將能夠 容易地實踐本發明。咸信本文中所提供的各種實施例之描 述提供本發明之足夠理解及細節以使得一般熟習此項技術 者能夠實踐本發明。雖然未特定描述某些支援電路及製造 步驟，但該等電路及協定係熟知的，且在實踐本發明之情 況下，該等步驟之特定變化不提供特定優點。此外，咸信 φ 經本揭示案之教示培訓的一般熟習此項技術者將能夠在無 不適當實驗的情況下進行本發明。 先前詳細描述僅描述了本發明之許多可能實施例中之少 許。為此，此詳細描述係藉由說明而非藉由限制而設計。 在不脫離本發明之範疇及精神的情況下，可基於本文中所 陳述之描述做出對本文中所揭示之實施例的變化及修改。 僅以下申請專利範圍（包括所有均等物）意欲界定本發明之 範疇。 【圖式簡單說明】 137662.doc 200947621 圖ΙΑ、圖1C及圖1E為說明根據本發明之第一實施例的 柱狀裝置之形成中之階段的侧視橫截面圖。圖1B及圖⑴ 分別為圖1A及圖1C中所示之階段的三維圖。 圖2A至圖2C為說明根據本發明之第二實施例的柱狀裝 置之形成中之階段的側視橫截面圖。 圖3 A至圖3 E為說明根據本發明之第三實施例的柱狀裝 置之形成中之階段的側視橫截面圖。 圖3F及圖3(5為根據第三實施例製造的例示性裝置之顯 罾微圖。 ， 圖4為根據本發明之一或多個實施例的完成之柱狀裝置 之三維圖。 圖5 A為蝕刻速率與多晶矽摻雜之先前技術關係曲線圖。 圖5B至圖5E為說明根據本發明之第四實施例的柱狀裝置之 形成中之階段的側視橫截面圖。 圖6A至圖6G為說明根據本發明之第五實施例的柱狀裝 φ 置之形成中之階段的側視橫截面圖。 圖7A及圖7B為根據本發明之實施例製造的裝置特徵之 側視橫截面圖。 圖8A至圖8D為說明根據本發明之一實施例的柱狀裝置 之形成中之階段的側視橫載面圖。 圖8E為根據本發明之一實施例的完成之柱狀裝置之三維 圖。 圖9A為一藉由在380。(：及1托下（3eH4分解1〇分鐘而沈積 在矽晶種膜上的約40 nm厚之Ge膜的橫截面SEM影像， 137662.doc •42- 200947621 該矽阳種膜藉由在380〇c及丨托下SiH<分解6〇分鐘而沈積。 圖9B為在相同的兩個步驟⑴私及GeH4 cvd處理之後的 si〇2表面之橫截面SEM影像。未觀測到Si〇2上之Ge沈積。 【主要元件符號說明】 ❹
1 導電電極/鎢電極 2 鎢電極側壁 3 絕緣材料或層/絕緣材料區域 5 氮化鎢障壁 6 氮化鎢障壁 7 含氮絕緣材料/氮氧化矽/富含釓之區域 9 第二絕緣層 11 開口 12 側壁 13 珍層 14 氣氧化石夕區域/富含氮之區域/含氮的氧 化碎區域 15 含氮電漿 17 下部η型部分/n型區域 19 開口之上部部分 21 第一半導體層 23 純質部分/純質區域 25 P型區域/重摻雜區域 27 柱狀二極體/二極體柱 29 上部電極/導體軌條/鎢導體 137662.doc -43- 200947621 Ο 31 反熔絲介電質/電阻切換材料 33 可選硬式遮罩層 35 犧牲材料 37 可選抗反射層 39 光阻層 41 第二開口 43 TiN黏著層 45 下部TiN黏著層 47 第一垂直縫 49 第二垂直縫 51 第一導電類型區域之側壁 53 第二導電類型區域之側壁 55 不連續性 100 基板 101 磷植入區域/磷摻雜區域 102 絕緣層 103 磷植入區域之底部/磷摻雜區域之底部 105 第一半導體層之純質部分 108 絕緣層 110 開口 112 二極體之底部重摻雜區域 114 純質二極體區域 116 p型頂部區域/重摻雜區域 118 電阻切換材料 137662.doc • 44. 200947621 200 202 204 300 400 500 第一導電層 障壁層/導電層 電極/軌條形狀之底部電極/導體軌條 半導體柱/二極體 上部電極/導體軌條 絕緣層 ❹ 137662.doc -45-

Claims (1)

  1. 200947621 七、申請專利範固： i•-種製造一半導體裝置之方法，其包含： 提供一含有複數個開口之 一基板上方； 、邑緣層，其中該絕緣層位於 在該絕緣層中之該複數個 成一第-半導體層，· 中及在5亥絕緣層上方形 移除該第-半導體層之—第—部分，其中. ❹ ❹ 該第-半導體層之第一導電類型之第二部 該絕緣層中之該複數個開口之下部部分中；且… 該絕緣層中之該複數個門 欺個開口之上部部分保持未填 yL·， 在該絕緣層中之該複數個開口之該等上部部分中及在 該絕緣層上方形成一第二半導體層； 移除該第二半導體層之位於該絕緣層上方之一第一部 分； 二部分保持在 ’以在該複數 其中該第二絕緣層之第二導電類型之第 該絕緣層中之該複數個開口之上部部分中 個開口中形成複數個柱狀二極體。 2·如請求们之方法’其中該第一半導體層及該第二半導 體層包含多晶石夕、錯或石夕-鍺，或在一後續步驟中結晶的 非晶矽、鍺或矽-鍺。 3.如請求項2之方法，其中·· 該第一半導體層及該第二半導體層包含多晶矽層 該第一半導體層包含一原位n型摻雜之多晶矽層； 137662.doc 200947621 、、邑緣層中之該等開口具有一 45 nm或45 nm以下的半 間距；且 藉由在§亥絕緣層上方形成一正光阻、在使用一衰減相 移遮罩時暴露該光阻以便輻射、圖案化該暴露的光阻及 使用°亥經圖案化光阻作為一遮罩來蝕刻該絕緣層中之該 等開口而形成該等開口。
    4·如請求項3之方法，其中該輻射包含具有一 193賺之波 長的輻射。 5·=求们之方法，其中該移除該第—半導體層之一第 二部分之步驟包含平坦化該第—半導體層與該絕緣層之 ::部表面、繼而選擇性地敍刻保持在該絕緣層中之該 複數個開口之該箄上1A 4部』分中之該第-半導體層。 6.如蜎求項5之方法，其中： 層及在該平坦化該第一半導體：：：…純質半導體 以且—# * 導體層之步驟之前或之後，將 八 第一導電類型之摻雜劊始λ 至-預…… 入至該第-半導體層中 預疋冰度，使得該第一半導 該複數個開π之下部部分t，·且 之純質部分保持在 該選擇性地蝕刻該第—半導 一半導體層之經摻雜部分，直至、之步驟包含餘刻該第 該等純質部分為止。 達到該第一半導體層之 如請求項6之方法，進一步包含： 偵測在該選擇性蝕刻之+ 體層之該等純質部分；及'月間何時連到該第一半導 137662.doc 200947621 在該選擇性蝕刻之步驟之後，以具該第一導電類型之 換雜劑來摻雜該第一半導體層之該等純質部分。 8_如請求項1之方法，其中該形成該第二半導體層之步驟 包含： 在該複數個開口之該等上部部分中及在該絕緣層上方 形成包含一純質半導體材料之該第二半導體層； 使用化學機械研磨或回蝕，至少平坦化該第二半導體 層與該絕緣層之一上部表面；及 將具該第二導電類型之摻雜劑植入至該第二半導體層 之該等第二部分之上部區中，以形成p_i_n柱狀二極體。 9. 如凊求項8之方法，進一步包含在每一二極體之該n型區 域與一純質區域之間，形成一富含矽之氧化物層或一矽_ 鍺頂蓋層。 10.如請求項1之方法，其中該移除該第一半導體層之一第 一部分之步驟包含： ❹ 使用化學機械研磨或回蝕及光學終點偵測來平坦化該 第一半導體層與該絕緣層之一上部表面；及 在該平坦化之步驟之後，藉由一水平餘刻前端，選擇 性地各向異性触刻保持在該絕緣層之該複數個開口之該 等上部部分中之該第一半導體層，以使該第一半導體層 凹入於該絕緣層之該複㈣開口巾，使得㈣在該複數 個開口中之該第一半導體層之該等第二部分具有一大體 上平坦之上部表面。 Η_如請求们之方法，其中該移除該第一半導體層之一第 137662.doc 200947621 一部分之步驟包含： 使用化學機械研磨或回姓及光學終點债測來平坦化該 第一半導體層與該絕緣層之一上部表面；及 —^ 在該平坦化之步驟之後，選擇性地各向同性餘刻保持 在該絕緣層中之該複數個開口之該等上部部分中之該第 -半導體層，以使該第一半導體層凹入於該絕緣層之該 複數個開口中，使得保持在該複數個開口中之該第一半 導體層之該等第二部分具有-於中間具有-凹槽的環形 形狀。 12. 如請求項1之方法，其中： 該二極體之一 η型區域含有一第一垂直縫； 該二極體之一ρ型區域含有一第二垂直縫；且 该第一垂直縫與該第二垂直縫彼此不接觸。 13. 如凊求項1之方法，進一步包含在該二極體之上或之下 形成一反熔絲介電質。 Φ I4·如凊求項1之方法，進一步包含： 在該絕緣層之下形成鎢電極；及 氮化δ亥等嫣電極以形成在該絕緣層之該複數個開口中 暴露之氮化鎢障壁。 15. -種製造—半導體裝置之方法，其包含： 形成複數個鎢電極； 氮化该等鎢電極’以在該複數個鎢電極上形成氮化鎢 障壁； ν成包含複數個開口之絕緣層，使得該等氮化鶴障 137662.doc 200947621 壁暴露於該絕緣層之該複數個開口中；及 在該絕緣層中之該複數個開口中之該等氮化 1 —y 形成複數個半導體裝置。 16.如叫求項15之方法，其中該複數個半導體裝置包 •個柱狀二極體。 叫求項16之方法，其中該形成該複數個柱狀二極 步驟包含： 之 φ 在邊絕緣層之該複數個開口中及在該絕緣層上方形成 一具一第一導電類型之第一半導體層； 移除該第一半導體層之一第一部分，以使該第一半導 體層之第二部分保持在該絕緣層中的該複數個開口之下 部部分中，且該絕緣層中之該複數個開口之上部部分保 持未填充；及 ' 在該絕緣層之該複數個開口之該等上部部分中，形成 一具一第二導電類型之第二半導體層。 φ 18.如請求項15之方法，其中： 該形成該絕緣層之步驟包含在該複數個鎢電極上形成 該絕緣層，繼而在該絕緣層中形成該複數個開口以暴露 該複數個鎢電極之上部表面；且 該氮化之步驟在該在該絕緣層中形成該複數個開口之 步驟之後發生，使得經由該絕緣層中之該複數個開口氮 化該複數個鎢電極之上部表面。 19·如請求項18之方法，其中： 該絕緣層中之該複數個開口與該複數個鎢電極部分地 137662.doc 200947621 未對準； 該形成該複數個開口 <步驟至少I露該等鶴電極之側 壁之部分；且 該氮化之步驟在該複數個鎢電極之該等上部表面上及 該等侧壁之暴露部分上形成氮化鎢障壁。 20. 如請求項15之方法，其中： 該氮化之步驟在該形成該絕緣層之步驟之前發生；且 該形成該絕緣層之步驟包含在料氮化鶴障壁上形成 該絕緣層，繼而在該絕緣層中形成該複數個開口，以暴 露該等氮化鎮障壁之上部表面。 21. 如清求項20之方法’進一步包含在該絕緣層中形成該複 數個開口之後執行一第二氮化步驟，以增強該等氮化鎢 障壁及氮化該絕緣層中之該複數個開口之至少一側壁。 22. 如請求項2G之方法，其中—下部絕緣層使鄰近的鎮電極 彼此为離，且該氮化之步驟氮化該下部絕緣層之一上部 表面。 23. 如請求項15之方法’其中該氮化之步驟包含—電衆氣化 步驟。 24· —種製造一半導體裝置之方法，其包含： 形成複數個鎢電極； 在該等鎢電極之暴露上部表面上選擇性地形成複 導電障壁； 形成包含複數個開口之絕緣層，使得該複數個導電 障壁暴露於該絕緣層之該複數個開口中；及 137662.doc 200947621 於該等導電障壁上形成複數個半 其中該複數個半導體裝置包含複數 其中該形成該複數個柱狀二極體之 在該複數個開口中 導體裝置。 25.如請求項24之方法， 個柱狀二極體。 26.如請求項25之方法 步驟包含： 在該絕緣層之該複數個開口中及在該絕緣層上方形成 一具一第一導電類型之第一半導體層； 移除該帛半導體層之一第一部分，使得該第一半導 體層之第：部分保持在該絕緣層之該複數個開口之下部 部分中，且該絕緣層中之該複數個開口之上部部分保持 未填充；及 在該絕緣層之該複數個開口之該等上部部分中，形成 一具一第二導電類型之第二半導體層。 27·如請求項24之方法，其中該形成該複數個導電障壁之步 ❹ 驟包含-障壁金屬或金屬合金在該複數個鎢電極上的選 擇性原子層沈積。 如《月求項27之方法，其中該障壁金屬或金屬合金包含 组、鈮或其合金。 29. 如凊求項24之方法，其中該形成該複數個導電障壁之步 驟包含-障壁金屬或金屬合金在該複數個嫣電極上的選 擇性電鑛。 30. 如請求項24之方法，其中： 該形成該、絕緣層之步驟包含在該#數個鶴電極上形成 137662.doc 200947621 該絕緣層’繼而在該絕緣層中形成該複數個開口以暴露 該複數個鎢電極之上部表面；及 該選擇性地形成該複數個導電障壁之步驟在該在該絕 緣層中形成該複數個開口之步驟之後發生，使得經由該 絕緣層之該複數個開口，在該複數個鎢電極之該等上= 表面上選擇性地形成該複數個導電障壁。 31·如清求項3〇之方法，其中： 肖絕緣層中之該複數個開口與該複數個鎢電極部分地 未對準； 該形成該複數個開口之步驟至少暴露該等鎢電極之側 壁之部分；且 該選擇性地形成複數個導電障壁之步驟在該複數個鎢 電極之該等上部表面上及該等側壁之暴露部分上形成該 等導電障壁。 32·如請求項24之方法，其中： ❿ 該選擇性地形成該複數個導電障壁之步驟在該形成該 絕緣層之步驟之前發生；且 β亥形成该絕緣層之步驟包含在該複數個導電障壁上形 成該絕緣層，繼而在該絕緣層中形成該複數個開口，以 暴露該複數個導電障壁之上部表面。 33. —種製造一半導體裝置之方法，其包含： 在一基板上方形成複數個下部電極； 形成一含有具有一第一寬度之複數個第一開口之絕緣 層，使得該等下部電極暴露於該等第一開口中； 137662.doc 200947621 δΛ等第開口中，形成具—第一導電類型 導體區域； 乐千 ，在錢數個第-開口中，於該等第-半導體區域上方 形成一犧牲材料； 在緣層中形成複數個第二開口以暴露該犧牲材 料’該等第二開口具有一大於該第一寬度之第二寬度； 經由該等第二開口，自該等第—開口移除該犧牲材 料， ❹ ^ 在該等第一開口中形成具一第二導電類型之第二半導 體區域其中該等第一半導體區域及該等第二半導 域在該等第—開口中形成柱狀二極體；及 在該絕緣層之該等第二開口中形成上部電極，使㈣ 等上部電極接觸該等第二半導體區域。 34.如凊求項33之方法，進一步包含在該等第一半導體區域 與該等第二彳導體區域之間形成純質第三半導體區域， φ 以形成P-i-n柱狀二極體。 3 5 _如請求項3 4之方法，其_ : 該形成該等第一半導體區域之步驟包含在該絕緣層之 該複數個第一開口中及在該絕緣層上方形成一第一半導 體層，繼而移除該第一半導體層之一部分，使得該等第 一半導體區域保持在該複數個第一開口之下部部分中， 且該複數個第一開口之上部部分保持未填充；及 該形成該等第二半導體區域之步驟包含在該絕緣層之 該複數個第一開口之該等上部部分中及在該絕緣層上方 137662.doc -9- 200947621 成-“導體層’繼而移除該第二半導體層之位於 :絕緣層上方之—部分，使得該等第二半導體區域保持 在該絕緣層之該複數個第一開口之該等上部部分中。 36. -種柱狀半導體二極體，其包含—基板、—位於該基板 上方之第—導電類型區域及位於該第-導電類型區域上 方之第二導電類型區域，其中：
    a) 該二極體之該第—導電類型區域含有一第一垂直 縫，該二極體之該第二導電類型區域含有一第二垂直 縫，且該第一縫與該第二縫彼此不接觸；或 b) 該第一導電類型區域之侧壁具有一不同於該第二導 電類型區域之側壁的錐角，且—不連續性位於該二極體 之一側壁中。 3 7.如凊求項36之二極體，其中該二極體之該第一導電類型 區域含有該第一垂直縫，該二極體之該第二導電類型區 域含有該第二垂直縫，且該第一縫與該第二縫彼此不接 觸。 38. 如請求項37之二極體，進一步包含一位於該第一導電類 型區域與該第二導電類型區域之間的純質半導體區域。 39. 如請求項36之二極體，其中該第一導電類型區域之該等 側壁具有一不同於該第二導電類型區域之側壁的錐角， 且該不連續性位於該二極體之該側壁中。 4〇.如請求項39之二極體，其中： 該第一導電類型區域具有一比該第二導電類型區域窄 的錐角； 137662.doc •10- 200947621 純質半導體區域位於該第一導電類型區域與該第二 導電類型區域之間；且 該不連續性包含該二極體之該侧壁中之在該純質半導 體區域與該第一導電類型區域之間的台階。 - 41.如請求項3 6之二極體，其中： . a)該二極體之該第一導電類型區域含有該第一垂直 縫，該二極體之該第二導電類型區域含有該第二垂直 φ 縫，且該第一縫與該第二縫彼此不接觸；且 b)該第一導電類型區域之側壁具有該不同於該第二導 電類型區域之側壁的錐角’且該不連續性位於該二極 之該側壁中。 42. —種半導體裝置，其包含： 一基板； 一鎢電極； 一在该鎢電極上之氮化鎢障壁； 〇 一位於該氮化鎢障壁上之柱狀二極體；及 一位於該柱狀二極體上之上部電極。
    43.如請求項42之裝置 二極體與該鎢電極部分 44.如請求項43之裝置，其中該柱狀二 地未對準，且該氮化鎢障壁位於該鎢電極之—上部表面 上及該鎢電極之一側壁之至少一部分上。
    二極體周圍的 ，其中該第一氧化物絕緣層鄰近於該 137662.doc •11- 200947621 柱狀二極體之至少一侧壁定位的部分被氮化。 46. 如請求項43之裝置，進一步包含一鄰近於該鎢電極定位 之第二氧化物絕緣層，其中該第二氧化物絕緣層之一上 部部分被氮化。 47. —種製造一柱狀二極體之方法，其包含： 在一基板上方形成一氮化鈦圖案；及 在該氮化鈦圖案上形成一絕緣層； 在該絕緣層中形成一開口，以暴露該氮化鈦囷案； 在該氮化鈦圖案上，於該開口中形成一矽晶種層； 在該開口中，於該矽晶種層上選擇性地沈積一第一導 電類型之鍺或富含鍺的矽鍺半導體材料； 在該第一導電類型之鍺或富含鍺的矽鍺半導體材料 上，選擇性地沈積純質鍺或富含鍺的矽鍺半導體材 料；及 純質第一導電類型 上部部分中，以形 將第二導電類型之摻雜劑植入至該 之鍺或富含鍺之矽鍺半導體材料之— 成一 p-i-n二極體。 48. 如請求項47之方法，其中該半導體材料為鍺。 49. 如請求項47之方法’其中該半導體鉍 瓶材枓為富含鍺的矽 二極體上或在該二 50.如請求項47之方法，進一步包含在該 極體下’形成一反熔絲介電層。 51. —種製造一柱狀裝置之方法，其包含： 提供一具有一開口之絕緣層；及 137662.doc •12- 200947621 ^或富含_㈣半導體材料選擇性地沈積至該開 口 以形成該柱狀裝置。 52.如請求項51之方法， 53·如凊求項51之方法 鍺。 其中該半導體材料為鍺。 ’其中該半導體材料為富含鍺的矽 .54.如明求項51之方法，其中將氮化鈦、鈦鎢或氮化鶴暴露 於該絕緣層之該開口中。 ❹55.如清求項54之方法，進一步包含在該氮化鈇、欽鶴或氛 化鶴上沈積一矽晶種層。 56. 如請求項55之方法，其中藉由化學氣相沈積在一低於 440 C之溫度下沈積該矽晶種層。 57. 如請求項55之方法，其中在該晶種層上選擇性地沈積該 半導體材料。 58. 如請求項57之方法，其中藉由化學氣相沈積在一低於 440 C之溫度下選擇性地沈積該半導體材料。 φ 59·如請求項54之方法，進一步包含： 在基板上方形成該化欽、欽鶴或氮化鶴圖宰； 在該氮化鈦、鈦鎢或氮化鎢圖案上形成一絕緣層；及 在該絕緣層中形成該開口，以暴露該氮化鈦、鈦鎢或 氮化鶴圖案。 60.如請求項54之方法，進一步包含： 在一基板上方形成該絕緣層； 在該絕緣層中形成該開口；及 在該開口中選擇性地形成一氮化鈦、鈦鵝或氮化鎢圖 137662.doc 13 200947621 案。 61. 如請求項51之方法，其中該柱狀裝置包含一二極體。 62. 如請求項61之方法’其中該將鍺或富含鍺之矽鍺半導體 材料選擇性地沈積至該開口 _之步驟包含選擇性地沈積 一第一導電類型之鍺或富含鍺的矽鍺半導體材料。 63·如請求項62之方法，進一步包含： 在該第一導電類型材料上，將純質鍺或富含鍺的矽鍺 ❹ 半導體材料選擇性地沈積至該開口中；及 將第二導電類型之摻雜劑植入至該純質鍺或富含鍺之 矽鍺半導體材料之一上部部分中，以形成一严卜力二極 體。 64·如請求項62之方法，進一步包含： 在該第一導電類型半導體材料上，將純質鍺或富含鍺 的矽鍺半導體材料選擇性地沈積至該開口中；及 將第一導電類型之鍺或富含鍺的矽鍺半導體材料於 ❹ 該開口 #選擇性地沈積在該純質錯或富含鍺㈣錯半導 體材料上，以形成一p-i-n二極體。 65. 如請求項61之方法，進一+白人 運步包含在該二極體上或在該二 極體下形成一反熔絲介電層。 66. 如請求項61之方法，盆中續知 八甲该柱狀裝置為一非揮發性記憶 體裝置。 137662.doc •14·
TW098101267A 2008-01-15 2009-01-14 柱狀裝置及其製造方法 TWI449131B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/007,780 US7745312B2 (en) 2008-01-15 2008-01-15 Selective germanium deposition for pillar devices
US12/007,781 US7906392B2 (en) 2008-01-15 2008-01-15 Pillar devices and methods of making thereof

Publications (2)

Publication Number Publication Date
TW200947621A true TW200947621A (en) 2009-11-16
TWI449131B TWI449131B (zh) 2014-08-11

Family

ID=40470135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101267A TWI449131B (zh) 2008-01-15 2009-01-14 柱狀裝置及其製造方法

Country Status (4)

Country Link
KR (1) KR101573270B1 (zh)
CN (1) CN101978497A (zh)
TW (1) TWI449131B (zh)
WO (1) WO2009091786A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097498B2 (en) * 2010-01-25 2012-01-17 Sandisk 3D Llc Damascene method of making a nonvolatile memory device
US8879299B2 (en) 2011-10-17 2014-11-04 Sandisk 3D Llc Non-volatile memory cell containing an in-cell resistor
US8710481B2 (en) 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
WO2018159186A1 (ja) * 2017-02-28 2018-09-07 富士フイルム株式会社 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
US10199434B1 (en) 2018-02-05 2019-02-05 Sandisk Technologies Llc Three-dimensional cross rail phase change memory device and method of manufacturing the same
US10381366B1 (en) 2018-02-17 2019-08-13 Sandisk Technologies Llc Air gap three-dimensional cross rail memory device and method of making thereof
US10468596B2 (en) 2018-02-21 2019-11-05 Sandisk Technologies Llc Damascene process for forming three-dimensional cross rail phase change memory devices
US10580976B2 (en) 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467671A (ja) * 1990-07-09 1992-03-03 Matsushita Electron Corp 半導体装置の製造方法
JPH06334139A (ja) * 1993-05-18 1994-12-02 Sony Corp 読出し専用メモリとその製造方法
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
TW377496B (en) * 1997-01-15 1999-12-21 United Microelectronics Corp Method of manufacturing read-only memory structure
TW312851B (en) * 1997-02-03 1997-08-11 United Microelectronics Corp Manufacturing method of read only memory by silicon on insulator process
JP4235440B2 (ja) * 2002-12-13 2009-03-11 キヤノン株式会社 半導体デバイスアレイ及びその製造方法
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US6890819B2 (en) * 2003-09-18 2005-05-10 Macronix International Co., Ltd. Methods for forming PN junction, one-time programmable read-only memory and fabricating processes thereof
US7410838B2 (en) * 2004-04-29 2008-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication methods for memory cells
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
KR100665227B1 (ko) * 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100766504B1 (ko) * 2006-09-29 2007-10-15 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN101978497A (zh) 2011-02-16
TWI449131B (zh) 2014-08-11
KR101573270B1 (ko) 2015-12-01
KR20100129272A (ko) 2010-12-08
WO2009091786A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US7906392B2 (en) Pillar devices and methods of making thereof
US11495616B2 (en) Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same
TWI331769B (en) Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US9583615B2 (en) Vertical transistor and local interconnect structure
TWI381490B (zh) 製造非揮發性記憶體裝置之方法
US7745312B2 (en) Selective germanium deposition for pillar devices
TW200947621A (en) Pillar devices and methods of making thereof
US8183552B2 (en) Semiconductor memory device
TWI380437B (en) Sidewall structured switchable resistor cell
US8193074B2 (en) Integration of damascene type diodes and conductive wires for memory device
TW201027620A (en) Method of making pillars using photoresist spacer mask
TW201030946A (en) Nonvolatile memory cell including carbon storage element formed on a silicide layer
TW201143028A (en) Methods, structure and devices for increasing memory density
KR20120132623A (ko) 필라 분리를 위한 측벽 칼라를 포함하는 메모리 셀 및 이를 형성하는 방법
TW201140805A (en) Memory cell formed using a recess and methods for forming the same
TW200915495A (en) Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
JP2012533885A (ja) 犠牲材を使用してダマシンダイオードを作る方法
TW201125078A (en) A memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
TW201203641A (en) A memory cell that includes a carbon-based memory element and methods of forming the same
TW201010007A (en) A memory cell that includes a carbon-based memory element and methods of forming the same
TW200939397A (en) Vertical diode based memory cells having a lowered programming voltage and methods of forming the same
US8008213B2 (en) Self-assembly process for memory array
TW200810018A (en) Ultrashallow semiconductor contact by outdiffusion from a solid source
TW201135873A (en) A memory cell that includes a carbon-based memory element and methods of forming the same
TW201112399A (en) Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees