TW200937498A - Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same - Google Patents

Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same Download PDF

Info

Publication number
TW200937498A
TW200937498A TW097136615A TW97136615A TW200937498A TW 200937498 A TW200937498 A TW 200937498A TW 097136615 A TW097136615 A TW 097136615A TW 97136615 A TW97136615 A TW 97136615A TW 200937498 A TW200937498 A TW 200937498A
Authority
TW
Taiwan
Prior art keywords
region
layer
orientation
dsb
regions
Prior art date
Application number
TW097136615A
Other languages
English (en)
Inventor
Hai-Zhou Yin
John A Ott
Katherine L Saenger
Chun-Yung Sung
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200937498A publication Critical patent/TW200937498A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Description

200937498 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體基板、包含此半導體基板之半導體結 構、及其製造方法。尤其是，本發明關於具有至少兩個不同& 面定向之共平面區之混合定向基板，其中至少兩個共平面區的 邊緣與至少兩個共平面區相關的面内結晶方向定向為，使得至 少兩個共平面區間的邊界區儘可能的窄(即垂直)又無缺陷。 ® 【績技術】 半導體裝置技術越來越倚重特殊基板，來改善互補金氧半 (CMOS)電路之n通道場效電晶體(nFETs)及p通導場效電晶體 (pFETs)的效能。舉例而言，載子遷移率對石夕定向的強烈相依 關係’增加了對混合定向碎基板的興趣，其中nFETs形成於 疋向(100)的碎(此定向有較高的電子遷移率），而pFET形成於 疋向(110)的碎(此定向有較局的電洞遷移率），其描述於如Μ Yang等人於IEDM2003論文18.7「於不同表面定向之混合基 板製造之南效能CMOS」，以及美國專利申請公開宰第 2〇〇4/〇2567〇〇Α1之「混合定向基板上之高效能cmos」。、 如美國專利申請公開案第2005/0116290號之「由堆疊樣 板層之局部非晶化及再結晶化所形成之具有選擇半導體表面 定向之平面基板」，所述製造混合定向基板之非晶化/樣板式再 結晶(ATR)方法，典型始於具有第一定向之第一半導體層接合 於具有與第一定向不同之第二定向之第二半導體層。第一半導 200937498 體層之選擇區域藉由離子佈植非晶化，織綱第二半導體層 作為晶體樣板，再結晶成第三半導體層之定向。 圖1 A_ 1D顯示，290號公開案製造塊(bulk)混合定向矽基板 之ATR方法之「頂非晶化/底樣板」視圖。於此atr方法中， Ο ❹ 非晶化的第一半導體層位於頂上，而作為樣板的第二半導體層 位於底部。具體而言，圖1A顯示初始基板，其包含具有第 一，面定向之頂石夕層20、具有與第一表面定向不同之第二表 面=向之底石夕層或基板3〇、以及接合介面4〇於其間。圖 顯不在形成介電填充之淺溝渠隔離(STI)區5〇後之圖认基板 =不為然後’ 層2G之選擇區域受到非晶化離子佈 〇而產生一或更多的非晶化區域70 ,如圖所示。非 晶化離子雜6〇典型财或鍺離子執行。非晶倾域7〇延伸 整個厚度，並延伸人下石n職利用下石夕 作為樣板，將非晶化區域7G再結晶成第二表面定向以 生(理想上)具有再結晶改變定向石夕區9〇之平面混合定向某 板80。於此範例中，石夕區3〇及9〇的定向可具有(1〇〇〇)定^ 而矽區20可具有(no)定向。 70血I ^ 权理統結果，圖1C之料化㈣域 2A具杨齡麟陷97緣缺陷99 賴末端缺陷已充分被研究並提出於，例如ks 或㈣植非晶化後再成長石夕之佈植溫度對蝴暫表== 7 200937498 的效應」，而溝渠邊緣缺陷先前已描述於N. Burbure及K.S. Jones 於 Mat. Res· Soc. Symp. Proc. 810 C4.19 (2004)之「氧化 物溝渠對離子植入矽之缺陷形成及演化之效應」，以及K.L.
Saenger 等人於 J. Appl. Phys. 101，024908 (2007)之「固相磊晶 再結晶(001)及(011)石夕之溝渠邊緣缺陷之探討」。如美國專利申 請公開案第2006/0154429號所述，ATR後殘餘的範圍末端缺 陷97可利用高溫(約13〇〇。〇退火作為再結晶製程的一部分來 去除，如圖2B所示。然而，這樣的高溫退火對於消除溝渠邊 緣缺陷99並無預期的效用。 圖3A-3E顯示關於可能包含ATR區域90之FET裝置之 溝渠邊緣缺陷99之幾何圖式。具體而言，圖3A_3B顯示ATR 區域90具有(圖3B)及無(圖3A)FET閘極及閘介電質112之上 視圖。於此範例中，ATR區域90具有(〇〇1)表面定向且直線邊 緣與(⑻丨)晶體之面内<11〇>方向對準，如典型FET於(001)石夕。 參考標號50表示介電填充溝渠區域。圖3C-3E分別顯示透過 圖3B之切線C-C1、D-D卜及E-E1之截面示意圖。溝渠邊緣 =陷99在圈選區域ι18尤為關注，其直接位於FET閘極及閘 w電質112之下，且可能造成不想要的漏電流。 可研發修復溝渠邊躲陷99的方法，但麵並沒有非常 =用的做法。舉例而言，可將比初始非晶化還淺度之ATR 二域再非晶化。自於溝渠邊緣缺陷的大小與非晶化深度規模相 ’這樣触會有鮮邊緣會較小，社述Burbure 8 200937498 及Jones之文獻中所探討的。選替地，可移除溝渠邊緣缺陷區 域並以絕緣體或遙晶成長石夕取代。然而，這些處理步驟相當的 複雜。因此，較佳的方法首要是避免形成溝渠邊緣缺陷。 依圖4A~4E之STI前先ATR之製程’可避免形成溝渠邊 緣缺陷。具體而言，圖4A顯示如圖1A所示之初始基板1〇。 圖4B顯示圖4A之基板1〇受到非晶化離子佈植6〇，以產生 ❹ 一或更多非晶化區域120及未非晶化區域20，。非晶化區域！2〇 延伸到上矽層20的整個厚度，且延伸入下矽層3(^然後利用 下石夕層30作為樣板再結晶非晶化區域12〇，以產生ATR改變 定向石夕區130。於習知定向的混合定向基板中，ATR改變定向 區域130具有(〇〇1)表面定向以及對準(001)基礎基板3〇之面内 <110>方向之垂直邊緣’而原定向區域2〇’具有(〇11)表面定向 以及對準原定向區域20,之正交面内<11〇>及<100〉方向之垂 直邊緣。如 K丄· Saneger 等人於 J. Appl. Phys. 101，084912 (2007) 之「在圖案化非定向後利用固相磊晶再結晶之混合定向直接石夕 〇 接合基板之遮罩邊緣缺陷」所述’改變定向區域130以範圍末 端缺陷97為下邊界’而邊界區140為側向邊界。對習知混合 定向基板幾何而言，邊界區40包含傾角邊緣141，且特徵邊 緣平行於原定向(011)區域20’之面内<110>方向，高缺陷度三 角形區域142以上(011)及下(001)石夕層之{111}面為界，如圖4C 所示。然後以STI區域150取代邊緣區域140,如圖4D所示。 若有需要，則可執行選擇性高溫缺陷移除退火，以移除範圍末 端缺陷97，如圖4E所示。 9 200937498 問題，是】之製程雖解決了溝渠邊緣缺陷 ======= 微改蚊浏除糊區域職 ，觀上述，_料發展__鑛又改㈣方法來製造混合 3=直中)=區域及原定向區域間的邊界區為儘可 【發明内容】 本發明提供一種形成低缺陷密度混合定向基板之改良非 晶化/樣板式再結晶(ATR)方法。相對於習知定向直接半導體接 合晶圓之ATR方法所產生的傾角又有缺陷的邊界區，此改良 方法利用直接半導體接合PSB)梦層定向、基礎基板定向、以 及裝置定向的特殊選擇組合，產生近乎垂直且實質無缺陷之邊 G 界區於改變定向區域及原定向區域之間。 具體而言，本發明製造混合定向基板之ATR方法包含： ⑴形成雙層樣板堆疊’其包含具有(011)表面定向之直接半導體 接合(DSB)梦層於具有(〇〇1)表面定向之基礎碎基板上’ (ϋ)非晶 化DSB層之選擇區域下至基礎矽基板，而留下DSB層具有非 晶化區域及原定向區域’（iii)執行再結晶退火’將DSB碎層之 非晶化區域轉化為具有基礎矽基板定向之改變定向區域，其中 200937498 DSB梦層、基礎石夕基板、以及改變定向梦區之相對面内結晶 方向’相對於較佳結晶面特殊地定向，以使原定向梦區域及改 變定向石夕區域間之邊界區儘可能的垂直又無缺陷。 本發明製造之混合定向基板典型包含至少一隔離溝渠區 域’例如淺溝渠隔離(STI)區域，其側向分隔dsb石夕層之原定 向區域及改變定向區域。至少一溝渠隔離區域在非晶化及再結 晶退火步驟後形成。 ❹ 更具體而言，具有(011)表面晶體定向之DSB石夕層接合於 具有(〇〇1)表面晶體定向之基礎矽基板上，以形成DSB基板， 其中(Oll)DSB層之面内<11〇>方向與(〇〇1)基礎矽層之面内 <110>方向平行(即對準）。DSB層中改變定向矽區域垂直邊緣 與(001)基礎基板之面内<100>方向正交對準。DSB層、基礎基 板、以及改變定向矽區域之最佳化配置，於原定向矽區域及改 變定向石夕區域間提供了近乎垂直又實質無缺陷之邊界。此觀察 ❿ 結果倚重在前述反丄.Saenger於J· Appl. Phys.(例如，084912 及024908文獻)兩篇文章所討論之石夕固相磊晶(spE)的兩個特 性，即①於{111}面之SPE實質為零，以及⑼若非晶化區域之 邊緣對準(001)晶體的面内<1〇〇>方向，則於(〇〇1)石夕之垂直非晶 區域的SPE無溝渠邊緣缺陷。於本案例，DSB晶圓中非晶化 矽的垂直區域具有與(〇〇1)基礎基板之面内<1〇〇>方向對準之 邊緣’亦將具非常緊密對準(011)石夕DSB層之慢成長{111}面之 垂直側邊。結果’實質無自⑼1)DSB層之側向樣板式再結晶， 11 200937498 而圖案化非晶區域自（001)基礎基板之無溝渠缺陷SPE樣板化 完全地再結晶，造成近乎垂直又實質無缺陷的邊界區(於此「無 缺陷」-詞表示沒有以DSB層之{111}面及基礎石夕層為界的^ 缺陷度三角型區域）。 本發明製造之混合定向基板典型包含至少一隔離溝渠區 域，例如淺溝渠隔離(STI)區域，其侧向分隔DSB矽層之 向區域及改變定向區域。至少-溝渠隔離區域在非晶化及再結 晶退火步驟後形成。本發明一特別優點為，STI溝渠可比 還窄，其中Q=1.〇6而tDSB為DSB層厚度[見上述K L Sae= 等人之’084912所討論的]，又仍然足夠寬到移除改變定向區域 及原定向區域間在DSB層厚度範圍内的所有邊界。因此本發 明包含以下實施例，其中原定向矽區域及改變定向矽區域可置 於相同STI溝渠的相對側，而STI溝渠比（^^纽還窄且接 觸STI溝渠的矽沒有缺陷(除了原dsb介面）。 〇 一般而言，本發明形成混合定向基板之方法包含以下步 驟： 提供雙層樣板堆疊，包含(011)表面定向之直接半導體接 合(DSB)矽層於具有(001)表面定向之基礎矽層上其中將 層之面内<110>方向及基礎矽層之面内<11〇>方向對準成平 行； 植入非晶化離子入DSB層之選擇區域，以非晶化選擇區 域下至基_層’而留下聰層之原定向區域於未如此植入 12 200937498 之區域’其中選擇區域之邊緣與基礎梦層之面内<100>方向對 準；以及 執行再結晶退火’將非晶化選擇區域轉化為具有基礎矽層 之(001)表面定向之改變定向區域，其中改變定向矽區域及原 定向石夕區域之邊緣由邊界區之近乎垂直邊界所分隔。 於本發明及以下實施例中，「近乎垂直」一詞包含在垂直 15内之角度，且更典型地，在垂直5。至10。内之角度。類似 地’「對準」及「對準成平行」應更廣義的解釋為包含在平行 5°至10°内之對準。 於大多數實施例中’本發明方法更包含於再結晶退火後移 除至少-邊界區’以及以至少一溝渠隔離區域(例如淺溝渠隔 離(STI)區域)取代至少一邊界區，祕侧向地分隔混合定向 DSB碎層之原定向區域及改變定向區域。 ❹ 於本發明一較佳實施例，雙層樣板堆疊包含具有(on)表 面定向之DSB ♦層於具有_)表面定向之塊基礎#晶圓上。 於本發明另-實施例，雙層樣板堆疊包含具有(〇11)表面 疋向之DSB石夕層於具有(〇〇1)表面定向之絕緣層上半導體(观) 晶圓上。 於本發明及町實施辦，相於綱DSB層、第一及/ 13 200937498 或第二梦區域、以及基礎石夕層時，「 之半導體材料。因此’於此所用表含石夕 料。例示性地，因此「石夕一娜姑不含辨導體材 及 im 表不包含 Si、SiGe、SiC、SiGeC、 及其多層堆疊(例如Si/SiGe)之晶圓。 式絕=3一實施例’在執行再結晶退火之後，可形成埋 〇
本發赌射。m賴域或層可形成於 =層之中或之下，即皆在奴向區域及改變定向區域之中 ΐ之Γ在DSB層的選擇雜之巾或之下，例如僅在一或更 二原疋向區域之中或之下，或僅在—或更多改變定向區域之中 或之下；或任何前述實施例之組合。 I、本發明另一方面關於一種製造半導體結構之方法，其中至 J半導裝置位於混合定向DSB >6夕層之原定向區域及改變定 向區域之中或之上。本發明方法包含以下步驟： &供雙層樣板堆疊，包含(011)表面定向之直接半導體接
合(DSB)石夕層於具有(001)表面定向之基礎石夕層上，其中將DSB 層之面内<Π〇>方向及基礎矽層之面内<11〇>方向對準成平 行； 植入非晶化離子入DSB層之選擇區域，以非晶化選擇區 域’而留下DSB層之原定向區域於未如此植入之區域，其中 選擇區域之邊緣與基礎矽層之面内<100>方向對準； 執行再結晶退火，將非晶化選擇區域轉化為具有基礎矽層 之(0〇1)表面定向之改變定向區域，其中改變定向矽區域及原 14 200937498 定向矽區域之邊緣由邊界區之近乎垂直邊界所分隔；以及 形成第一裝置於DSB層之原定向區域，以及形成第二裝 置於DSB層之改變定向區域。 於本發明此觀點之某些實施例中，第一及第二裝置為不同 導電性之場效電晶體，即pFETs及nFETs。於一較佳實施例， pFETs形成於DSB層之原定向(011)區域，而且nFETs形成於 DSB層之改變定向(001)區域。 除上所述’本發明亦關於一種混合定向基板，其具有兩個 不同表面定向之共平面表面區域。 更具體而言’本發明提供一種混合定向基板，其包含：第 一矽區，具有(0U)表面定向，與具有(〇〇1)表面定向之第二矽 區共平面，其中： 第一及第二矽區置於基礎基板上；
，第一矽區之面内<110>方向與第二矽區之面内<11〇>方 平行； 準第一及第二矽區之邊緣與第二矽區之面内<1〇〇>方向 第及第一石夕區由邊界區之近乎垂直邊界所分隔。 200937498 邊界區中。 於本發明一較佳實施例，基礎基板為具有(001)表面定向 之塊矽晶圓。 於本發明另一實施例，基礎基板為具有(001)表面定向之 絕緣層上半導體(SOI)晶圓。 ❹ ❹ 於本發明另一方面提供一種半導體結構，其中至少一半導 裝置位於混合定向基板之中或之上，其包含：第一矽區，具有 (oil)表面定向，與具有(001)表面定向之第二矽區共平 '竟 中： 〃 第一及第二矽區置於基礎基板上； …第，區之_<11G>方向與第二梦區之面内<110>方向 平行，以及 第-及第二魏之邊緣與第二㈣之面内〈丨⑻〉方向對 準。 於本發明此_之某些實施射’第_裝置與第二裝置可 二别位於第-石夕區與第二石夕區，而第一及第二裝置為不同導電 =場效電晶體，即pFETs及nFETs。於一較佳實施例，pFETs 2於具有_表岐向之第—魏，而且沾抓 且 有(〇〇1)表面定向之第二矽區。 、 16 200937498 於大部份實施例中’提供的混合定向基板更包含溝渠隔離 區(例如淺溝渠隔離(STI)區域)於第一及第二矽區間之至少一 邊界區中。 於本發明又一實施例’提供的混合定向基板亦可包含埋式 絕緣區域或層於第一及第二石夕區其中之一或兩者之中或之下。 【實施方式】 參考以下說明及伴隨圖式’將詳細說明本發明最小化混合 定向基板缺陷之改良ATR方法。應注意本案所提供表示各種 製程步驟期間之結構的圖式謹作為說明目的，因此圖式並未依 比例纟會示。 於以下說财’提供許乡特定細節，例如特定結構組件、 材料、尺寸、製程步驟、以及技術，以提供對本發明的完整了 解。然而，熟此技藝者應知本發明可不以這些特定細節實施。
© 於其他實_，不詳細制熟知的結構或製程倾，以免模糊 木發明0 X 應了解當元件為層、區域、或基板且表示在另 上=上方”時，其可直接於另—元件上或可能有中介元I， =對地’當元件表示為，，直接在上，，或1接在上方，，即無中介元 亩接解當兀件表福與另—元件，，連接，，或”鱗”，其可 7G件連接她接，或者可能有中介祕。相對地， 17 200937498 當疋件表不為與另-元件”直接連接，，或”直接輕接，，，即無中介 元件。 如上所述’本發明-方面提供—種形成混合定向基板之方 法’其最，Mb及/或雜邊界雜。本綠包含首先提供提供 雙層樣板堆疊，其包含_)表面定向之直接半導體接合①犯) 石夕層於具有_)表面定向之基礎石夕層上，其中將(〇u)DSB層 0 之面内<110>方向及(⑻丨)基礎石夕層之面内<110>方向對準成平 行。植入非晶化離子入(011)DSB矽層之選擇區域，以提供非 晶化區域延伸至下方(〇〇1)基礎矽層，而留下DSB層之原定向 區域於未如此植入之區域。根據本發明，選擇非晶化之區域的 邊緣與(001)基礎碎層之面内<100〉方向正交對準。然後，執行 再結晶退火，將DSB矽層之非晶化區域轉化為具有基礎矽層 之定向之改變定向矽區域。 上述方法提供包含直接半導體接合矽晶圓之混合定向基 〇 板，其具有(011)表面定向區域之第一區及具有(001)表面定向 之第二區’兩區域皆置於具有第二矽區之(001)定向之基礎矽 層上’其中(011)第一區之面内<11〇>方向與(〇〇1)第二區之面内 <110>方向對準。 現參考圖5A及5B，顯示比較習知DSB晶圓及FET組態 (圖5A)與本發明之DSB晶圓及FET組態(圖5B)之上視圖。於 習知技術中，DSB層20具有(〇11)表面定向，而基礎基板層30 18 200937498 具有(001)表面定向。接合層20及30，使得(011)DSB層之面 内<110>方向與(001)基礎基板層30之面内<11〇>方向對準。 FET233(形成於DSB矽層20,之區域)及FET234(形成於具有基 礎基板層30之表面定向且與其對準之石夕區13〇)，包含閘極112 及STI區域50，且與基礎基板層30之面内<11〇>方向對準。 如習知技術’如圖5B所示，本發明具有(〇11)表面定向之dSB 層220及(001)表面定向之基礎基板層230，而接合層220及 230 ’使得(011)DSB層之面内<11〇>方向與(〇〇1)基礎基板層之 面内<110>方向對準。FET 237(形成於DSB矽層220,之區域） 及FET 238(形成於具有基礎基板層23〇之表面定向且與其對 準之石夕區239)，包含閘極242及STI區域250。然而，相對於 習知FETs 233及234是與(〇〇1)基礎基板層（圖5A之3〇)之面 内<110〉方向對準’本發明之FETs237及238是與(〇〇1)基礎基 板層（圖5B之230)之面内<1〇〇>方向對準。 首先參考圖6A-6D，其顯示本發明形成無溝渠邊緣缺陷之 〇 混合定向基板之較佳實施例之基礎步驟之截面示意圖。 圖6A顯示用於本發明之雙層樣板堆疊2〇〇。如圖所示， 雙層樣板堆疊200包含(〇11)表面定向之直接半導體接合矽層 220，其置於具有(001)表面定向之基礎矽層23〇上。接合介面 270呈現於兩晶圓之間。 這兩層(220及230)各包括含矽半導體材料，例如：si、 19 200937498
SiGe ' SiGeC '及SiC 〇各含梦半導體材料層亦可包含此類含 矽半導體之層狀堆疊。於某些實施例，這些層亦可為絕緣層上 矽或絕緣層上矽鍺基板(即絕緣層上半導體基板八呈現於上述 雙層樣板堆疊之各晶圓可為應變的、非應變的、或含應變及非 應變層或區域之組合。應變及非應變層之組合的範例為包含應 變石夕於鬆弛SiGe上之晶圓。 圖6A所示之雙層樣板堆疊2〇〇利用熟此技藝者熟知的直 接半導體對半導體晶圓接合技術製造。具體而言，直接半導體 對半導體晶圓接合首先使包含有第一表面定向之基礎半導體 層之基礎基板’與包含具有與第一表面定向不同之第二表面定 向之半導體捐贈層之半導體捐贈晶圓#密接觸。選擇性的外力 施加於接觸的晶圓。典型地，直接晶圓接合於標稱室溫之初始 接觸步驟達成。「標稱室溫」意味約吹至贼之溫度，而^ 佳溫度為約25°C。 © 接合後，這些晶圓典型但非絕對地受到第—次退火，其為 能增加接合強度及改善介面性質的條件。第—次退火典型實方包 於溫度約900°C至約13001，而更典型溫度約1〇〇(rc至'約11〇〇 °C。第一次退火執行於前述溫度範圍，而可執行約丨小時至約 24小時之各種時間週期範圍。退火氛圍包含〇2、叫、Ar、' 低真空。於此亦可考量有或沒有惰性氣體之“退上氛^ 合退火後，移除半導體捐贈晶圓，以留下半導體捐贈層。 需要可執行額外的高溫退火’以溶解掉任何介面27〇中之面朽 20 200937498 氧化物。 圖6Β顯示圖6Α之雙層樣板堆叠200受到非晶化離子佈 植60,以產生一或更多非晶化區域28〇及未非晶化區域22〇,。 雖未示於圖6Β，但非晶化離子佈植60典型為毯覆式佈植，且 區域220,典型為某些類型光阻所遮罩。非晶化區域28〇延伸 到DSB矽層220的整個厚度，且延伸入基礎梦層23〇。 ❹ 非晶化佈植可利用熟此技藝者熟知的非晶化離子及條件 執行。舉例而言，於本發明此步驟植入之非晶化離子可包含 As、Ge、Ρ、Si、或Xe離子，而較佳為Ge及Si離子。於本 發明可用任何足以使整個厚度的DSB層22〇非晶化之劑量範 圍及能量。非晶化之最佳離子能量及劑量範圍，視植入的離子 j DSB層厚度而異。以厚度l〇〇nm之DSB層與Ge+離子而 。建礅的佈植能量為90至l〇〇keV，而建議的離子劑量範圍 約為5el4至約2el5 atoms/cm2。越厚的DSB層典型需要越高 的離子能量及越高的劑量。 然後，藉由再結晶退火使非晶化區域280再結晶，以產生 =^定向魏240，其具有與下絲聊晶圓23G(其作為樣板） 二弋向。所形成的結構包含於原定向區域220,與改變定向區 域240間之邊界區287中之近乎垂直的邊界285，如圖6C所 〇 21 200937498 用以將圖6B之結構轉化為圖6C之結構之再結晶退火， 可以任何的各種習知再結晶退火條件執行，例如溫度約50(rc 至約90(TC。較佳退火於溫度約600〇c至約65〇〇c且在惰性氛 ^時間約1分鐘至約2小時。—般而言，退火溫度應該夠 高而能產生合理的再結晶率，而又夠低以確保再結晶是樣板式 的(而不是自發隨機的）。然而更需注意，再結晶必須執行在夠 溫和的條件’以保持非ATR區域22〇,的完整性。然而，非atr ^ 區域220’典型預期在再結晶退火之所有溫度範圍為穩定的。 圖6D顯不在形成溝渠隔離區域250(例如淺溝渠隔離(sti) 區域)後之圖6C結構，以產生混合定向基板結構3〇〇。溝渠隔 離區域250利用熟此技藝者孰知的技術形成，包含如微影、姓 刻溝渠、及填充溝渠。填充溝渠典型包含沉積溝渠介電材料， 例如氧化物。填充溝渠後可執行密緻化步驟及/或平坦化步驟。 於某些實施例_，在形成STI區域後，可執行比上述再結 ❹ 晶退火還高溫度的第二次退火(例如大於約130(Tc的等級)。當 執行時，第二次退火可用以消除任何ATR後之範圍末端缺陷。 如圖6D所示’混合定向基板300包含直接半導體接合石夕 層’其具有(011)表面定向之第一區(即非ATR區域220，)以及 具有(001)表面定向之第一區(即ATR區域240)。基礎梦層230 直接位於直接半導體接合矽層之下。上述DSB層、基礎基板、 以及非晶化區定向之最佳化配置，降低了第一及第二石夕區間之 22 200937498 缺陷邊界區的尺寸，因而能移除全部的邊界區域，並有比可能 較不垂直且較多缺陷之邊界所需之還小的足印STI區域。此顯 示於圖7之穿透電子顯微圖中，其比較習知ATR製程產生之 邊界區(圖7A)與本發明之ATR製程產生之邊界區(圖7B)。 於本發明某些實施例中，可藉由植入離子(例如含氧或含 氮離子)而後退火植入的離子，而形成埋式絕緣層(或區域)於混 φ 合定向基板中。用以形成埋式絕緣層（或區域)之離子佈植及退 火條件為熟此技藝者所熟知。因此為了不混淆本發明，於此不 提供形成埋式絕緣層(或區域)之條件。圖8A、8B、及8C顯示 包含埋式絕緣層（或區域)4〇〇之混合定向基板之範例。選替 地，埋式絕緣區域可呈現於初始基板中，如圖8D之範例所示。 於此案例中’基礎矽層230為置於基礎基板480上之埋式絕緣 層450上之絕緣層上矽。 然後，利用熟此技藝者熟知的技術，製造例如FET或其 〇 他電路元件(未顯示)之裝置於混合定向基板300上。圖9顯示 半導體結構500，其包含本發明圖6D之混合定向結構，其中 第一導電性之第一裝置502位於第一區域220,上(例如PFET 502位於具有(on)表面定向之非ATR區域22〇，上），而與第一 導電性不同之第二導電性之第二裝置5〇4位於第二區域240 上(例如nFET 504位於具有(001)表面定向之ATR區域240 上）。所不結構包含利用熟此技藝者孰知的技術製造之FET裝 置，習知技術包含如沉積、微影、及蝕刻。選替地，替代閘極 23 200937498 製程可用以形成各FET。各FET包含閘介電質(例如氧化物、 氮化物、及/或氮氧化物）、閘極導體(例如多晶矽、SiGe、金屬、 金屬合金、金屬矽化物、及/或金屬氮化物）、至少一側壁間隙 壁(即氧化物、氮化物、及/或氮氧化物）、源極及汲極擴散區(即 呈現於晶圓中之掺雜區域）、以及選擇性的半導體金屬合金層 (即位於源極及汲極擴散區及選擇性閘極導體上之矽化物 層）。FET元件並未特別顯示及標示於圖式中。 本發明雖已於此描述及顯示較佳實施例，但熟此技藝者應 了解在不悖離本發明精神及範疇下，前述細節及形式可有各種 其他改變及修改。因此，本發明不限於所述及所示的確切形 式’而是落入所附申請專利範圍之範疇。 【圖式簡單說明】 圖1A-1D顯示習知形成混合定向石夕基板之理想化頂非晶 化/底樣板式之STI前先ATR製程之截面示意圖。 圖2A-2B顯示圖1之習知STI前先ATR製程後殘留缺陷 的類型及位置之截面示意圖。 圖3A-3E顯示關於包含改變定向ATR區域之FET裝置之 溝渠邊緣缺陷幾何之平面圖（圖3A及3B)及截面示意圖（圖 3C-3E) ° 圖4A-4E顯示習知形成混合定向矽基板之頂非晶化/底樣 板式之STI前先ATR製程之截面示意圖。 圖5A及5B顯示比較習知DSB組態及本發明DSB組態 24 200937498 之視不意圖。 圖6A-6D顯示本發明基礎製程步驟之截面示意圖。 圖7A及7B顯示比較習知ATR製程(圖7A)及本發明改良 之ATR製程(圖7B)產生之邊界區之穿透電子顯微影像圖。 圖8A-8D顯示可利用本發明方法製造之選替混合定向基 板之截面示意圖。 圖9顯示圖6D之混合定向基板包含第一及第二裝置於其 上之截面示意圖。 【主要元件符號說明】 10 初始基板 10’ 基板 20 頂矽層 20， 未非晶化區域 30 下矽層 40 接合介面 50 淺溝渠隔離區 60 非晶化離子佈植 70 非晶化區域 80 平面混合定向基板 90 ATR區域 97 範圍末端缺陷 99 溝渠邊緣缺陷 112 閘極 〇 ❹ 25 200937498
118 圈選區域 120 非晶化區域 130 改變定向區域 140 邊緣區域 141 傾角邊緣 142 三角形區域 150 STI區域 200 雙層樣板堆疊 220 DSB層 220， 未非晶化區域 230 基礎矽層 233 場效電晶體 234 場效電晶體 237 場效電晶體 238 場效電晶體 240 改變定向矽區 242 閘極 250 溝渠隔離區域 280 非晶化區域 285 邊界 287 邊界區 300 混合定向基板 400 埋式絕緣層 450 埋式絕緣層 200937498 480 基礎基板 500 半導體結構 502 第一裝置 504 第二裝置

Claims (1)

  1. 200937498 十、申請專利範圍： 1. -種形成具有至少兩财同表面定向之共平祕域並 降低邊界缺陷之-混合半導體結構之方法，包含： 、有 提供-雙層樣板堆叠’包含—(G11)表面定向之 導體接合(DSB则於具有―_表面定向之— 上，其中將該DSB層之-面内<11〇>方向及該基卿層之一: 内<110>方向對準成平行； ❹ 植入非晶化離子進入到該DSB層之選擇區域，以非晶化 ^選擇區域下至·_層，_下DSB層之奴向區域於 未如此植人之區域’其找選顯域之姐無基射層之面 内<100>方向對準；以及 —ί行—再結晶社’_非晶化__轉化為具有該基 =層之_表面定向之改變定向區域，其中該改變定向妙 區域及原定向㈣域之邊緣由—邊魏之—近乎垂直邊界所 分隔。 ❹請求項1所述之方法’其中該近乎垂直邊界包含在垂直 内之一角度，且該邊緣於平行10。内對準。 ^，请求項1所述之方法，更包含在執行該再結晶退火之後， 形成至少一溝渠隔離區於該雙層樣板堆疊。 ^如請求項1所述之方法，其中具有該(觀)表面定向之該基 礎石夕層為一塊晶圓或一絕緣層上半導體晶圓。 28 200937498 5. 如請求項1所述之方法，其中該DSB矽層及該基礎矽層為 選自以下群組中之含矽材料：Si、SiGe、SiC、SiGeC、及其多 層堆疊。 6. —種形成一半導體結構之方法，包含： 提供一雙層樣板堆疊，包含一(011)表面定向之一直接半 導體接合(DSB)i夕層於具有一 (〇〇1)表面定向之一基礎石夕層 上’其中將該DSB層之一面内<11〇>方向及該基礎矽層之一面 内<110>方向對準成平行； 植入非晶化離子進入到該DSB層之選擇區域，以非晶化 該選擇區域下至該基礎矽層，而留下DSB層之原定向區域於 未如此植入之區域’其中該選擇區域之邊緣與該基礎矽層之面 内<100>方向對準； 執行一再結晶退火’將該非晶化選擇區域轉化為具有該基 礎矽層之(001)表面定向之改變定向區域，其中該改變定向矽 區域及原定向碎區域之邊緣由實質無缺陷之一邊界區之一近 © 乎垂直邊界所分隔；以及 形成一第一裝置於該DSB層之原定向區域，以及形成一 第二裝置於該DSB層之改變定向區域。 7·如請求項6所述之方法，其中該近乎垂直邊界包含在垂直 15°内之一角度，且該邊緣於平行1〇。内對準。 8.如請求項6所述之方法’更包含在執行該再結晶退火之後， 29 200937498 形成至少-溝渠隔_於該雙層樣板堆疊。- 1 tri項J所述之方法’其中具有該(001)表面定向之該基 礎矽層為-塊晶圓或—絕緣層上半導體晶圓。 月求項6所述之方法’其中該dsb矽層及該基礎矽層 :、以下群乡且中之切材料：si、siGe、sic、siGec、及 多層堆疊。
    11.如凊求項6所述之方法，其中該第一裝置為—pFET，且 該原疋向區域具有—(11G)表面定向以及其巾該第二裝置為 - HFET，且該改變定向區域具有—(_表面定向。 12. —種混合定向基板，包含： 一第一矽區，具有一(011)表面定向，與具有一(〇〇1)表面 定向之一第二矽區共平面，其中： 〇 該第一及第二矽區置於一基礎基板上； 該第一矽區之一面内<110>方向與該第二矽區之一面内 <11〇>方向平行； 該第一及第二矽區之邊緣與該第二矽區之面内<100>方 向對準；以及 該第一及弟二硬區由一邊界區之一近乎垂直邊界所分隔。 13.如睛求項12所述之混合定向基板，其中該近乎垂直邊界 200937498 包含在垂直15内之~角度，且該邊緣於平行1G〇内對準。 14·如請求項12崎之混合定向基板，其中該基礎基板為具 有-_)表面定向之—含塊料導赌料n緣層上半導 體。 15.如請求項12所述之混合定向基板，其中該第一及第二石夕 區為選自以下群組中之含珍材料：Si、SiGe、SiC、SiGeC、及 11 其多層堆疊。 16. 如請求帛12所述之混合定向基板，t包含一溝渠隔離區 於該第一及第二矽區間之該等邊界區中之至少其一。 17. 如请求項12所述之混合定向基板，更包含埋式絕緣層於 該第一及第二梦區中之至少其一。 〇 18. —種半導體結構，包含： 一第一矽區，具有一 (011)表面定向，與具有一 (001)表面 定向之一第二矽區共平面，其中： 該第及弟一梦區設置於基礎基板上； 該第-石夕區之-面内<110>方向與該第二石夕區之一面内 <110>方向平行； 忒第一及第二矽區之邊緣與該第二矽區之面内<100>方 向對準； 31 200937498 該第一及第二發區由一邊界區所分隔； 一第一導電性之一第一裝置，位於該第—區上；以及 與該第-導雜不同之-第二導電性之—第二裝置，位於 該第—區上。 19. 如請求項18所述之半導體結構，其中該近乎垂直邊界包 含在垂直15°内之一角度，且該邊緣於平行1〇。内對準。 A 20. 如請求項18所述之半導體結構，其中該基礎基板為具有 一(001)表面定向之一含塊矽半導體材料或一絕緣層上半導 體。 21·如請求項1δ所述之半導體結構，其中該第一及第二石夕區 為選自以下群組中之含石夕材料：Si、SiGe、SiC、siGeC、及其 多層堆疊。 ❹2_2.如請求項驗之铸_構，其找祕區包含溝渠 隔離區。 23.如請求項㈣述之半導體結構，更包含埋式絕緣層於該 第一及第二矽區中之至少其一。 24·如請求項18所述之半導體結構，其中該第-裝置為-pFET而該第二裝置為一 nFET。 32
TW097136615A 2007-10-30 2008-09-24 Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same TW200937498A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/928,395 US7863712B2 (en) 2007-10-30 2007-10-30 Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same

Publications (1)

Publication Number Publication Date
TW200937498A true TW200937498A (en) 2009-09-01

Family

ID=40210452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136615A TW200937498A (en) 2007-10-30 2008-09-24 Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same

Country Status (3)

Country Link
US (2) US7863712B2 (zh)
TW (1) TW200937498A (zh)
WO (1) WO2009056471A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US8193616B2 (en) * 2009-06-29 2012-06-05 Kabushiki Kaisha Toshiba Semiconductor device on direct silicon bonded substrate with different layer thickness
US8669155B2 (en) * 2010-09-03 2014-03-11 Institute of Microelectronics, Chinese Academy of Sciences Hybrid channel semiconductor device and method for forming the same
FR3003685B1 (fr) * 2013-03-21 2015-04-17 St Microelectronics Crolles 2 Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant
US9852902B2 (en) 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
US11171211B1 (en) 2020-05-11 2021-11-09 Samsung Electronics Co., Ltd. Group IV and III-V p-type MOSFET with high hole mobility and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197906A (ja) * 2001-12-28 2003-07-11 Fujitsu Ltd 半導体装置および相補型半導体装置
US6902962B2 (en) 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7329923B2 (en) 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7319258B2 (en) * 2003-10-31 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip with<100>-oriented transistors
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
JP2006040911A (ja) * 2004-07-22 2006-02-09 Renesas Technology Corp 半導体装置及びその製造方法
US7285473B2 (en) 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
US7737532B2 (en) * 2005-09-06 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Schottky source-drain CMOS for high mobility and low barrier
US7285452B2 (en) * 2006-02-10 2007-10-23 Sadaka Mariam G Method to selectively form regions having differing properties and structure
US7396407B2 (en) 2006-04-18 2008-07-08 International Business Machines Corporation Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates
US7608522B2 (en) * 2007-03-11 2009-10-27 United Microelectronics Corp. Method for fabricating a hybrid orientation substrate
US7767510B2 (en) * 2007-06-11 2010-08-03 Texas Instruments Incorporated Semiconductor device made by the method of producing hybrid orientnation (100) strained silicon with (110) silicon

Also Published As

Publication number Publication date
US7863712B2 (en) 2011-01-04
WO2009056471A1 (en) 2009-05-07
US8236636B2 (en) 2012-08-07
US20090108301A1 (en) 2009-04-30
US20110086473A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
TWI328286B (en) Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US10580896B2 (en) Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
TWI327779B (en) Strained dislocation-free channels for cmos and method of manufacture
JP4130652B2 (ja) 半導体構造およびその製造方法
TW506076B (en) CMOS integrated circuit devices and substrates having buried silicon germanium layers therein and methods of forming same
US6432754B1 (en) Double SOI device with recess etch and epitaxy
US7528050B2 (en) High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods
JP5179200B2 (ja) 高性能ｃｍｏｓ技術のための低コストの歪みｓｏｉ基板
US20150041858A1 (en) 3d transistor channel mobility enhancement
JP2009054705A (ja) 半導体基板、半導体装置およびその製造方法
US7102166B1 (en) Hybrid orientation field effect transistors (FETs)
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
TW200421591A (en) Silicon-on-insulator chip with multiple crystal orientations and method of fabricating the same
JP5195747B2 (ja) 半導体装置の製造方法
TW201135850A (en) Method and structure for forming finfets with various doping on the same chip
TW201021196A (en) Semiconductor device and fabrication method thereof
WO2013020255A1 (zh) 半导体器件及其制造方法
JP2004207714A (ja) 二重ゲート型電界効果トランジスタおよびその製造方法
TW200937498A (en) Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same
EP3195354A1 (en) Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
WO2013006991A1 (zh) 半导体器件及其制造方法
KR101055138B1 (ko) 반도체 구조체 및 그 제조 방법 및 컴퓨터 판독가능한 기록 매체
TW201545241A (zh) 用於場效電晶體裝置之自動對準接點
US9034102B2 (en) Method of fabricating hybrid orientation substrate and structure of the same
TW201246276A (en) Fully depleted SOI device with buried doped layer