TW200934347A - Wiring board and method for manufacturing the same - Google Patents

Wiring board and method for manufacturing the same

Info

Publication number
TW200934347A
TW200934347A TW097143010A TW97143010A TW200934347A TW 200934347 A TW200934347 A TW 200934347A TW 097143010 A TW097143010 A TW 097143010A TW 97143010 A TW97143010 A TW 97143010A TW 200934347 A TW200934347 A TW 200934347A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
wiring board
dielectric layer
reinforcing member
mounting
Prior art date
Application number
TW097143010A
Other languages
English (en)
Other versions
TWI442860B (zh
Inventor
Akio Horiuchi
Hiroshi Yokota
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200934347A publication Critical patent/TW200934347A/zh
Application granted granted Critical
Publication of TWI442860B publication Critical patent/TWI442860B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Description

200934347 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種具有一加強件之佈線板。 【先前技術】 傳統佈線板中之一係為一具有一用以減少一佈線板主體 之魅曲的加強件之佈線板（見圖1)。 圖1係該傳統佈線板之剖面圖。 ❹ 參考圖1，該傳統佈線板200具有一佈線板主體201及一 加強件202。 該佈線板主體201係一無核心基板，其具有一半導體裝置 ' 安裝墊211、由樹脂材料所製成之介電層212及216、介層 孔213及217、一佈線圖案215、一外部連接墊218及一防 焊層221。 該半導體裝置安裝墊211具有一上面安裝有一半導體裝 © 置204之安裝面211A。該半導體裝置安裝墊211係配置在 該介電層212内部，使得該安裝面211A與該介電層212之 一表面212A可以幾乎是齊平的。在該安裝面211A上提供一 用以固定一在該半導體裝置204之一電極墊205上所提供之 内部連接端206至該半導體裝置安裝墊211的焊料208。 該介電層212係為一用以形成該半導體裝置安裝墊211、 該介層孔213及該佈線圖案215之絕緣層。該介電層212 具有一用以暴露該半導體裝置安裝墊211之一表面211B(該 097143010 4 200934347 半導體裝置安裝㈣Μ於該安裝面_之相對面上的表 面）的開口部223。 該介層孔213係提供於該開口部223 +。該介層孔213 - 之—端部與辭導體裝置安裝塾211電性連接，以及該介層 • 孔213之另一端部與該佈線圖案215整合成一體。 補線圖案215具有-焊塾225及-佈線226。該焊墊225 係提供於該介電層212之一表面簡上。該焊塾225與該 ❹佈線226整合成一體。該焊塾225經由該佈線226與該介詹 孔213電性連接。該佈線226係提供於該介電層之表面 • 212Β上。該佈線226係與該介層孔213及該焊墊225整合 成:體。該佈線226電性連接該介層孔213及該焊塾挪口。 该介電層216係提供於該介電層212之表面⑽上以 覆蓋該佈線226。該介電層216具有一用以暴露該焊塾挪 之一表面225Α的開口部228。 ❿該介層孔217係提供於該開口部228中。該介層孔217 -之-端部與該焊㈣5電性連接，以及該介層孔21?之另一 端部與該外部連接墊218整合成一體。 該外部連触218係提供於該介祕2 介電請之-表面216Α上。該外部連接二= 力層孔217與該焊塾225電性連接。該外部連接墊218 具有—上面配置有一外部連接端210之端配置面218Α。該 外部連接墊218經由該外部連接端21〇與一封裝板(諸 097143010 200934347 如，一母板）電性連接。 該防焊層221係提供於該介電層216之該表面2ΐβΑ上。 該防焊層221具有-用以暴露該端配置面218八之開口部 221A。 圖2係圖1所示之加強件的平面圖。 參考圖1及2’該加強件2G2在平面圖中具有—框形形 狀，以及由-黏著劑203接合至該介電層212之該表面 © 212A。該加強件2G2具有一用以暴露—半導體裝置安裝區域 Μ之開口部2G2A。該開口部觀係為用以容納在該佈線板 '主體201上所安裝之該半導體裝置204的開口部。可以使用 例如一金屬板或一玻璃環氧基板做為該加強件2〇2之母材 (parent materiai)。並且，可以使用例如一像具有相同於 該等介電層212及216所使用之樹脂的成分之環氧樹脂的液 體或薄片做為該黏著劑203。 ® 在此方式中’可藉由在可能發生翹曲之該佈線板主體201 上提供該加強件202，以減少該佈線板主體201之翹曲。 圖3至8係顯示該傳統佈線板之製造程序的視圖，以及 圖9係該傳統加強件母材之平面圖。在圖3至9中，由相 同於該傳統佈線板2〇〇之元件符號來表示相同或相似部 件。 參考圖3至9，下面將描述該傳統佈線板200之製造方 法。首先，在圖3所示之程序中，由一熟知方法形成一板 097143010 6 200934347 232，其中一具有複數個佈線板主體形成區域H之載體23l 的上表面231A上整合地製造複數個佈線板主體2〇1，其中 該載體231具有導電率及形成有該等佈線板主體2〇1。 接下來’在圖4所示之程序中，移除圖3所示之載體231。 然後’在圖5所示之程序中，將圖4所示之板232倒轉過來， 以及在該板232上所提供之該半導體裝置安裝墊211的安裝 面211A上形成該焊料208。 G 接著，在圖6所示之程序中，藉由加工一金屬板或破璃環 氧基板來形成一具有複數個開口部2〇2A之加強件母材 233(見圖9)，以及然後相對地配置該板232與該加強件母 材233，使得可以使該半導體裝置安裝區域M與該開口部 202A相對。該加強件母材233係為一可在一切割位置j上 切割成複數個加強件202(見圖1及2)之構件。 然後，在圖7所示之程序中，由該黏著劑2〇3在該介電層 © 212之該表面212A上接合該加強件母材233。因此，形成一 種對應於複數個佈線板200之結構。 接者’在圖8所示之程序中’藉由在對應於該切割位置I 之部分處切割該板2 3 2及該加強件母材2 3 3，以個別化該複 數個佈線板200。在切割該板232及該加強件母材233中， 例如，可以使用一切塊機（dicer)或切片機（sUcer)(例 如，參考專利文件1)。 [專利文件 l]JP_A-2000-323613 097143010 7 200934347 然而，在該傳統半導體裝置200之製造方法中，當使該加 強件母材233接合至該介電層212之該表面212A上時，過 量黏著劑203膨脹至該介電層212之該表面212A的對應於 該半導體裝置安裝區域Μ之部分上（以下，將膨脹至該介電 層212之該表面212Α的對應於該半導體裝置安裝區域||之 部分上的一些黏著劑203稱為”膨脹部Ν”）。
因此’在該黏著劑203之膨脹部Ν的高度大於該内部連接 端206之高度的情況中，使該半導體裝置204與該黏著劑 203之膨脹部ν接觸，因此會有在該内部連接端206與該半 導體裝置安裝墊211間發生電連接失敗之問題。換句話說， 會有減少在該佈線板主體201上所提供之該半導體裝置安 裝墊211與該半導體裝置204間之電連接可靠性的問題。 【發明内容】 因此，有鑑於上述問題而完成本發明，以及本發明之一目 的提供-種用㈣善在該佈線板主體上所提供之該半導體 裝置安裝塾無半導躲置化電連接可紐的佈線板及 其製造方法。 依據本發明之第一態樣，提供一 徨佈線板，包括： 一佈線板主體，包括：一上面安奘 — 瑕〜半導體裝置之半導體 裝置女裝墊、一設有該半導體裝置 女裴墊之介電層及一内部 安裝該半導體裝置之半導體裝置安 裝區域；以及 一加強件’接合至該介電層之形点 該半導體裝置安裝墊 097143010 8 200934347 之側上的表面及設有一半導體裝置安裝貫穿部，以暴露該半 導體裝置安裝區域，其中， 在該加強件之外周圍上提供—用以暴露該介電層之該表 :面的位於該半導體裝置安裝區域外側之部分的第—凹口部。 本發明，目為在該加強件（被接合线介電層之形成 有該半導體裝置安裝墊之侧上的表面）之外㈣上提供用以 暴露該介電層之該表面的位於該半導體裝置安裝區域外側 ®之部分的該第-凹口部’所以使用以接合該加強件與該介電 層之該黏著劑的過量黏著劑膨脹至該介電層之該表面的暴 露至該凹口部的部分上，藉此可減少膨脹至該介電層之該表 面的對應於該半導體裝置安裝區域之部分上的過量黏著劑 之數量及減少膨脹至該介電層之該表面的對應於該半導體 裝置安裝區域之部分上的過量黏著劑之高度。 從而，因為可防止使膨脹至該介電層之該表面的對應於該 ® 半導體裝置安裝區域之部分上的過量黏著劑與在該半導體 裝置女裝塾上所女裝之δ亥半導體襄置接觸，所以可以高準確 | 性電性連接該半導體裝置安裝墊與該半導體裝置，以改善在 该佈線板主體上所提供之該半導體裝置安裝塾與該半導體 裝置間之電連接可靠性。 依據本發明之第.一態樣’提供一種佈線板，包括： 一佈線板主體，包括.一上面安裝一半導體裝置之半導體 裝置女裝塾、一設有該半導體裝置安裝墊之介電層及一内部 097143010 9 200934347 安裝該半導體裝置之半導體裝置安裝區域；以及 一加強件，接合至該介電層之形成有該半導體裝置安裝墊 之側上的表面及設有一半導體裝置安裝貫穿部，以暴露該半 導體裝置安裝區域，其中， 該加強件設有一貫穿部，以暴露該介電層之該表面的位於 該半導體裝置安裝區域外侧的部分。 依據本發明之第三態樣，提供如該第一或第二態樣之佈線 ❹ 板，其中’ 該佈線板主體包括：一在該介電層上所提供且上面安裝一 電子組件之電子組件安裝墊，以及 該加強件設有一電子組件安裝貫穿部，以暴露該介電層之 該表面的對應於安裝該電子組件之區域的部分。 依據本發明之第四態樣，提供如該第三態樣之佈線板，其 中， ⑩ 該第一凹口部與該電子組件安裝貫穿部整合成一體。 依據本發明之第五態樣，提供如該第三態樣之佈線板，其 中， ‘ 該貫穿部與該電子組件安裝貫穿部整合成一體。 依據本發明之第六態樣，提供如該第一至第五態樣中任何 一態樣之佈線板，其中， 該半導體裝置安裝貫穿部包括： 一容納部，用以容納該半導體裝置，以及 097143010 10 200934347 一第二凹口部，提供於該加強件之對應於該容納部之侧壁 的部分中及暴露該介電層之該表面。 關於本發明，被接合至該介電層之形成有該半導體裝置安 裝墊的側上之表面的該加強件設有該貫穿部，以暴露該介電 層之該表面的位於該半導體裝置安裝區域外側之部分，所以 使用以接合該加強件與該介電層之該黏著劑的過量黏著劑 膨脹至該介電層之該表面的暴露至該貫穿部之部分，藉此可 φ 減少膨脹至該介電層之該表面的對應於該半導體裝置安裝 區域之部分上的過量黏著劑之數量及減少膨脹至該介電層 之該表面的對應於該半導體裝置安裝區域之部分上的過量 黏著劑之高度。 從而，因為可防止使膨脹至該介電層之該表面的對應於該 半導體裝置安裝區域之部分上的過量黏著劑與在該半導體 裝置安裝墊上所安裝之該半導體裝置接觸，所以可以高準確 © 性電性連接該半導體裝置安裝墊與該半導體裝置，以改善在 該佈線板主體上所提供之該半導體裝置安裝墊與該半導體 ’裝置間之電連接可靠性。 •依據本發明之第七態樣，提供一種佈線板之製造方法， 該佈線板包括： 一佈線板主體，包括：一上面安裝一半導體裝置之半導體 裝置安裝墊、一設有該半導體裝置安裝墊之介電層及一内部 安裝該半導體裝置之半導體裝置安裝區域；以及 097143010 11 200934347 加強件接合至該介電層之形成有該半導體裝置安裝塾 之側上的表面及具有—半導體裝置安 ; 導體裝置安裝區域， 乂泰路5亥+ 該製造方法包括： 一板形成步驟，形成一卜^Λ 佈線板主體之板；面相鄰地且整合地配置有複數個 Ο ❹ 二=Γ形成步驟’形成一成為複數個加強件之母材 的加強件母材’該加強件母材包括：該半導體裝置安裝貫穿 部，以暴露該板之對應於卿導體裝置安裝區域之部分，以 ^一貫穿部，賜露該介電層之齡面的錄該半導體裝置 安褒區域外側之部分； -接合步驟，由-歸_合該加強件母材至在該板上所 k供之該介電層的該表面上；以及 —切割步驟，在該接合步驟後，切_板及該加強件母 材，以對之個別化。 關於本發明，因為該方法包括形成一上面相鄰地配置有複 數個佈線板主體且整合地具有該複數個佈線板主體之板；形 成-成為減個加強狀母材的加強件树，該加強件母材 具有：暴露該板之對應於該半導體裝置安裝區域之部分之該 半導體裝置安裝貫穿部，以及暴露該介電層之該表面的位於 該半導體裝置安裝區域外侧之部分之一貫穿部；由一黏著劑 接合該加強件母材至在該板上所提供之該介電層的該表面 〇97143〇1〇 12 200934347 上；以及接著切割該板及該加強件母材，以個別化該複數個 佈線板主體及該複數個加強件，所以使用以接合該加強件母 材與該介電層之該黏著劑的過量黏著劑膨脹至該介電層之 該表面的暴露至該貫穿部的部分上，藉此可減少膨脹至該介 電層之該表面的對應於該半導體裝置安裝區域之部分上的 過量黏著劑之數量及減少膨脹至該介電層之該表面的對應 於該半導體裝置安裝區域之部分上的過量黏著劑之高度。從 ❹ 而，因為可防止使膨脹至該介電層之該表面的對應於該半導 體裝置安裝區域之部分上的過量黏著劑與在該半導體裝置 安裝墊上所安裝之該半導體裝置接觸，所以可以高準確性電 性連接該半導體裝置安裝墊與該半導體裝置，以改善在該佈 線板主體上所提供之該半導體裝置安裝墊與該半導體裝置 間之電連接可靠性。 依據本發明之第八態樣，提供如第七態樣的佈線板之製造 ⑩方法，其中， 形成該貫穿部，以在從該介電層之表面的對應於一第一佈 線板主體之外周圍的部分至該介電層之表面的對應於一相 ‘鄰於該第一佈線板主體之第二佈線板主體的外周圍之部分 的區域中暴露該介電層之該表面。 依據本發明之第九態樣，提供如第七或第八態樣的佈線板 之製造方法，其中， 在該加強件母材形成步驟中，同時形成該半導體裝置安裝 097143010 13 200934347 貫穿部及該貫穿部。 依據本發明之第十態樣’提供如第七或第八態樣的佈線板 之製造方法，其中， ; 該板包括··一在該介電層上所提供及上面安裝一電子組件 ，之電子組件安裝墊，以及 該加強件母材設有一電子組件安裝貫穿部，以暴露該介電 層之該表面的對應於形成該電子組件安裝墊之區域的部分， 〇 在該加強件母材形成步驟中，同時形成該電子組件安裝貫 穿部、該半導體裝置安裝貫穿部及該貫穿部。 依據本發明之第十一態樣，提供如第十態樣的佈線板之製 造方法，進一步包括： 一電子組件安裝步驟’在該接合步驟前，安裝該電子組件 於該電子組件安裝墊上。 在此方式中’因為在該切割程序中切割該加強件母材以穿 ® 過該貫穿部，所以該切割程序所需之時間比傳統短，藉此可 改善該佈線板之生產率。並且，可減少在切割該加強件母材 中所使用之切割工具（例如，切塊機或切片機）的磨損，以及 可降低該佈線板之製造成本。 關於本發明，可改善在該佈線板主體上所提供之該半導體 裝置安裝墊與該半導體裝置間之電連接可靠性。 【實施方式】 下面將參考圖式來描述本發明之具體例。 097143010 14 200934347 (第一具體例） 圖10係依據本發明之第一具體例的一佈線板之剖面圖， 以及圖11係圖10所示之佈線板的平面圖。在圖11中，省 略圖10所示之焊料17。 參考圖10及11，該第一具體例之佈線板10具有一佈線 板主體11及一加強件12。該佈線板主體11係一在平面觀 看為矩形之無核心基板，以及具有一包括一半導體裝置安裝 ❹ 墊21及一介電層22之對應於安裝一半導體裝置14之區域 的部分之半導體裝置安裝區域A、該半導體裝置安裝墊21、 介電層22及26、介層孔23及27及一佈線圖案25、一外部 連接墊28及一防焊層31。 該半導體裝置安裝墊21具有一上面安裝有該半導體裝置 14之安裝面21A。在該介電層22内部配置該半導體裝置安 裝塾21，使得該安裝面21A與該介電層22之一表面22A可 ❹ 以是幾乎齊平的。在該安裝面21A上提供該焊料17，其中 該焊料17係用以在該半導體裝置安裝墊21上固定一在該半 導體裝置14之一電極墊15上所提供之内部連接端16。 該半導體裝置安裝墊21可以是例如一從該介電層22之該 表面22A之侧依序疊合一金層（例如，0. 5μπι厚）及一錄層（例 如，5. Ομηι厚）之金/鎳疊層膜、一從該介電層22之該表面 22Α之侧依序疊合一金層、一Is層及一鎳層之金/把/錄疊層 膜或一從該介電層22之該表面22A之側依序疊合一金層及 097143010 15 200934347 -鈀層之金/鈀疊層膜。該内部連接端16可以是例如一凸塊 (例如，焊料凸塊或金凸塊）。該内部連接端16之高度可以 是例如從20μιη至50μπι。 ❹ 該介電層22係為一用以形成該半導體裝置安襄㈣、該 介層孔23及該佈線圖案25之絕緣層。該介電層μ具有一 用以暴露該半導體裝置安裝墊21之—表面2ΐβ(該半導體裝 置安裝墊之位於該安裝面21Μ目對側的表面）的開口部 33。該介電層22可以是例如—絕緣樹脂層。該絕緣樹脂層 (成為該介㈣22)之材料可以是例如環氧樹脂或㈣亞胺樹 脂。並且，該開口部33可以藉由例如1射加工所形成。 該介層孔23係提供於該開口部33中。該介層孔^之一 端部係與料導财置絲墊21連接，叹該介層孔23 之另一端部係與該佈線圖案25整合成一體。 ❹ 該佈線圖案25具有-焊墊35及一佈㈣。該焊塾那係 提供於該介電層22之—表面娜上。該桿墊奶係與該佈線 36整合成一體。該焊墊35經由該佈線36與該介層孔烈電 性連接。該佈線36係提供於該介電層22之該表面22β上（該 介電層22在提供該半導體安裝墊以之表面的相對側上之表 面）。該佈線36係與該介層孔23及該焊墊35整合成一體。 該佈線36電性連接該介層孔23及該焊墊％。具有上述構 造之介層孔23及佈線圖案25的材料可以是例如銅。並且， 該佈線36之厚度可以是例如15μιη。 097143010 16 200934347 該介電層26係提供於該介電層22之該表面22b上，以覆 蓋該佈線36。該介電層26具有一用以暴露該焊墊之一 表面35A的開口部38。該介電層26可以是例如—絕緣樹脂 」 層。該絕緣樹脂層（成為該介電層26)之材料可以是例如環 氧樹脂或聚酿亞胺樹脂。並且，該開口部38可以是藉由例 如一雷射加工所形成。 ❹ 該介層孔27係提供於該開口部38中。該介層孔27之一 端部係與該焊墊35連接，以及該介層孔27之另—端部係與 該外部連接墊28整合成一體。 =外部連接墊28係提供於該介層孔27之該另—端部上及 該介電層26之一表面26A上。該外部連接墊28經由該介層 孔27與該焊墊35電性連接。該外部連接墊28具有一上面 ^ =夕。卩連接％ 20之端配置面28A。該外部連接墊28 =該外部連接端2Q與―在—封裝板18(諸如，—母板）上 所提供之焊墊19電性連接。 例ΓΓΓ造之介層孔27及外部連㈣28的材料可以是 J如钔。並且，該外部連接墊28 該防輝層31择餘疋例如ί5μΠ1。 則Λ == 6切表面_上。該防 該加強件彳配置面28Α之開口部似。 半導體hi一面觀看時具有—框形形狀，以及具有-，裝貫穿部12A及一凹口部㈣加 者劑13接合至該介電層22之該表面以，使得該半 097143010 1 17 200934347 導體裝置安裝貫穿部12A可以暴露該半導體裝置安裝區域 A。該半導體裝置安裝貫穿部12A係為—用以容納在該饰線 板主體U之半導體裝置安裝區域八中所安裝之該半導體裳 置14的空間。 在該加強件12之外周圍上提供複數個（在此情況中為4 個）凹口部41，使得-個凹口部41可以對應於在平面觀看 時為矩形之該佈線板主體U的每—邊。在該加強件12係配 ©置在該佈線板主體11中所提供之該介電層22的該表面似 上之情況中，該凹口部41係配置成暴露該介電層22之节表 面22A的位於該半導體裝置安裝區域A外側之部分。 在此方式中，因為提供暴露該介電層22之該表面22A的 位於邊半導體裝置安農區域A外侧之部分的該凹口部Ο , 所以在該加強件12中使用以接合該加強件12與該介電層 22之該黏著劑13的過量黏著劑13膨脹至該介電層以之^ ❹表面22A的暴露至該凹口部41的部分上，藉此可減少膨服 至该介電層22之該表面22A的對應於該半導體裝置安裝區 域A之部分的過量黏著劑13(在對應於圖1〇及u所示之該 區域B的部分中之黏著劑13)之數量，以及相較於該傳統高 度，可減少膨脹至該介電層22之該表面22A的對應於該半 導體裝置安裝區域A之部分的過量黏著劑13之高度。 藉此，可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分的過量黏著劑13與該半 097143010 18 200934347 導體裝置安裝墊21上所安裝之該半導體裝置14接觸，藉此 可以高準確性電性連接該半導體裝置安裝墊21及該半導體 裝置14,以改善在該佈線板主體11上所提供之該半導體裝 置安裝墊21與該半導體裝置14間之電連接可靠性。 在該佈線板10之面方向上的從該加強件12之形成有該凹 口部41的側壁12B至該佈線板主體n之外緣間的距離c 可以是例如ΙΟΟμιη至500μπι。 ❹ 例如，可以使用一金屬板（例如，銅板、銅合金板、铭板、 不銹鋼板等）或一樹脂板（諸如，一玻璃環氧基板）做為具有 上述構造之加強件12的母材。在使用一銅板做為該加強件 12之母材的情況中’該加強件12之厚度可以是例如i丽至 2mm。並且，可以使用例如一像具有相同於該等介電層22 及26所使用之樹脂的成分之環氧樹脂的液體或薄片做為該 黏著劑13。 © 關於此具體例之佈線板’因為在該加強件12中提供暴露 該介電層22之該表面22A的位於該半導體裝置安裝區域a | 外側之部分的該凹口部41 ’所以使用以接合該加強件^與 ‘·該介電層22之該黏著劑13的過量黏著劑13膨脹至該介電 層22之該表面22A的暴露至該凹口部41的部分上，拉 較於該傳統高度，可減少膨脹至該介電層22之該表面22a 的對應於該半導體裝置安裝區域A之部分上的過量黏著劑 13之高度。 097143010 19 200934347 從而，可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 該半導體裝置安裝墊21上所安裝之該半導體裝置14接觸， 藉此可以高準確性電性連接該半導體裝置安裝墊21與該半 導體裝置14，以改善在該佈線板主體11中所提供之該半導 體裝置安裝墊21與該半導體裝置14間之電連接可靠性。 圖12至23係顯示依據本發明之第一具體例的該佈線板之 © 製造程序的視圖，以及圖24係圖21所示之加強件母材的平 面圖。在圖12至24中，以相同於該第一具體例之佈線板 10的元件符號來表示相同或相似部件。 參考圖12至24，下面將描述該第一具體例之佈線板10 的一製造方法。首先，在圖12所示之程序中，在一具有複 數個佈線板主體形成區域D之載體43的上表面43A上形成 一具有一開口部45A之防鍍圖案45，該載體43具有導電率 ® 及形成有該佈線板主體11。該開口部45A係形成用以暴露 該載體43之上表面43A的對應於該半導體裝置安裝墊21 之形成區域的部分。該載體43可以是例如一金屬箔或金屬 板。該金屬箔或金屬板（成為該載體43)之材料可以是銅、 鋁、不銹鋼或任何其它金屬。 接下來，在圖13所示之程序中，由一使用該具有導電率 之載體43做為一饋電層的電鍍法在該載體43之上表面43A 的暴露至該開口部45A之部分上形成該半導體裝置安裝墊 097143010 20 200934347 21。該半導體裝置安裝墊21應該包扛 + Q栝一不會在該載體43 之餘刻及移时㈣錢·之金細。找雜，在 體43之材料為鋼之情況中’該半導驗裝置安裝塾21可二日 一在該載體43之上表面43Α上依皮号人 疋 巩序疊合一金層（例如， 0. 5μιη厚）及一鎳層（例如’ 5. 〇卿晨、+ a 、 _厚）之金/鎳疊層膜、一在 该載體43之上表面43A上依序眷人〜a σ〜金層、一飽層及一錄 ❹ 層之金/竭疊層膜或一在該载體43之上表面碰上依序 疊合一金層及一鈀層之金/鈀疊層膜。 接下來’在圖14所示之程序中， 咏圖13所不之防鍍圖 案45。然後，在圖15所示之## φ 序中，在該載體43之上表 面43Α上形成具有該開口部33 X 冤層22。該介電層22 可以疋例如一絕緣樹脂層。例如
如細财該半導體裝置 女裝墊21之該載體43的上袅而L a ^ 表面4从上黏貼該片狀絕緣樹脂 層，及然後藉由施加雷射至令g 主別狀絕緣樹脂層以加工該開口 部33來形成該介電層22。該锅蝰技+时 这絕緣樹脂層（成為該介電層2 之材料可以是例如環氧樹脂或聚__脂。 接下來，在圖16所示之程#ψ <枉序中，經由例如一半加成法 時形成該介層孔23及該佈線圖案25。更特別地，形成一種 =未顯示)’以覆蓋該半導體裝置安裝墊。之該表面2ΐβ 的暴露至该開口部33之部分、今介雷 °亥"電層22之表面的對應於 該開口部33之側面的部分、月兮入 *' …工a ;丨刀及该介電層22之該表面⑽； 在该種子層上形成具有暴露該 種子層之對應於該佈線圖案 097143010 200934347 25的形成區域之部分的開口部（未顯示）之防鍍圖案（未顯 不）’由一使用該種子層做為一饋電層之電鍍法在該種子層 之暴露至該開π部的部分上沉積及成長一電艘膜（未顯 示）；以及移除該防鍍圖案及移除沒有形成有該電鍍膜之不 需要種子層’藉此同時形成介層孔23及該佈線圖案Μ。該 種子層可以是1例如雜法、紐法或無雜法所形成之 金屬層（例如，銅層並且，該電鍍膜可以是例如一鍍銅膜。 ❹該佈線36之厚度可以是例如ι5μιη。 接下來，在圖17所示之程序中，藉由實施相同於圖15 所不之程序，在圖16所示之結構的上表面上形成具有暴露 »亥焊墊35之該開口部38的該介電層26，以及然後藉由實 施相同於圖16所示之程序’在該介電層26上同時形成該介 層孔27及叇外部連接墊28。該介電層26可以是例如一絕 β 緣樹f層。該絕緣樹脂層（成為該介電層26)之材料可以是 例如=氧樹月旨或聚醯亞胺樹脂。該介層孔27及該外部連接 乂包括例如一銅層（種子層）或鑛銅膜。 声26來在圖18所示之程序中，由一熟知方法在該介電 θ之忒表面26八上形成具有暴露該外部連接墊28之姑撕 ^面28八的該開口部31Α之該防焊層3卜藉此，製造一板 、中在該載體43之上表面43Α上相鄰地配置複數個佈 主體11(見圖1G)及將它們整合成-體。接下來，在圖 19所丁之程序中，從圖18所示之板50移除該載體43。在 097143010 22 200934347 該載體43係一銅板或銅箔之情況中，可以例如藉由蝕刻來 移除該載體43。應該注意到圖12至19所示之程序對應於 該板形成程序。 然後，在圖20所示之程序中，將圖19所示之板5〇倒轉 過來，以及在該板5〇上所提供之複數個半導體裝置安裴墊 21的安裝面21A上形成該焊料17。 接下來，在圖21所示之程序中，形成一加強件母材55(見 ❿ 圖24) ’該加強件母材成為複數個加強件12(見圖1〇及11) 之母材，該加強件母材55包括暴露該板5〇之半導體裝置安 裝區域A的半導體裝置安裝貫穿部12A及暴露該介電層之表 面的對應於該板50中所提供之該佈線板主體丨丨的外周圍之 部为的貫穿部5 5 A (加強件母材形成程序）。然後，將該加強 件母材55配置在該板50上，使得該半導體裝置安裝貫穿部 12A與該半導體裝置安裝區域a相對。該貫穿部55A係形成 • 用以穿過該加強件母材55之對應於切割位置e的部分。當 在該板50上放置該加強件母材55時，該貫穿部55A係形成 用以暴露對應於從該介電層22之該表面22A的對應於該佈 線板主體11之外周圍的部分至該介電層22之該表面22A 的對應於另一相鄰佈線板主體11之外周圍的部分間之區域 F的該介電層22之表面22A。該貫穿部55A係藉由在稍後所 述之圖23所示的程序中切割該加強件母材55以成為圖1〇 及11所示之凹口部41的部分。 097143010 23 200934347 例如，藉由在像—金屬板（例如，銅板或鋼合金板）或一玻 璃環氧基板之薄;fe結構中加卫該半導體震置安裝貫穿部 12A及該貫穿部55A ’以形成具有上述構造之加強件母材 55在„玄加強件12之材料係一銅板之情況中，該加強件a 之厚度可以是例如lmm至2mm。並且，該黏著劑可以是 例如環氧樹脂。使用像—㈣法或—衝壓法之方法，同時形 成該半導體裝置安裝貫穿部12A及該貫穿部55八。 ❹ 在此方式中，藉由同時形成該半導體裝置安裝貫穿部12A 及該貫穿部55A ’可不增加該佈線板1{)之製造程序來形成 該貫穿部55A。該貫穿部55A之—個寬度㈣可以是例如 ΙΟΟμπί至ΙΟΟΟμιπ。並且，該貫穿部55A之另一寬度们—2可 以是例如10nm至l〇〇nin。 在此方式巾’目為藉由提供？過該加強件母材55之對應 於該切割位置E的部分之該貫穿部55A，在稍後所述之切割 ❹程序（見圖23)的切割該加強件母材55中，以穿過該貫穿部 55A來切割該加強件母材55，所以該切割程序所需時間比傳 統短，藉此可改善該佈線板1〇之生產率。又，可減少在切 割該加強件母材55中所使用之切割工具（例如，切塊機或切 片機）的磨損，以及可降低該佈線板10之製造成本。 接下來，在圖22所示之程序中，由該黏著劑13在該板 50上所提供之該介電層22的該表面22A上接合該加強件母 材55,以形成對應於該複數個佈線板10之結構（接合程序）。 097143010 24 200934347 在此方式中’因為使用該黏著劑13,在該板5〇上所提供 之該介電層22的該表面22A上接合具有穿過該加強件母材 55之對應於該切割位置E的部分之該貫穿部55A的該加強 件母材55，所以使該黏著劑13的過量黏著劑13膨脹至該 介電層22之該表面22A的暴露至該貫穿部55A之部分，藉 此相較於傳統數量，可減少膨脹至該介電層22之該表面22a 的對應於該半導體裝置安裝區域A之部分上的過量黏著劑 13(在對應於圖22所不之區域B的部分中之黏著劑13)之數 量及減少膨脹至該介電層22之該表面22A的對應於該半導 體裝置安裝區域A之部分上的過量黏著劑13之高度。 從而’可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 該半導體裝置安裝墊21上所安裝之該半導體裝置14接觸， 藉此可以高準確性電性連接該半導體裝置安裝墊21與該半 ❹導體裝置14，以改善在該佈線板主體11中所提供之該半導 體裝置安裝墊21與該半導體裝置14間之電連接可靠性。 然後’圖23所示之程序中’切割該板50及該加強件母材 55之對應於切割位置E的部分’以個別化該複數個佈線板 主體11及該複數個加強件12 (切割程序）。因此，製造複數 個佈線板10。用以切割該板50及該加強件母材55之切割 工具可以是例如切塊機或切片機。 關於此具體例之佈線板的製造方法，因為使用該黏著劑 097143010 25 200934347 13’在該板50上所提供之該介電層22的該表面22A上接合 具有穿過該加強件母材55之對應於該切割位置E的部分之 該貫穿部55A的該加強件母材55 ’所以使該黏著劑13的過 量黏著劑13膨脹至該介電層22之該表面22A的暴露至該貫 穿部55A之部分’藉此相較於傳統數量，可減少膨脹至該介 電層22之該表面22A的對應於該半導體裝置安裝區域a之 部分上的過量黏著劑13(在對應於圖22所示之區域B的部 ❹分中之黏著劑13)之數量及減少膨脹至該介電層22之該表 面22A的對應於該半導體裝置安裝區域a之部分上的過量黏 著劑13之高度。從而，可防止使膨脹至該介電層22之該表 面22A的對應於該半導體裝置安裝區域A之部分上的過量黏 著劑13與在該半導體襄置安裝墊21上所安裝之該半導體裝 置14接觸，藉此可以高準確性紐連接料導體裝置安裝 墊21麟科體Μ 14，収善在該佈線板主體η上所 ❹提供之該半導體裝置安裂塾21與該半導體裝置14間之電連 接可靠性。 並且’該加·母材55設有穿_加強件母材55之對應 、於該切割位置Ε的部分之該貫穿部脱，以及在切割該加強 件母材55 +，以穿過該貫穿部脱來切割該加強件母材 55,藉此該切割程序所需時間比傳統短，使得可改善該佈線 板10之生產率。X ’相較於傳統損耗，可減少在切割該加 強件母材55中所使用之切割工具（例如，切塊機或切片機） 097143010 26 200934347 的磨損，以及可降低該佈線板10之成本。 圖25係依據本發明之第一具體例的第一修改之 一佈線板 的剖面圖，以及圖26係圖25所示之佈線板的平面圖。在圖 :25及26中’以相同於該第-具體例之佈線板1G的元件符 .； 號表示相同或相似部件。在圖26中，省略圖25所示之焊料 17 〇 參考圖25及26,除了提供一加強件61，以取代該第一具 〇 體例之佈線板10中所提供之加強件12之外，該第一具體例 之第一修改的佈線板60係相同於該佈線板1〇。 除了提供一凹口部63，以取代該第一具體例所述之加強 件12中所提供之凹口部41(見圖1〇及u)之外，該加強件 61係相同於該加強件12。 該凹口部63係提供於該加強件61之外周圍上。複數個（在 此情況中為3個）凹口部63係配置成對應於在平面觀看時為 ® 矩形之該佈線板主體11的每一邊。在將該加強件61配置在 該佈線板主體11上之情況中，該凹口部63係配置成暴露該 介電層22之該表面22A的位於該半導體裝置安裝區域A外 側之部分。 在此情況中，該複數個凹口部63可以提供於該加強件61 之外周圍上，以對應於在平面觀看時為矩形之該佈線板主體 11的每一邊。具有以此構造之加強件61的該佈線板60可 達成相同於該第一具體例之佈線板10的效果。 097143010 27 200934347 在該佈線板60之面方向上的從該加強件61之形成有該凹 口部63的側壁61A至該佈線板主體u之外緣_雜g 可以是例如ΙΟΟμιη至500μιη。該加強件61之材料可以是_ -： 金屬板（例如，銅板或銅合金板）或一玻璃環氧基板。在使用 -： 一銅板做為該加強件61之材料的情況中，該加強件61之厚 度可以是例如1 _至2mm。 圖27係在製造依據本發明之第一具體例的第一修改之佈 ❿線板中所使用之加強件母材的平面圖。 可藉由使用圖27所示之加強件母材67，取代在製造該第 一具體例之佈線板1G中所使用之加強件母材55，來實施相 同於前述圖12至23所示之程序，以製造具有上述構造之佈 線板60。 參考圖27,下面將描述在製造依據該第一具體例之第一 修改的佈線板60中所使用之加強件母材⑺。 ❿⑨了提供—貫穿部⑽，以取代該第—具體例所述之加強 ..件母材55中所提供之貫穿部邮見圖24)之外，該加強件 母材67係相同於邊加強件母材55。該貫穿部㈣係形成用 、以暴露該介電層22之該表面22A的對應於在該板5q上所提 仏之佈線板主體11的外周圍之部分（見圖21)。該貫穿部㈣ 穿過該加強件母材67之對應於該切割位置E的部分。告在 該板5〇上放置該加強件母材67時，該貫穿部係开^用 以暴露對應於從該介電層22之該表面m的對應於該佈線 097143010 28 200934347 板主體η之外周圍的部分至該介電層22之該表面 應於另-相鄰佈線板主體u之外周圍的部分間 該介電層22之表面22A°w輪在該切割: 置E上切割該加強件母材67以成為圖烈所示之凹 的部分。該貫穿部67A之一寬度H可以是例如_⑽至3 1〇〇〇叩。並且，該貫穿部67A之另一寬度W2-2可以是例如 10mm 至 20mm 〇 ❹纟此方式中’因為藉由提供穿過該加強件母材67之對應 於該切割位置E的部分之該貫穿部67A，在切割該加強件母 材67中，以穿過該貫穿部67A來切割該加強件母材叮，所 以用以切割該加強件母材67所需之時間比傳統短，使得可 改善該佈線板60之生產率。並且，可減少在切割該加強件 母材67中所使用之切割工具（例如，切塊機或切片機）的磨 損’以及可降低該佈線板6〇之成本。 ® 例如，可以使用一金屬板（例如’銅板或銅合金板）或一玻 璃環氧基板做為具有上述通構造之加強件母材67的材料。 在使用一銅板做為該加強件母材67之材料的情況中，該加 強件母材67之厚度可以是例如imni至2mm。 圖28係依據本發明之第一具體例的第二修改之一佈線板 的剖面圖’以及圖29係圖28所示之佈線板的平面圖。在圖 28及29中，以相同於該第一具體例之佈線板1〇的元件符 號表示相同或相似部件。在圖29中，省略圖28所示之焊料 097143010 29 200934347 參考圖28及29，除了提供一加強件71，以取代該第一具 體例之佈線板10中所提供之加強件12(見圖10及11)之 外’該第-具體例之第二修改的佈線板7〇係相同於該佈線 板10。 除了提供一半導體裝置安裝貫穿部72,以取代該加強件 12中所提供之該半導體裝置安裝貫穿部似之外，該加強 ® 件71係相同於該加強件12。 該半導體裝置女裝貫穿部72具有一用以容納該半導體裝 置14之容納部74及在該加強件71之對應於該容納部74 的側壁73之部分中所形成之複數個凹口部75(其它凹口 部）。該凹口部75係形成用以穿過該加強件71。該凹口部 75在平面觀看時可以具有例如一圓形形狀。 在此情況中，因為該加強件71設有用以容納該半導體裝 ® 置14之各納部74及在該加強件71之對應於該容納部74 的側壁之部分中所形成之複數個凹口部75，所以當由該黏 著劑13在該佈線板主體11上所提供之該介電層22的該表 面22A上接合該加強件71時，使該過量黏著劑13膨脹至該 介電層22之該表面22A的暴露至該凹口部75的部分，藉此 可減少膨脹至該介電層22之該表面22A的對應於該半導體 裝置安裝區域A之部分上的過量黏著劑13之高度。 因此，可防止使膨脹至該介電層22之該表面22A的對應 097143010 30 200934347 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 該半導體裝置安裝墊21上所安裝之該半導體裝置14接觸， 藉此可以高準確性電性連接該半導體裝置安裝墊21與該半 導體裝置14，以改善在該佈線板主體u上所提供之該半導 體裝置安裝墊21與該半導體裝置14間之電連接可靠性。 圖30係在製造依據本發明之第一具體例的第二修改之佈 線板中所使用之加強件母材的平面圖。在圖3〇中，以相同 ❹於圖28及29中之加強件71的元件符號表示相同或相似^ 件。 口 參考圖30,下面將描述在製造依據該第—具體例之第二 修改的佈線板7 0中所使用之一加強件母材8 〇。 除了提供如圖28及29所示之半導體裝置安裝貫穿部 72 ’以取代如該第-具體例所述在該加強件母材55中所提 供之半導體裝置安裝貫穿部12A(見圖⑷之外，該加強件母 ❿材80係相同於該加強件母材55。例*，可以使用一金屬板 (例如，銅板或銅合金板）或—玻璃環氧基板做為該加強件母 材80之材料。在使用一銅板做為該加強件母材8〇之材料的 情況t，該加強件母材80之厚度可以是例如lmm至2賴。 可藉由使用圖30所示之加強件母材8〇，取代在製造該第 -具體例之佈線板1G t所使用之加強件母材55，來實施相 同於圖12S 23所示及該第-具體例所述之程序，以製造此 具體例之佈線板70。 097143010 31 200934347 關於此具體例之佈線板的製造方法，因為使用該加強件母 材80(包括具有用以容納該半導體裝置14之該容納部74及 在該加強件71之對應於該容納部74之侧壁73的部分中所 形成之該複數個凹口部75的該半導體裝置安裝貫穿部72) 來製造複數個佈線板70，所以使用以接合該板50與該加強 件母材80之該黏著劑13的過量黏著劑13膨脹至該介電層 22之該表面22A的暴露至該凹口部75之部分上，藉此可減 ❹ 少膨脹至該介電層22之該表面22A的對應於該半導體裝置 安裝區域A之部分的過量黏著劑13之高度。 從而，可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 該半導體裝置安裝墊21上所安裝之該半導體裝置14接觸， 藉此可以高準確性電性連接該半導體裝置安裝墊21與該半 導體裝置14，以改善在該佈線板主體11中所提供之該半導 ❿ 體裝置安裝墊21與該半導體裝置14間之電連接可靠性。 並且，當使用該加強件母材80來製造該複數個佈線板70 時，可達成相同於該第一具體例之佈線板10的製造方法之 效果。 (第二具體例） 圖31係依據本發明之第二具體例的一佈線板之剖面圖， 以及圖32係圖31所示之佈線板的平面圖。在圖31及32 中，以相同於該第一具體例之佈線板10的元件符號表示相 097143010 32 200934347 同或相似部件。在圖32中，省略圖31所示之焊料17。 參考圖31及32 ’除了提供一加強件91，以取代該第一具 體例之佈線板1〇中所提供之加強件12(見圖及11)之 外，該第二具體例之佈線板9〇係相同於該佈線板。 除了提供一貫穿部92’以取代在該加強件12中所提供之 凹口。卩41之外，該加強件91係相同於該加強件a。該貫 穿部92係形成相對於在平面觀看時為矩形之該半導體裝置 ©安裝區域A的每-邊，以及穿過該加強件91之位於該半導 體裝置安裝貫穿部12A與該加強件91之外緣間的部分。當
在該佈線板主體11上所提供之該介電層22的該表面22A 上配置該加強件91時，該貫穿部92係配置成用以暴露該介 電層22之該表面22A的位於該半導體裝置安裝區域a外侧 之部分。該貫穿部92之一寬度W3-1可以是例如2顏至5mm。 並且’該貫穿部92之另一寬度们-2可以是例如10mm至 © 40mm。 由該黏著劑13在該佈線板主體u上所提供之該介電層 22的該表面22A上接合具有上述構造之該加強件9卜例如， 可以使用一金屬板（例如’銅板或銅合金板）或一玻璃環氧基 板做為該加強件91之材料。在使用一銅板做為該加強件91 之材料的情況中’該加強件91之厚度可以是例如lmm至 2mm ° 關於此具體例之佈線板，因為使用該黏著劑13來接合具 097143010 33 200934347 有暴露該介電層22之該表面22A的位於該半導體裝置安裝 區域A外侧之部分的該貫穿部卯之該加強件91與在該佈線 板主體11上所提供之該介電I 22的該表面22A，所以使該 過里黏著劑13膨脹至該介電層22之該表面22A的暴露至該 、° 。卩分上’藉此相較於傳統數量，可減少膨脹至 該』|電層22之該表面22A的對應於該半導體裝置安裝區域 刀上的黏著劑W之數量（黏著劑13之對應於圖31及 ❹32所7^之區域B的部分）及減少膨脹至該介f層22之該表 面22A的對應於該半導體裝置安裝區域a之部分上的過量黏 著劑13之高度。 ❹ 從而可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 °亥半導體裝置安裝塾21上所安裝之該半導體裝置丨4接觸， 藉此*可以呵準確性電性連接該半導體裝置安裝墊21與該半 導體裝置14，以改善在該佈線板主體11中所提供之該半導 體裝置*裝藝21與該半導體裝置14間之f連接可 造=係=:據本發明之第期^ M及圖36係圖33所示之加強件的伞 在圖33至36中… 面圖。 甲，Μ相同於該第二具體例之佈線 件符號來表示相同或相似部件。 才反9〇的疋 參考圖33至36，下面將描述該第二具體 的-製造方法Κ + 民师線板90 097143010 首先，在圖33所示之程序中，藉由實施相 34 200934347 同於圖12至19所示及該第—具體例所述之程序，形成該板 50(板形成程序）。然後，形成一加強件母材95(見圖36)， 其中該加強件母材95具有暴露該板5〇之該半導體裝置安裝 : ㈣A的該半導體裝置安I貫穿部12A及暴露該介電層22 之該表面2^的位於該半導體裝置安裝區域A外側之部分的 該貫穿部92，以及成為複數個加強件91(見圖31及32)之 母材（加強件母材形成程序）。之後，在該板50上配置該加 ❹強件母材95 ’使得該半導體裝置安裝貫穿部i2a鱼該半導 體裝置安裝區域A相對。該加強件母材95係為一：該切割 位置E處被切割成為該複數個加強件以（見圓及犯）之構 件0 例如藉由在像一金屬板（例如，銅板或銅合金板）或一玻 璃環氧基板之平板構件中加工該半導體裝置安裝貫穿部 12A及該貫穿部92’以形成具有上述構造之加強件母材叩。 ❿使用-侧法及-衝壓加工法，同時形成該半導體裝置 貫穿部12A及該貫穿部92。
在此方式中，藉由同時形成該半導體裝置安裝貫穿部12A 及該貫穿部92,可不續加該佈線板9〇之製造程序來形成該 貫穿部92。。該貫穿部92之一個寬度W3-1可以是例如2咖 至5丽。並且，該貫穿部92之另一寬度W3-2可以是例如2〇咖 至 40mm 〇 接下來，在圖34所示之程序中，使用該黏著劑13，在該 097143010 35 200934347 板50上所提供之該介電層22的該表面m上接合該加強件 母材95,以形成對應於複數個佈線板9〇之結構（接合程序）。 在此方式中，使用該黏著劑13來接合具有暴露該介電層 22之該表© 22A的位於該半導體裝置安裝區域a外側之部 分的該貫穿部92之該加強件母材95與在該佈線板5〇上所 提供之該介電層22的該表面22A，因而使該黏著劑13之過 量黏著劑13膨脹至該介電層22之該表面22A的暴露至該貫 ❹穿部92之部分上，藉此可減少過量黏著劑13之數量（黏著 劑13之對應於圖31所示之區域b的部分），以及相較於傳 統高度，可減少膨脹至該介電層22之該表面22A的對應於 該半導體裝置安裝區域A之部分上的過量黏著劑13之高度。 從而，可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 該半導體裝置安裝墊21上所安裝之該半導體裝置14接觸， © 藉此可以高準確性電性連接該半導體裝置安裝墊21與該半 導體裝置14，以改善在該佈線板主體11上所提供之該半導 體裝置安裝墊21與該半導體裝置14間之電連接可靠性。 - 然後，在圖35所示之程序中，在對應圖34所示之切割位 置E之部分處切割該板50及該加強件母材95 ’以個別化該 複數個佈線板主體11及該複數個加強件91(切割程序）。藉 此，製造複數個佈線板90。用以切割該板50及該加強件母 材95之切割工具可以是例如一切塊機或切片機。 097143010 36 200934347 關於此具體例之佈線板的該製造方法，因為使用該黏著劑 13來接合具有暴露該介電層22之該表面22A的位於該半導 體裝置安裝區域A外側之部分的該貫穿部92之該加強件母 材95與在該板50中所提供之該介電層22的該表面22A， 所以使該黏著劑13之過量黏著劑13膨脹至該介電層22之 該表面22A的暴露至該貫穿部92之部分上，藉此可減少膨 脹至該介電層22之該表面22A的對應於該半導體裝置安裝 ❿ 區域A之部分上的過量黏著劑13之數量（黏著劑13之對應 於圖31所示之區域B的部分），以及相較於傳統高度，可減 少膨脹至該介電層22之該表面22A的對應於該半導體裝置 安裝區域A之部分上的過量黏著劑13之高度。 從而，可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 該半導體裝置安裝墊21上所安裝之該半導體裝置14接觸， ❹ 藉此改善在該佈線板主體11上所提供之該半導體裝置安裝 墊21與該半導體裝置14間之電連接可靠性。 圖37係依據本發明之第二具體例的一修改之一佈線板的 剖面圖，以及圖38係圖37所示之佈線板的平面圖。在圖 37及38中，以相同於該第二具體例之佈線板90的元件符 號表示相同或相似部件。並且，在圖38中，省略圖37所示 之焊料17。 參考圖37及38，除了提供一加強件101以取代該第二具 097143010 37 200934347 體例之佈線板90中所提供之加強件91之外，依據該第二具 體例之該修改的饰線板1 〇 0係相同於該佈線板Q Q。 除了提供一貫穿部102以取代該加強件91中所提供之該 ： 貫穿部92(見圖31及32)之外’該加強件1〇1係相同於該加 : 強件91。 複數個（在此情況中為3個）貫穿部1〇2係配置成對應於在 平面觀看時為矩形之該佈線板主體n的每一邊。該貫穿部 ® 102之一個寬度W4-1可以是例如2mm至5mm，以及該貫穿部 102之另一寬度W4-2可以是例如i〇mm至40mm。 具有該貫穿部102之佈線板ι00可達成相同於該第二具體 例之佈線板90的效果。並且，可由相同於該第二具體例之 佈線板90的方法製造該佈線板1〇〇，以達成相同於該第二 具體例之佈線板90的製造方法之效果。 (第二具體例） ❹ SI 39係依據本發明之第三具體例的一佈線板之剖面圖， 以及圖40係圖39所示之佈線板的平面圖。在圖39及40 •» 中，以相同於該第一具體例之佈線板10的元件符號表示相 同或相似。(5件。並且，在圖中，省略圖39所示之焊料 17 ° 參考圖39及40，該第三具體例之佈線板11〇具有一 佈線板主體1 ii、一電子組件⑴及一加強件工14。除了該 第體例所述之佈線板主體〗丨的構造之外，還進一步提 097143010 38 200934347 ί、t 117及一電子組件安裝塾118之外，該佈線板 主體111係相同於_線板主體11。 #佈線圖案117係配置在該介電層22中，使得該佈線圖 宰117之一参 ^ 、面可以幾乎與該介電層22之該表面22A齊 平。該佈線圖幸 ❹ 系117具有一半導體裝置安裝墊121、一電子 、且件女裝塾122及—佈線123。該半導體裝置安裝藝121具 有上面安装有該半導體裝置14之安裝面ι21Α。該安裝面 121A係/、該w電層22之該表面22A幾乎齊平。在該安裝面 12U上配置用以固定該内部連接端16(與該半導體裝置14 “電極整15電性連接）至該半導體裝置安裝墊⑵之焊料 半導it裝置安裝墊121係與該佈線ία整合成一體。 部文裝塾121之位於該安裝面121A相對侧上的 部分與该介層孔23連接。 該電子組件安褒塾122係配 於安裝該料纟 置在.電層22㈣之對應 m具有-上面區域㈣分中。該電子組件安裝塾 裝面體係_㈣層心 =讀面122A。該安 裝面122A上提供用 /、 幾乎齊平。在該安 裝墊122之焊料17。該電子 料子組件安 與該電子組件112電性連接。 22經由該焊料17 佈線123整合成—體，以及子組件料塾122係與該 安裝墊121電性連接。 ^佈線123與該半導體裳置 097143010 39 200934347 該佈線123係配置在該介電層22内部，使得該佈線123 可以幾乎與該介電層22之該表面22A齊平。該佈線123之 一端部係與該半導體裝置安裝墊121整合成一體，以及該佈 線123之另一端部係與該電子組件安裝墊122整合成一體。 因此’該佈線123電性連接該半導體裝置安裝墊121及該電 子組件安裝墊122。 具有上述構造之佈線圖案117可以是例如一從該介電層 ❹ 22之該表面22A之側依序疊合一金層（例如，q. 厚）及 一鎳層（例如，5·0μηι厚）之金/鎳疊層膜、一從該介電層22 之該表面22Α之側依序疊合一金層、一鈀層及一鎳層之金/ 鈀/鎳疊層膜或-從該介電層22之該表面m之侧依序疊合 一金層及一把層之金/把疊層膜。 ❹ 該電子組件安料118舰置在齡錢22㈣之對應 電子組件112之區域的部分中。該電子組件安裝墊 二面㈣上面安裝有該電子_ 112之安裝面舰。在該 安裝以:子組件 π與該電子組件112電性襄墊118經由該焊料 相對於設置該㈣17之2。該電子組件輕墊118之 接。 的科係與該介層孔23電性連 可以是例如一從該 金層（例如，0. 5μπι 具有上述構造之電子組件安駿塾 介電層22之該表面22Α之側依序疊合一 097143010 200934347 厚）及一鎳層（例如，5. 0_厚）之金/鎳疊層膜、一從該介電 層22之該表面22A之側依序疊合一金層、一鈀層及一鎳層 之金/鈀/鎳疊層膜或一從該介電層22之該表面22A之侧依 序疊合一金層及一鈀層之金/鈀疊層膜。 :该電子組件112係經由焊料π安裝在該等電子組件安裝 墊118及122上。該電子組件112經由該電子組件安裝墊 118與該外部連接墊28電性連接及經由該佈線圖案117與 〇 該半導體裝置14電性連接。該電子組件112係為用以調整 該半導體裝置14之特性的組件。該電子組件112可以是例 如一晶片電阻器、一晶片電感器或一晶片電容器。 除了在第一具體例所述及圖1〇及U所示之加強件12中 提供一用以容納該電子組件112之電子組件安裝貫穿部125 之外’該加強件114係相同於該加強件12。該電子組件安 裝貫穿部125係為一用以容納在該佈線板主體丨丨丨上所安裝 © 之該電子組件112的空間。該電子組件安裝貫穿部125係形 成用以穿過該加強件114之對應於安裝該電子組件112在該 佈線板主體111中之區域的部分。安裝該電子組件112之區 域係配置在該佈線板主體111之位於該半導體裝置安裝區 域A外侧的部分中。該電子組件安裝貫穿部125之一寬度 W5-1可以是例如2腿至1〇細1 ’以及該電子組件安裝貫穿部 125之另一寬度说5-2可以是例如2匪至5mm。 關於此具體例之該佈線板，在該佈線板主體111中提供上 097143010 41 200934347 面要安裝該電子組件112之該佈線圖案in及該電子組件安 裝墊118、在該佈線圖案117及該電子組件安裝整ns上安 裝該電子組件112以及s亥加強件114設有用以容納該電子組 件112之該電子組件安裝貫穿部125’藉此可改善該佈線板 110之封裝密度’而不增加該佈線板110之尺寸。 並且，當使用該黏著劑13，將具有該凹口部41及該電子 組件女裝貝穿部125之該加強件114接合至該佈線板主體 ❹I11中之該介電層22的該表面22A上時，使該過量黏著劑 13膨脹至該介電層22之該表面22A的暴露至該凹口部41 及該電子組件安裝貫穿部125的部分，藉此可減少膨脹至該 介電層22之該表面22A的對應於該半導體裝置安裝區域a 之部分上的過量黏著劑13之數量，以及相較於傳統高度， 了減v膨服至5亥；|電層22之該表面22A的對應於該半導體 裝置安裝區域A之部分上的過量黏著劑13之高度。 ❹ 從而，可防止使膨脹至該介電層22之該表面22A的對應 於该半導體裝置安裝區域A之部分上的過量黏著劑13與在 該半導體裝置安裝墊21上所安裝之該半導體裝置14接觸， 藉此改善在該佈線板主體lu上所提供之該半導體裝置安 裝塾21與該半導體裝置14間之電連接可靠性。 圖41至46係顯不依據本發明之第三具體例的佈線板之製 造程序的視圖，以及圖47係圖44所示之加強件的平面圖。 在圖41至46甲，以相同於該第三具體例之佈線板11〇的元 097143010 42 200934347 件符號來表示相同或相似部件。 參考圖41至46，下面將插述該第三具體例之佈線板11〇 的一製造方法。首先，在圖41所示之程序中，藉由實施該 第一具體例所述及圖12至19所示之相同程序，形成一板 130，其中相鄰地配置複數個佈線板主體m(見圖39)及整 合該複數個佈線板主體111成一體（板形成程序）。 接下來，在圖42所示之程序中，在該等半導體裝置安裝 © 墊21及121之安裝面21A及121A以及該等電子組件安裝墊 118及122之安裝面118A及122A上形成該焊料I?。 然後，在圖43所示之程序中，在設有該焊料17之該等電 子組件安裝墊118及122上安裝該電子組件112(電子組件 安裝程序）。該電子組件112可以是例如一晶片電阻器、一 晶片電感器或一晶片電容器。 接下來，在圖44所示之程序中，形成一加強件母材13 2 (見 β圖47)，其中該加強件母材132具有暴露該板13〇之該半導 體裝置安裝區域Α的該半導體裝置安裝貫穿部12Α、暴露該 介電層之該表面的對應於在該板13〇中所提供之該佈線板 主體111的外周圍之部分的該貫穿部55Α以及暴露該介電層 22之該表面22Α的對應於該等電子組件安裝墊118及122 之形成區域的部分之該電子組件安裝貫穿部125，以及該加 強件母材132成為複數個加強件114(見圖39)之母材（加強 件母材形成程序）。然後，在該板13〇上配置該加強件母材 097143010 43 200934347 132 ’使得可以使該半導體裝置安裝貫穿部m與該半導體 裝置安裝區域A相對。該加強件母材132具有下面構造：在 圖24所示之加強件母材55上形成該電子組件安裝貫穿部 125。 ° 藉由例如在像-金屬板（例如，銅板或銅合金板）或—玻璃 環氧基板之平板構件中加工該半導體裝置安裝貫穿部 12Α、該貫穿部55Α及該電子組件安裝貫穿部125，以形成 ©具有上述構造之加強件母材132。使關如—㈣法或衝壓 加工法，同時形成該半導體裝置安裝貫穿部m、該貫穿部 55Α及該電子組件安裝貫穿部125。 在此方式中，藉由同時形成該半導體裝置安裝貫穿部 12Α、該貫穿部55Α及該電子組件安裝貫穿部125，可不增 加該佈線板110之製造程序來形成該貫穿部脱及該電子: 件t裝貝穿部125。該電子組件安裝貫穿部125之一個寬放 ❹W5-1可以是例如2mm至l〇mm ’以及該電子組件貫穿部125 之另一寬度W5-2可以是例如2随至5mm。 該貫穿部55A係形成用以穿過該加強件母材132之對應於 該切割位置E的部分。 在此方式中，因為藉由形成穿過該加強件母材132之對應 於該切割位置E的部分之該貫穿部55A，以穿過該貫穿部55A 來切割該加強件母材132，所以切割該加強件母材i32所需 時間可比傳統短，藉此可改善該佈線板110之生產率。並 097143010 44 200934347 且，可減少在切割該佈線板130及該加強件母材132中所使 用之切割工具（例如，切塊機或切片機）的磨損，以及可降低 該佈線板110之成本。 具有上述構造之加強件母材132的材料可以是例如一金 屬板（例如，銅板或銅合金板）或一玻璃環氧基板。在使用一 銅板做為該加強件母材132之材料的情況中，該加強件母材 132之厚度可以是例如1腿至2賴。 ©$下來’在圖45所不之程序中’由該黏著劑13將該加強 件母材132接合在該板13〇上所提供之該介電層22的該表 面22A上，以形成對應於該複數個佈線板11〇之結構（接合 程序）。 在此方式中，因為使用該黏著劑13，將該加強件母材 接合在該板130上所提供之該介電層22的該表面22八上， 所以使該黏著劑13之過量黏著劑13膨脹至該介電層。之 ❹該表面22A的暴露至該貫穿部55A及該電子組件安裝貫穿部 125的部分’藉此可減少膨脹至該介電層22之該表面似 的對應於該半導體褒置安褒區域A之部分上的過量黏著^ 13(在對應於圖45所示之區域B的部分中之黏著劑13)之數 量及減少膨脹至《介電層22之該表面22A的對應於該半導 體裝置安裝區域A之部分上的過量黏著劑13之高度。 從而，可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝H域A之部分上的過量黏著劑13與在 097143010 45 200934347 該等半導體裝置安裝墊21及121上所安震之該半導體裝置 14接觸，藉此改善在該佈線板主體nl中所提供之該等半 導體裝置安裝墊21及121與該半導體裝置14間之電連接可 靠性。 然後，在圖46所示之程序中，切割該板ι3〇及該加強件 母材132之對應於切割位置E的部分，以個別化該複數個佈 線板主體111及該複數個加強件114 (切割程序）。藉此，製 ❹造複數個佈線板110。用以切割該板130及該加強件母材132 之切割工具可以是例如切塊機或切片機。 關於此具體例之佈線板的製造方法，因為使用該黏著劑 13’將該加強件母材132接合在該板13〇上所提供之該介電 層22的該表面22八上，所以使該黏著劑13的過量黏著劑 13膨脹至該介電層22之該表面2以的暴露至該貫穿部 及該電子組件貫穿部125之部分，藉此可減少膨脹至該介電 _層22之該表面22A的對應於該半導體裝置安褒區域A之部 刀上的過量黏著劑13(在對應於圖45所示之區域b的部分 中之黏著劑13)之數量及減少膨脹至該介電層22之該表面 22A的對應於該半導體裝置安裝區域a之部分上的過量黏著 劑丨3之高度。 從而，可防止使膨脹至該介電層22之該表面22A的對應 於該半導體裝置安裝區域A之部分上的過量黏著劑13與在 該等半導體裝置安裝墊21及121上所安裝之該半導體裝置 097143010 46 200934347 14接觸，藉此改善在該佈線板主體lii上所提供之該等半 導體裝置安裝墊21及121與該半導體裝置14間之電連接可 靠性。 並且，因為藉由形成穿過該加強件母材132之對應於該切 割位置E的部分之該貫穿部55A，以穿過該貫穿部55A來切 割該加強件母材132，所以用以切割該加強件母材132所需 時間可比傳統短，藉此可改善該佈線板11〇之生產率。 ❹ 再者，可減少在切割該佈線板130及該加強件母材 中所使用之切割工具（例如，切塊機或切片機）的磨損，以及 可降低該佈線板110之成本。 圖48係依據本發明之第二具體例的一修改之一佈線板的 平面圖。在圖48中，以相同於該第三具體例之佈線板11〇 的元件符號表示相同或相似部件。 應該注意到該佈線圖案117及該電子組件安袈墊118之形 ® 成位置以及該電子組件安裝貫穿部125之形成位置及形狀 並非侷限於此具體例。例如，在圖48所示之依據該第三具 體例的該修改之佈線板140中，可以提供一在平面觀看時為 L子形的形狀之電子組件安裝貫穿部141，來包圍在平面觀 看時為矩形之該半導體裝置安裝區域A的角落部分，以取代 該電子組件安裝貫穿部125,以及該佈線圖案丨17及該電子 組件安裴墊118可以配置成對應於該電子組件安裝貫穿部 141之形成位置。可由以相同於該第三具體例之佈線板11〇 097143010 47 200934347 的方法來形成具有上述構造之佈線板14〇。 (第四具體例） 圖49係依據本發明之第四具體例的一佈線板之剖面圖， : 以及圖50係圖49所示之佈線板的平面圖。在圖49及 ，中’以相同於該第三具體例之佈線板UG的元件符號表示相 同或相似部件。在圖50中，省略圖49所示之焊料17。 參考圖49及50，除了提供一加強件151以取代在該第三 ® 具體例之佈線板U〇中所提供之該加強件114之外，該第四 具體例之佈線板15Q係相同於該佈線板1丨〇。 除了在該第二具體例所述之加強件71(見圖28及29)中提 供一與該凹口部41整合之電子組件安裝貫穿部I”之外’ 該加強件151係相同於該加強件71。 該電子組件安襞貫穿部152係形成用以暴露該佈線板主 體111之對應於安裝該電子組件112之區域的部分（特別 ❿地，該介電層22之讀表面22A的對應於安裝該等電子組件 安裝墊118及122以及該電子組件112之區域的部分）。該 電子組件安裝貫穿部152之一寬度W6-1可以是例如2_至 10mm。又，該電子組件安裝貫穿部152之另一寬度w6_2可 以是例如2難至5mm。 此具體例之佈線板可達成相同於依據該第一具體例之第 二修改的佈線板70及依據該第三具體例之佈線板I10的效 果0 097143010 48 200934347 圖51係在製造依據本發明之第四具體例的佈線板中所使 用之一加強件母材的平面圖。在圖51中，由相同於前述及 圖30所示之加強件母材80的元件符號表示相同或相似部 件。 參考圖51’下面將描述在製造該第四具體例之佈線板15〇 中所使用之一加強件母材155。 除了在前述及圖30所示之加強件母材8〇中提供與該貫穿 © 部55A整合之該電子組件安裝貫穿部152之外，該加強件母 材155係相同於該加強件母材80。該電子組件安裝貫穿部 152係與該貫穿部55A及該半導體裝置安裝貫穿部72同時 形成。 在此方式中，藉由同時形成該貫穿部55A、該半導體裝置 安裝貫穿部72及該電子組件安裝貫穿部152，可不增加該 佈線板150之製造程序來形成該電子組件安裝貫穿部152。 ❹ 藉由使用圖51所示之加強件母材155，實施相同於該第 三具體例所述及圖41至46所示之程序，可製造依據該第四 具體例之具有上述構造的佈線板15〇。 雖然上面描述本發明之較佳具體例，但是本發明並非侷限 於那些特定具體例，而是可以在如申請專利範圍所界定之本 發明的精神或範圍内實施各種變更或修改。 例如’可以在該加強件151中提供圖31及32所示之貫穿 部92’進而使該貫穿部92與該電子組件安裝貫穿部152整 097143010 49 200934347 合成一體，以取代在該第四具體例之佈線板150中所提供之 凹口部41。 並且，可以在一具有一核心基板之有芯增層板中提供如該 第一至第四具體例所述之加強件12、61、71、91、101、114 及15卜 本發明可應用至具有該加強件之佈線板及其製造方法。 【圖式簡單說明】 ❹ 圖1係該傳統佈線板之剖面圖。 圖2係圖1所示之一加強件的平面圖。 圖3係顯示該傳統佈線板之一製造程序的一視圖（第一）。 圖4係顯示該傳統佈線板之該製造程序的一視圖（第二）。 圖5係顯示該傳統佈線板之該製造程序的一視圖（第三）。 圖6係顯示該傳統佈線板之該製造程序的一視圖（第四）。 圖7係顯示該傳統佈線板之該製造程序的一視圖（第五）。 Ο 圖8係顯示該傳統佈線板之該製造程序的一視圖（第六）。 圖9係該傳統加強件母材之平面圖。 圖10係依據本發明之第一具體例的一佈線板之剖面圖。 圖11係圖10所示之佈線板的平面圖。 圖12係顯示依據本發明之第一具體例的佈線板之一製造 程序的一視圖（第一）。 圖13係顯示依據本發明之第一具體例的佈線板之該製造 程序的一視圖（第二）。 097143010 50 200934347 圖14係顯不依據本發明之第—具體例的佈線板之該製造 程序的一視圖（第三）。 圖15係顯示依據本發明之第一具體例的佈線板之該製造 ； 程序的一視圖（第四）。 , 圖16係顯示依據本發明夕坌θ 私乃之第一具體例的佈線板之該製造 程序的一視圖（第五）。 圖17係顯示依據本發明之第一具體例的佈線板之該製造 ❹ 程序的一視圖（第六）。 圖18係顯示依據本發明之第一具體例的佈線板之該製造 程序的一視圖（第七）。 圖19係顯示依據本發明之笛 +货月之弟一具體例的佈線板之該製造 程序的一視圖（第八）。 圖20係顯示依據本發明之第一具體例的佈線板之該製造 程序的一視圖（第九）。 ❹ 圖21係顯示依據本發明之筮 m m 1 ^ ^ ^ 2. 贯3之第一具體例的佈線板之該製造 程序的一視圖（第十）。 圖22係顯示依據本發明之第一具體例的佈線板之該製造 程序的一視圖（第十一）。 圖23係顯示依據本發明之第一具體例的佈線板之該製造 程序的一視圖（第十二）。 圖24係圖21所示之-加強件母材的平面圖。 圖25係依據本發明之第一具體例的第—修改之一佈線板 097143010 51 200934347 的剖面圖。 圖26係圖25所示之佈線板的平面圖。 圖27係在製造依據本發明之第一具體例的第一修改之佈 線板中所使用之一加強件母材的平面圖。 圖28係依據本發明之第一具體例的第二修改之一佈線板 的剖面圖。 圖29係圖28所示之佈線板的平面圖。 ❹ 圖30係在製造依據本發明之第一具體例的第二修改之佈 線板中所使用之一加強件母材的平面圖。 圖31係依據本發明之第二具體例的一佈線板之剖面圖。 圖32係圖31所示之佈線板的平面圖。 圖33係顯示依據本發明之第二具體例的佈線板之一製造 程序的一視圖（第一）。 圖34係顯示依據本發明之第二具體例的佈線板之該製造 G 程序的一視圖（第二）。 圖35係顯示依據本發明之第二具體例的佈線板之該製造 程序的一視圖（第三）。 圖36係圖33所示之一加強件的平面圖。 圖37係依據本發明之第二具體例的一修改之一佈線板的 剖面圖。 圖38係圖37所示之佈線板的平面圖。 圖39係依據本發明之第三具體例的一佈線板之剖面圖。 097143010 52 200934347 圖40係圖39所示之佈線板的平面圖。 圖41係顯示依據本發明之第三具體例的佈線板之一製造 程序的一視圖（第一）。 圖42係顯示依據本發明之第三具體例的佈線板之該製造 程序的一視圖（第二）。 圖43係顯示依據本發明之第三具體例的佈線板之該製造 程序的一視圖（第三）。 ❹ 圖44係顯示依據本發明之第三具體例的佈線板之該製造 程序的一視圖（第四）。 圖45係顯示依據本發明之第三具體例的佈線板之該製造 程序的一視圖（第五）。 圖46係顯示依據本發明之第三具體例的佈線板之該製造 程序的一視圖（第六）。 圖47係圖44所示之一加強件的平面圖。 ⑩ 圖48係依據本發明之第三具體例的一修改之一佈線板的 平面圖。 圖49係依據本發明之第四具體例的一佈線板之剖面圖。 圖50係圖49所示之佈線板的平面圖。 圖51係在製造依據本發明之第四具體例的佈線板中所使 用之一加強件母材的平面圖。 【主要元件符號說明】 10 佈線板 097143010 53 200934347 11 佈線板主體 12 加強件 12A 半導體裝置安裝貫穿部 12B 側壁 , 13 黏著劑 14 半導體裝置 15 電極墊 〇 16 内部連接端 17 焊料 18 封裝板 19 焊墊 20 外部連接端 21 半導體裝置安裝墊 21Α 安裝面 © 21Β 表面 22 介電層 22Α 表面 22Β 表面 23 介層孔 25 佈線圖案 26 介電層 26Α 表面 097143010 54 200934347
27 介層孔 28 外部連接墊 28A 端配置面 31 防焊層 31A 開口部 33 開口部 35 焊墊 35A 表面 36 佈線 38 開口部 41 凹口部 43 載體 43A 上表面 45 防鍍圖案 45A 開口部 50 板 55 加強件母材 55A 貫穿部 60 佈線板 61 加強件 61A 側壁 63 凹口部 097143010 55 200934347
參 67 加強件母材 67A 貫穿部 70 佈線板 71 加強件 72 半導體裝置安裝貫穿部 73 側壁 74 容納部 75 凹口部 80 加強件母材 90 佈線板 91 加強件 92 貫穿部 95 加強件母材 100 佈線板 101 加強件 102 貫穿部 110 佈線板 111 佈線板主體 112 電子組件 114 加強件 117 佈線圖案 118 電子組件安裝墊 097143010 56 200934347
118A 安裝面 121 半導體裝置安裝墊 121A 安裝面 122 電子組件安裝墊 122A 安裝面 123 佈線 125 電子組件安裝貫穿部 130 板 132 加強件母材 140 佈線板 141 電子組件安裝貫穿部 150 佈線板 151 加強件 152 電子組件安裝貫穿部 155 加強件母材 200 傳統佈線板 201 佈線板主體 202 加強件 202A 開口部 203 黏著劑 204 半導體裝置 205 電極墊 097143010 57 200934347
206 内部連接端 208 焊料 209 封裝板 210 外部連接端 211 半導體裝置安裝墊 211A 安裝面 211B 表面 212 介電層 212A 表面 212B 表面 213 介廣孔 215 佈線圖案 216 介電層 216A 表面 217 介層孔 218 外部連接墊 218A 端配置面 221 防焊層 221A 開口部 223 開口部 225 焊塾 225A 表面 097143010 58 200934347
226 佈線 228 開口部 231 載體 231A 上表面 232 板 233 加強件母材 A 半導體裝置安裝區域 B 區域 C 距離 D 佈線板主體形成區域 E 切割位置 F 區域 G 距離 H 佈線板主體形成區域 I 切割位置 M 半導體裝置安裝區域 N 膨脹部 Wl-1 寬度 Wl-2 寬度 W2-1 寬度 W2-2 寬度 W3-1 寬度 097143010 59 200934347 W3-2 W4-1 W4-2 W5-1 W5-2 W6-1 W6-2 寬度 寬度 寬度 寬度 寬度 寬度 寬度
097143010

Claims (1)

  1. 200934347 七、申請專利範圍： 1. 一種佈線板，包括： 一佈線板主體，包括：一上面安裝一半導體裝置之半導體 褒置安裝塾、一設有該半導體裝置安裝墊之介電層及一内部 安裝該半導體裝置之半導體裝置安裝區域 :以及 一加強件’接合至該介電層之形成有該半導體裝置安裝墊 之側上的表面及設有一半導體裝置安裝貫穿部，以暴露該半 ❹導體裝置安裝區域，其中， 在該加強件之外周圍上提供一用以暴露該介電層之該表 面的位於該半導體裝置安裴區域外側之部分的第一凹口部。 2· —種佈線板，包括： 一佈線板主體，包括：一上面安裝一半導體裝置之半導體 裝置安装墊、一設有該半導體裝置安裝墊之介電層及一内部 安裝該半導體裝置之半導體裝置安裝區域；以及 一加強件，接合至該介電層之形成有該半導體裝置安裝墊 之侧上的表面及設有一半導體裝置安裝貫穿部，以暴露該半 導體裝置安裝區域，其中， 該加強件設有一貫穿部，以暴露該介電層之該表面的位於 該半導體裝置安裝區域外侧的部分。 3·如申請專利範圍第1項之佈線板，其中， 該佈線板主體包括：一在該介電層上所提供且上面安裝一 電子組件之電子組件安裝墊，以及 097143010 61 200934347 及加強件汉有-電子纟且件安裝貫穿部，以暴露該介電層 該表面的對應於安裝該電子組件之區域的部分。 史 4. 如申請專利範圍第3項之饰線板，其中， 該第-凹口部無電子組件安裝貫穿部雜合成—體。 5. 如申請專利範圍第i項之饰線板，其中， 。 該半導體裝置安裝貫穿部包括： 一容納部，用以容納該半導體裝置，以及 -第二凹口部’提供於該加強件之對應於該容納部 的部分中及暴露該介電層之該表面。 、雙 6. —種佈線板之製造方法， 该佈線板包括： 0 一佈線板主體，包括：一上面安裝一半導體裝置之 裝置安裝塾、—設有該半導體裝置安裝塾之介電層及 安裝該半導體裝置之半導體裝置安裝區域；以& 部 一加強件，接合至該介電叙形成有财導體裝 :側上的表面及具有一半導體裝置安裝貫穿部’ 導體裝置安裳區域，其t， 恭路§亥半 該製造方法包括： 一板形❹驟’形成-上面相鄰地且整合 佈線板主體之板； 罝有複數匈 一加強件母材形成步驟’形成—成為複數個 的加強件母材，該加特包括：該㈣縣置 097143010 62 200934347 口p，以暴路該板之對應於該半導 等體裝置安裝區域之部分，以 及一貝穿部，以暴露該介電芦夕 安裝區域外側之部分； θ之該表面的位於該半導體裝置 提供之該介電層的該表面上； -接合步驟黏著劑接合該加強件母材至在該板上所 以及 一切割步驟，在該接合步 材，以對之個別化。 禪後’切割該板及該加強件母
    7. 如申請專利範㈣6項之騎板之製造方法，其中， 形成該貫穿部，以在從該介電層之表面的對應於一第4 線板主體之外周圍的部分5兮人 ，a I刀至該介電層之表面的對應於/相 鄰於該第-佈線板主體之第二佈線板主體的外周圍之部分 的區域中暴露該介電層之該表面 8. 如申請專利範圍第6項之佈線板之製造方法，其中， 在該加強件母材形成步驟中，同時形成該半導體裝置安裝 貫穿部及該貫穿部。 9_如申請專利範圍第6項之佈線板之製造方法，其中， 該板包括：一在該介電層上所提供及上面安裝一電子組件 之電子組件安裝墊，以及 該加強件母材設有一電子組件安裝貫穿部，以暴露該介電 層之該表面的對應於形成該電子組件安裝墊之區域的部分’ 在該加強件母材形成步驟中，同時形成該電子組件安装貫 穿部、該半導體裝置安裝貫穿部及該貫穿部。 097143010 63 200934347 10. 如申請專利範圍第9項之佈線板之製造方法，進一步 包括： 一電子組件安裝步驟，在該接合步驟前，安裝該電子組件 於該電子組件安裝墊上。 11. 如申請專利範圍第2項之佈線板，其中， 該佈線板主體包括：一在該介電層上所提供且上面安裝一 電子組件之電子組件安裝墊，以及 φ 該加強件設有一電子組件安裝貫穿部，以暴露該介電層之 該表面的對應於安裝該電子組件之區域的部分。 12. 如申請專利範圍第11項之佈線板，其中， 該貫穿部與該電子組件安裝貫穿部係整合成一體。 13. 如申請專利範圍第2項之佈線板，其中， 該半導體裝置安裝貫穿部包括： 一容納部，用以容納該半導體裝置，以及 © —第二凹口部，提供於該加強件之對應於該容納部之侧壁 的部分中及暴露該介電層之該表面。 097143010 64
TW097143010A 2007-11-08 2008-11-07 佈線板及其製造方法 TWI442860B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007290789A JP5224784B2 (ja) 2007-11-08 2007-11-08 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW200934347A true TW200934347A (en) 2009-08-01
TWI442860B TWI442860B (zh) 2014-06-21

Family

ID=40640740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143010A TWI442860B (zh) 2007-11-08 2008-11-07 佈線板及其製造方法

Country Status (4)

Country Link
US (1) US8119929B2 (zh)
JP (1) JP5224784B2 (zh)
KR (1) KR101499974B1 (zh)
TW (1) TWI442860B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111952A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板
TWI419277B (zh) * 2010-08-05 2013-12-11 Advanced Semiconductor Eng 線路基板及其製作方法與封裝結構及其製作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US20110084375A1 (en) * 2009-10-13 2011-04-14 Freescale Semiconductor, Inc Semiconductor device package with integrated stand-off
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP5302234B2 (ja) * 2010-02-08 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2011181542A (ja) 2010-02-26 2011-09-15 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
US8609995B2 (en) 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
JPWO2012029549A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JPWO2012029579A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JPWO2012029526A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
JP2014045025A (ja) * 2012-08-24 2014-03-13 Sony Corp 配線基板及び配線基板の製造方法
TWI473552B (zh) * 2012-11-21 2015-02-11 Unimicron Technology Corp 具有元件設置區之基板結構及其製程
US9263376B2 (en) * 2013-04-15 2016-02-16 Intel Deutschland Gmbh Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
US9832860B2 (en) 2014-09-26 2017-11-28 Intel Corporation Panel level fabrication of package substrates with integrated stiffeners
KR102359873B1 (ko) * 2015-06-16 2022-02-08 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US10177060B2 (en) 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5940277A (en) * 1997-12-31 1999-08-17 Micron Technology, Inc. Semiconductor device including combed bond pad opening, assemblies and methods
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
JP2000243869A (ja) 1999-02-18 2000-09-08 Ngk Spark Plug Co Ltd 配線基板
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6437436B2 (en) * 2000-01-20 2002-08-20 Ang Technologies Inc. Integrated circuit chip package with test points
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
KR100394809B1 (ko) * 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20050121757A1 (en) * 2003-12-04 2005-06-09 Gealer Charles A. Integrated circuit package overlay
US7189929B2 (en) * 2004-01-16 2007-03-13 Hewlett-Packard Development Company, L.P. Flexible circuit with cover layer
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111952A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板
CN102111952B (zh) * 2009-12-28 2014-06-04 日本特殊陶业株式会社 多层布线基板
TWI419277B (zh) * 2010-08-05 2013-12-11 Advanced Semiconductor Eng 線路基板及其製作方法與封裝結構及其製作方法

Also Published As

Publication number Publication date
KR20090048328A (ko) 2009-05-13
JP5224784B2 (ja) 2013-07-03
US20090126981A1 (en) 2009-05-21
TWI442860B (zh) 2014-06-21
JP2009117703A (ja) 2009-05-28
US8119929B2 (en) 2012-02-21
KR101499974B1 (ko) 2015-03-06

Similar Documents

Publication Publication Date Title
TW200934347A (en) Wiring board and method for manufacturing the same
TW441051B (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
JP3621093B2 (ja) 集積回路装置を製造するための方法及び装置
TWI286373B (en) Semiconductor device and the fabricating method of the same
JP3557130B2 (ja) 半導体装置の製造方法
TW499746B (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
EP1187203A2 (en) A semiconductor device and method of manufacturing the same
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
TW201119003A (en) Semiconductor device packages and manufacturing method thereof
TW201005918A (en) Wafer level edge stacking
TW511422B (en) Method for manufacturing circuit device
TW200938045A (en) Wiring board and method for manufacturing the same
CN111276446B (zh) 薄膜倒装封装及薄膜倒装封装的制造方法
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
TW200532823A (en) Circuit device
TWI314761B (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
US20100096163A1 (en) Wiring board and method of manufacturing the same
JP2010263080A (ja) 半導体装置
TW200824082A (en) Manufacturing method of semiconductor device
TWI266375B (en) Semiconductor device and manufacture method thereof
US9362142B2 (en) Flip-chip electronic device and production method thereof
TW200917365A (en) Method of manufacturing semiconductor device
TWI685935B (zh) 半導體裝置及其製造方法
JP4596846B2 (ja) 回路装置の製造方法
TW442929B (en) Semiconductor device and manufacture thereof