TW200929932A - Circuit and method for setting data and their application to integrated circuits - Google Patents

Description

200929932 九、發明說明： 【發明所屬之技術領域】 本發明有關於積體電路’尤有關於積體電路的設定方法。 【先前技術】 第1圖顯示實體層、媒體存取控制（media access control, MAC)層 與開放式系統連結（open system interconnection，OSI)的七層網路模型 • 之間的對應關係。第1圖所示為OSI的七層網路模型，IEEE 802.3規範 ❹ 了媒體存取控制層110的資料訊框格式與實體層120的電氣特性。根據 不同的速度，實體層12〇有不同的分層架構，一方面使用(Media

Independent Interface/媒體獨立介面）或是 GMII (Gigabit Media

Independent Interface/超高速媒體獨立介面）的介面與媒體存取控制層 110溝通，另一方面使用MDI (MediumDependent Interface/媒介相關介 面）的介面與實體媒介（physicalmedium)層130溝通。 一般而言，網路驅動程式主要操作是針對媒體存取控制層，透過 MDC (management datacl〇ck/管理資料時脈）餘扪伽 ❹—細_;數據輸入/輸出管理）（請參考第3圖）來讀取或寫入該實 體層電路的暫存ϋ。為符合！EEE8G2.3之規範，每―個實體層電路具有 ^ 5個接腳（configuration pin)用以設定該實體層電路的位址，換言之， ,—個媒體存取控制層可依據不同的位址分別與不同的實體層電路進行 通訊。在IEEE 8〇2.3之規範下’媒體存取控制層11〇會發出如第2圖所 不的管理訊框格式（management frame f_〇，其中管理訊框格式 中之PHYAD欄位上的數值為媒體存取控制層m所指定溝通的實體層 電路。當實體層電路所設定的位址與管理訊框格式中之ρΗγΑ〇搁位上 的數值相等者，即是媒體存取控制層！ 1G所要溝通之實體層電路。然而， 5 200929932 在IEEE 802.3所規範這5位元的PHY AD值的規格下，習知的實體層電 路為了配合(符合)IEEE 802.3的規範，故利用5根腳位(pin)以接收$位 元的位址設定值。 【發明内容】 本發明之目的之一是提供一種實體層電路以解決上述的問題。 . 本發明之目的之一是提供一種實體層電路，能夠增加實體層位址設 • 定的彈性，更可減少實體層電路的接腳。 〇 為達成上述目的，本發明之積體電路，包括有··至少一接腳墊 (bonding pad); —偵測電路，耦接該至少一接腳墊，用以 少一接腳墊來接收一設定值，其中，該設定值係代表一優先順^ ; -介面電路，用以接收-輸入訊號，解析該輸入訊號以得出一鑑別 資料；-決定電路’麵接該偵測電路與該介面電路，用以依據該優 先順序以決定是否保留該鑑別資料；以及一第一儲存單元，麵接該 決定電路，用以依據該決定電路的決定以儲存該鑑別資料。 〇 本發明之另―個目岐提供—種龍電路的設定紐，包含以下步 驟：接收來自至少—接㈣的-設定值，該設定㈣代表-優先 •順序，接收—輸人訊號；根據崎人訊號，得到—鑑別資料；以 及依據該優先順序以決定是否保留該鑑別資料。 本發明之另-個目的是提供—種網錄置，包括有：一媒體存取控 制層電路；-實體層電路’係與該媒體存取控制層電路相柄接，該實體 2路接收-第-設定值’該第—設定㈣代表—優統序；該實體 層=路接收來自該媒體存取控制層電路的實體層位址(PHYAD);以及 該實體層·_威_序叫“轉縣㈣Μ為該實體 6 200929932 層電路的位址。 有關本發明之前述及其他技術内容、特點與功效，在以下配合參考 圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。 【實施方式】 * 在說明書及後續之申請專利範圍當中使用了某些詞彙來指稱 一 特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商 ❾ 可能會用不同的名詞來稱呼同一個元件。本說明書及後續之申請 專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件 在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項 當中所提及的「耦接」或「連接」一詞在此係包含任何直接及間接的電 氣連接手段。 本發明係以乙太網路之實體層電路作為範例說明，唯本發明之設定 電路與方法亦可應用於其他須要設定電路的積體電路上。 第3圖為本發明實體層電路之一實施例的架構方塊圖。請參考第3 Ο 圖，本發明實體層電路300包含：一 MII介面330、一 MD〗介面34〇、 一決定電路360、一暫存器電路350、一偵測電路32〇以及設定接腳31〇。 其中該設定接腳310包括有至少一接腳墊(b〇ndingpad)。 媒體存取控制層電路11〇會透過MII介面33〇來與實體層電路3〇〇 進行封包資料的傳送與接收，亦會透過一介面電路(例如：包括有mdc 和MDIO信號的介面）來存取暫存器35〇。憤測電路32〇係用以接收來自 該設定接腳310之設定值，並將該設定值儲存在該暫存器35〇，其中，該 没定值並非是㈣而是-種先後順序(Gnjer)或縣優先權(priOTity)，例 如.該設定值為00 ’則代表為第一優先權；該設定值為〇1，則代表為第 7 200929932 二優先權；該設定值為10，則代表為第三優先權；該設定值為u，則代 表為第四優先權。 該暫存器電路视具有複數個暫存器。其中，—位址暫存器用以儲 存媒體存取湖魏路11G所發㈣phyad值，以作為該實體層電路 3〇0的位址；至少—狀態暫純用以顯示該實體層電路300的狀離；至少 _控制暫存器用以控制實體層電路細的操作。尚有至少一暫存器用以 暫存上述的順序設定值。 ' 1 亥決定電路360餘據設定接腳310之設定值（即，優先權或稱先後 ❿順序），來決定媒體存取控制層電路110所發出與優先權(先後順序)相對 應的PHYAD值作為該實體層電路3〇〇之位址，並予以儲存於該實體層 電路3〇0之暫存器35〇之該位址暫存器中(換言之，該實體層電路係 以該位址暫存器所暫存的數值作為該實體層電路3〇〇之位址）。故媒體存 取控制層電路110可以藉由該PHYAD值（位址)來與該實體層電路3⑻ 進行溝通。-實施例，該決定電路包括有一儲存器36卜_比較電路 362以及一優先權控制電路363。 於此’舉一例子說明’請參閱第4圖，其中，該實體層電路細A的 設定接腳310之設定值為〇〇 (即為該實體層電路3〇〇A被設定為第一優 先權），該實體層電路300B的設定接腳310之設定值為〇1 (即為該實體 * 層電路30〇B被設定為第二優先權），該實體層電路300C的設定接腳31〇 - 之設定值為10 (即為該實體層電路300C被設定為第三優先權）；請同時 參閱第5圖，其中，實體層電路300A、300B、300C之決定電路36〇均包 含一儲存器361、一比較電路362以及一優先權控制電路363。當系統啟 動時’該實體層電路300A、300B、300C分別得知其優先順序為第一、 第二以及第三。當該媒體存取控制層電路11〇所發出的第一個管理訊框 格式的PHYAD值(例如是24)時，被設定為第一優先權的實體層電路3〇〇八 8 200929932 會將第一個管理訊框格式的PHYAD值(24)作為本身的位址，並儲存於暫 存器350中’此時’實體層電路300B、300c僅將第一個管理訊框格式的 PHYAD值(2句儲存於儲存器361中(其用意為用以得知位址24可能已被 其他實體層電路(300A)使用，故須排除作為本身的位址的可能性），並分 別等待不同於第一個管理訊框格式的PHYAD值(24)的下一個與下二個管 理訊框格式之PHYAD值。之後，再將該下一、與下二個管理訊框格式 之PHYAD值分別作為該實體層電路3〇〇B、3〇〇c本身的位址。例如：下 • 一、與下二個管理訊框格式的PHYAD值分別為15與26，則該實體層電 〇 路300B、300C的位址將自動分別調整成15與26。如此，該媒體存取控 制層電路110即可藉由位址24、15、26分別與實體層電路3〇〇A、3〇〇B、 300C作溝通。 當然，若下一個管理訊框格式的PHYAD值仍是24時(即表示該媒 體存取控制層電路110藉由位址24與實體層電路3⑻A進行溝通），該實 體層電路300B、300C將接收到的管理訊框格式的phyad值(仍是24) 與原先儲存於儲存器361之值(是24)利用比較電路362進行比對，若發 現二數值相同，比較電路362產生一相對應的比較結果（顯示二數值相 ❹ 同）’傳送至優先權控制電路363 ;優先權控制電路363即根據該比較結 果與本身之優先順序，產生一輸出訊號(表示不儲存目前的ΡΗγΑ^值）， • 以禁能暫存器350。之後’該實體層電路3〇〇B、3〇OC持續分別等待不同 • 於第—個管理赌格式的PHYAD值(24)的下-個與下二個管理訊框格式 的PHYAD值。-實施例，該優先權控制電路303可由—計數器或是一 力法器來代替，该計數器依據來自比較電路362的比較結果以決定是否 遞增，並依據該優先順序以決定遞增至多少數值以輸出—控制信號以控 制該位址暫存器是否儲存該PHYAD值。 °」工 —實施例，實體層電路300的設定接腳310與拉低(PUSH_L〇w)元件 9 200929932 或拉高（PUSH-HIGH)元件相麵接，可使該實體層電路3〇〇的設定接腳31〇 未接獅或GND時（浮接(FLOATING)狀態下），該偵測電路320仍可得到 00或11的設定值，如此可省略一些元件(ex:電阻、開關）。 應用於個人電腦方面，例如是一網路介面卡，只有一個實體層電路 300A與媒體存取控制層電路no相連接，本發明亦可使用。而且，該實 體層電路300A的設定接腳310可不須透過其他元件(ex:電阻、開關）耦 接至VDD或GND。 一實施例，本發明的實體層電路3〇〇具有一排除電路（圖未示）， Ο 用以直接排除一些特定的位址。例如：一實體層電路被設計成排除16-31 的位址，則該排除電路偵測(發現)到該管理訊框格式的pHYAD欄位的第 5位70為1時’可直接捨棄此管理訊框格式以排除此pHYAD攔位的數值 作為該實體層電路的位址的可能性。另—實施例，將此1631的數值已事 先儲存在該決定電路360之該儲存器361中，以預設位址16-31可能會被 其他實體層電路制’故獅除不可作為本躲位址。 另一實施例，上述的設計，可協助本發明的實體層電路3〇〇尚可與 傳統實體層電路相配合’例如，10槔的網路交換設備包括有一媒體存取 ❹控制層電路110與6個本發明的實體層電路3⑻與1()個傳統實體層電路 相麵接’其巾，本發明的6個實體層電路已排除ΐ6_3ι位址作為自 , ㈣位址，且具有三個設定接腳，可用來分別設定為第-、第二、第三、 .第四、、第五與第六優先權(此為舰师，當然無馳序設定，例如亦可 设疋為第-與第三〜第七優先權）；而該1〇個傳統實體層電路分別罝有五 個設定接·以設定本身驗址。如此，只要將該1()個傳統實體層電路 的五個設定接腳分別設定成介於_位址的任ι〇個不同位址即可。冬 然’本3兒明書中的數字僅為舉例說明方便此領域的人士可輕易改變其 相關設計。 200929932 本發明實體層電路之實體層位址設定方法及其農置可符合正EE 8〇2.3之規範，而且不需要用到多達五根腳位來進行實體層位址之設定。 且可與傳統的實體層電路相配合。此外，亦不需要去限定媒體存取控制 層電路110 —定得發出那些PHYAD，才能與實體層電路進行溝通，因而 能更增添實體層位址設定的彈性。此外，本發明相較習知技術尚有其他 優點。其一：由於習知技術之實體層電路之位址係由五根設定接腳的輸 • 入值所設定，所以一旦欲改變該習知技術之實體層電路之位址時，則使 0 用者須改變該五根設定接腳的輸入值(藉由外部的元件(例如：開關）的改 變）’始可完成。本發明則無須上述的調整動作。其二：可避免習知技術 之實體層電路之位址設定不正確(例如：設定重覆的問題，可能是人工設 定錯誤、電路空焊造成)的問題，以減少設備製造商的製造成本。 在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本 發明之技術内容’而非將本發明狹義地限制於上述實施例’在不超出本 發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於 本發明之範圍。 200929932 【圖式簡單說明】 第1圖顯示實體層、媒體存取控制層與開放式系統連結的 七層網路模型之間的對應關係。 第2圖顯示的管理訊框格式之所有欄位。 第3圖為本發明實體層電路之一實施例的架構方塊圖。 第4圖顯示一個媒體存取控制層電路連接三個實體層電路 的配置示意圖。 • 第5圖顯示本發明決定電路之一實施例的架構方塊圖。 ❹ 【主要元件符號說明】 110媒體存取控制層電路 120、300、300A、300B、300C 實體層電路 130實體媒介層 310設定接腳 320偵測電路 330MII介面 340 MDI介面 ❹ 350暫存器電路 360決定電路 361儲存器 " 362比較電路 363優先權控制電路 12

Claims (1)

1. 200929932 卜、申請專利範圍： 、一種積體電路’包括· 至少一接腳墊(bonding pad); 一偵測電路，耦接該至少一接腳墊，用以透過該至少一接腳墊 來接收一設定值，其中，該設定值係代表一優先順序； 一介面電路，用以接收一輸入訊號，解析該輸入訊號以得出一 鑑別資料； Ο 鬌 決定電路’祕糊測電路與該介面電路，以依據該優先 順序以決定是否保留該鑑別資料；以及 〜儲存單7C ’ _接錢定電路’用以依據該決定電路的決 疋以儲存該鑑別資料。 2 範圍第，1項所記載之積體電路，其中該決定電路包括： 第二儲存。…儲存至少—資料’該決定電路更依據該 早兀所儲存的資料以決定是否保留該鑑別資料。 如申睛專利範圍第^ π —比較電路，載之賴電路，射顧定電路更包括： 所错存的資料輿儲存單元，用以依據該第二儲存單元 、 料與_财料，叫定是否保留該鑑別資料。 如申請專利範圍第 飞先權控制電路路’其中該決定電路更包括: 較電路㈣Κ轉該钱順序與該 科。 •制該第1存單元是否儲存該鑑別資 13 200929932 積體電路，其中該優先權控制電路包 、如申請專利顧第4項所記載之 括有一計數器。 6、如申請專利範圍第i 5l, s ^ %己戰之積體電路’其中該至少一接腳墊分 別雛至-拉刪SH，轉或—拉高___元件。 7、 如申請專利範圍第2項所 ^己載之積體電路，其中該第二儲存單元已 預先儲存至少一特定資料。 、如申請專利範圍第1項所記載之積體電路’更包含： 一排除電路’_該介面電路，用以排除至少-特⑽別資料。 、如申請專利範圍第8項所今栽α 監視該鑑別資料的至少—位^電路’其中’該排除電路係用以 少-特缝別資料。_數值’並依據該監視結果简除該至 ❹W如申請專讎Μ丨_記叙《電路，絲―_實體層電路。 ， 如制第10項所記載之積魏路，其中該介 极一 MDIO/MDC介面電路。 电峪係支 12管====料—號為- 資料係該 13、如申请專利範圍第12項所記载之積體電路，其中該鑑別 14 200929932 管理訊框格式中的實體層位址(PHYAD)。 14、 如申請專利範圍第13項所記載之積體電路，其中該決定電路包括： 一第二儲存單元，用以儲存至少一資料，該決定電路更依據該 第二儲存單元所儲存的資料以決定是否保留該實體層位址。 15、 如申請專利範圍第14項所記載之積體電路，其中該決定電路更包 - 括： U —比較電路，耦接該第二儲存單元，用以依據該第二儲存單元 所儲存的資料與該實體層位址，以決定是否保留該實體層位 址0 16、 如申請專利範圍第15項所記載之積體電路，其中該決定電路更包 括： 一優先權控制電路，耦接該比較電路，用以根據該優先順序與 該比較電路的輸出以控制該第一儲存單元是否保留該實體層 位址。 、 17、如申請專利範圍第16項所記載之積體電路，其中該優先權控制電路 包括有一計數器。 18、 如申請專利範圍第13項所記載之積體電路，更包含： 一排除電路，耦接該介面電路，用以排除至少一特定位址。 19、 如申請專利範圍第13項所記載之積體電路，其中該至少一接腳墊 15 200929932 刀別麵接至-拉低(PUSH-LOW)元件或-拉高（push-HIGH)元件。 20如申请專利範圍_ 19項所記載之積體電路，其中該至少一接腳塾 係為一浮接狀態。 • 2卜如中請專利細第13項所記載之積體電路，其中該至少―接腳塾 之數量係小於5。 〇 22、一種積體電路的設定方法，包含以下步驟： 接收來自至少-接腳塾的—設定值，該設定值係代表一優先順 序； 接收一輸入訊號； 解析該輸入訊號，得到一鑑別資料；以及 依據該優先順序以決定是否保留該鑑別資料。 23、如申請專利細第22項所記叙方法，其中該決定步驟還包括： ❹ 依據預'^資料與⑽別資料之比較結果，以決定是 否保留該鑑別資料。 • 24、如帽專利細第22項所記叙方法，其中該決定步驟還包括： 依據該設定值以計數出現不_該_資料之次數，以產生-計 數值；以及 當:數值與該設定值相對應時，儲存該鑑別資料至一倚存翠 200929932 25、 如申請專利範圍第22項所記載之方法，更包含： 監視該鑑別資料的至少一位元的數值，並依據該監視結果以排除該 鑑別資料。 26、 如申請專利範圍第22項所記載之方法，係應用於一網路之實體層電 路。 - 27、如申請專利範圍第26項所記載之方法，其中該輸入訊號係為一管 φ 理訊框格式，該鑑別資料係該管理訊框格式中的實體層位址 (PHYAD) 〇 28、 如申請專利範圍第26項所記載之方法，其中該至少一接腳墊之數 量係小於5,且不小於1。 29、 如申請專利範圍第27項所記載之方法，其中該決定步驟還包括： 依據至少一第一預設資料與該實體層位址之比較結果，以決定 是否保留該實體層位址。 ❹ 30、 如申請專利範圍第27項所記載之方法，其中該決定步驟還包括： 依據該設定值以計數出現不同的該實體層位址之次數，以產生一 ’ 計數值；以及 當該設定值與該計數值相對應時，儲存該實體層位址至一儲存 flW 一 早兀。 31、 如申請專利範圍第27項所記載之方法，更包含： 17 200929932 當該實體層位址等於―第_ 位址 預狄貧料時，放棄讀實體層 32、一種網路裝置，包括有： 一媒體存取控制層電路；以及 -實體層電路，健該频麵 收一第一設定值，，笛 工 路相耦接，謗實 乐以值，該第一設定值係代 /實體層電路接 路接收來自該親魏㈣ 序々實體層電 該實體層電路依據祕杰二 實體層位址(PHYA〇);以及 ❹ _ 實體層電路的位址。順序以決定出該實體層位址是否為該 ^網魏置，其中該實體層電路包括： 體層電二:定出該實體層位址作為該實 用以錯存該實體層位址。 34、 如申請專利範圍第32 -排除 ra # 载網路裝置，其中該實體層電路包括： 排除電路，用以排除至少-特定位址。 35、 如申請專利範圍第％ 一债測· Ε β ^路裝置，其中該實體層電路包括： 一制電路’用以接收該第_設定值； (PHYAD);接收來自该媒體存取控制層電路的實體層位址 以決定路細介面電路，依據該優先順序 一第一儲存„°二 址疋否為該實體層電路的位址；以及 址。以’耦接該決定電路，用以儲存該實體層電路的位 200929932 36、 如申請專利範圍第35項所記載之網路裝置，其中該介面電路係支 援一 MDIO/MDC介面電路。 37、 如申請專利範圍第35項所記載之網路裝置，其中該決定電路包括： 一第二儲存單元，用以儲存至少一資料，該決定電路更依據該 第二儲存單元所儲存的資料以決定是否保留該實體層位址。 38、 如申請專利範圍第37項所記載之網路裝置，其中該決定電路更包 括： 一比較電路，耦接該第二儲存單元，用以依據該第二儲存單元 所儲存的資料與該實體層位址，以決定是否保留該實體層位 址。 39、 如申請專利範圍第38項所記載之網路裝置，其中該決定電路更包 括： 一優先權控制電路，耦接該比較電路，用以根據該優先順序與 該比較電路的輸出以控制該第一儲存單元是否保留該實體層 位址。 40、 如申請專利範圍第39項所記載之網路裝置，其中該優先權控制電路 包括有一計數器。 41、 如申請專利範圍第35項所記載之網路裝置，更包含： 一排除電路，耦接該介面電路，用以排除至少一特定位址。 19 200929932 42、如申請專利範圍第41項所記載之積體電路，其中，該排除電路係用 以監視該鑑別資料的至少一位元的數值，並依據該監視結果以排除該 至少一特定鑑別資料。

   20