KR100467324B1 - 외부버스 인터페이스를 이용한 이더넷 물리계층장치의레지스터 관리장치 및 그 방법 - Google Patents

외부버스 인터페이스를 이용한 이더넷 물리계층장치의레지스터 관리장치 및 그 방법 Download PDF

Info

Publication number
KR100467324B1
KR100467324B1 KR10-2002-0074463A KR20020074463A KR100467324B1 KR 100467324 B1 KR100467324 B1 KR 100467324B1 KR 20020074463 A KR20020074463 A KR 20020074463A KR 100467324 B1 KR100467324 B1 KR 100467324B1
Authority
KR
South Korea
Prior art keywords
mdio
physical layer
register
layer device
external bus
Prior art date
Application number
KR10-2002-0074463A
Other languages
English (en)
Other versions
KR20040046519A (ko
Inventor
김대업
주범순
정해원
이형호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0074463A priority Critical patent/KR100467324B1/ko
Priority to US10/704,020 priority patent/US7185134B2/en
Publication of KR20040046519A publication Critical patent/KR20040046519A/ko
Application granted granted Critical
Publication of KR100467324B1 publication Critical patent/KR100467324B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)

Abstract

본 발명에 의한 외부버스 인터페이스를 이용한 이더넷 물리계층장치의 레지스터 관리장치 및 그 방법은 외부버스 인터페이스 접속기능을 가진 중앙처리장치, 상기 중앙처리장치와 상기 외부버스 인터페이스로 접속하고 상기 외부버스 인터페이스를 MDIO 인터페이스로 변환하여 물리계층장치와 통신을 수행하는 인터페이스변환부를 포함하는 것을 특징으로 하며, 외부버스 인터페이스를 이용한 기가bps급 이상 이더넷 물리계층장치의 레지스터 관리장치를 구성하여, 기가bps급 이상의 속도를 가지는 이더넷 시스템에서 제어국 프로세서 선정시 물리계층장치의 레지스터를 관리하기 위한 MDIO 인터페이스 지원 여부를 고려하지 않고 시스템의 특성만을 고려하여 선정할 수 있게 하여, 적용 가능한 프로세서의 선택의 폭을 넓혀 경쟁력을 가지고 시스템을 구현할 수 있다.

Description

외부버스 인터페이스를 이용한 이더넷 물리계층장치의 레지스터 관리장치 및 그 방법{Apparatus for managing ethernet physical layer registers using External Bus Interface and method thereof}
본 발명은 기가bps급 이상의 속도를 가지는 이더넷 시스템에서 물리계층장치의 레지스터를 관리하기 위해 외부버스 인터페이스를 MDIO인터페이스로 변환을 하여 제어국 프로세서와 물리계층장치간에 데이타 송수신을 위한 관리 장치 및 그 인터페이스 변환방법에 관한 것이다. 종래에는 기가bps급 이더넷 시스템 내 물리계층장치의 레지스터를 관리하기 위해서는 직접 접근방식의 MDIO인터페이스를 지원하는 제어국 프로세서를 사용하고, 10Gbps급 이상 이더넷 시스템 내 물리계층장치의 레지스터를 관리하기 위해서는 간접 접근방식의 MDIO인터페이스를 지원하는 제어국 프로세서를 사용하여 자동 확인과정을 거쳐 물리계층장치의 레지스터를 관리하였다. 그 외에 대부분 기가비트 이더넷에 또는 다중 포트 스위치에 연결된 이더넷 물리계층에서 직접접근방식의 MDIO 관리 인터페이스를 지원하는 제어국 프로세서를 가지고 자동 확인과정을 거쳐 물리계층장치의 상태 레지스터를 효율적으로 관리하는 방법이나 주소를 할당하는 데 국한 되어 있다.
제어국 프로세서가 MDIO 인터페이스 대신 외부버스 인터페이스를 이용하여 물리계층장치의 레지스터를 관리하기 위해서는, CS(Chip Select) 신호, 26MHz~33MHz이상의 주파수를 가지는 클럭신호, 주소버스(Address Bus), 데이터버스, 및 R/W*(Read not Write) 신호등으로 구성되며 병렬로 데이터를 전송하는 외부버스 인터페이스를 최대 주파수가 2.5MHz인 MDC(Management Data Clock)라는 클럭신호와 MDIO라는 양방향 신호로 구성되며 하나의 신호핀에 직렬로 데이터를 전송하는 MDIO인터페이스로 변환해야 한다. 따라서, 병렬 데이터 처리와 직렬 데이터 처리간 데이터 처리 방식에 따른 차이, 주파수 차이에 따른 처리 시간 차이 및 서로 다른 형태의 인터페이스를 함께 지원하기 위한 데이터버스와 주소버스의 Masking 문제 등을 고려하여 제어국 프로세서가 고유 목적에 따른 외부버스 인터페이스와 MDIO 인터페이스를 함께 지원할 수 있도록 하여야 한다.
그러나 위에서 설명한 것처럼, 기가bps급 이하 이더넷 시스템의 물리계층장치(MMD : MDIO Manageable Device) 내 레지스터를 관리하기 위한 접근방식으로 직접 방식의 MDIO(Management Data Input/Output) 인터페이스를 정의하고, 10Gbps급 이상 이더넷 시스템의 물리계층장치 내 레지스터를 관리하기 위한 접근방식으로 간접 방식의 MDIO인터페이스를 정의하고 있어, 기가bps급 이상 이더넷 시스템의 물리계층장치 내 레지스터를 관리하기 위해서는 제어국 프로세서가 MDIO 인터페이스를 지원해야만 하나, 시스템의 특성에 따라 선정하는 모든 제어국 프로세서가 MDIO 인터페이스를 지원하기는 현실적으로 불가능한 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 기가bps급 이상 속도를 가지는 이더넷 시스템에서, 제어국 프로세서의 외부버스 인터페이스를 이용하여 물리계층장치의 레지스터를 관리하는 기가bps급 이상 이더넷 시스템의 물리계층장치 내 레지스터 관리장치 및 이를 위한 인터페이스 변환방법을 제공하는데 있다.
도 1은 종래의 기가bps급 이상 이더넷 물리계층장치의 레지스터 관리장치의 구성도이다.
도 2는 종래의 기가bps급 이상 이더넷 물리계층장치의 MDIO 인터페이스 신호 프레임도이다.
도 3은 종래의 외부버스 인터페이스 신호에 대한 타이밍도이다.
도 4는 본 발명에 의한 기가bps급 이상 이더넷 물리계층장치의 레지스터를 관리하는 장치의 구성도이다.
도 5는 본 발명에 의한 외부버스 인터페이스 신호열의 상세 프레임도이다.
도 6은 본 발명에 의한 외부버스인터페이스/MDIO인터페이스 변환장치부의 세부 블록도이다.
도 7은 본 발명에 의한 인터페이스 변환 방법의 흐름도이다.
도 8은 본 발명에 의한 인터페이스 변환 방법의 일 실시예의 흐름을 보여주는 흐름도이다.
도 9는 본 발명에 의한 이더넷 물리계층장치의 레지스터 읽기/쓰기에 따른외부버스 인터페이스에 있어서 주요 신호의 타이밍도이다.
상기의 기술적 과제를 이루기 위하여 본 발명에 의한 물리계층장치의 레지스터를 관리하는 장치는 외부버스 인터페이스 접속기능을 가진 중앙처리장치; 상기 중앙처리장치와 상기 외부버스 인터페이스로 접속하고 상기 외부버스 인터페이스를 MDIO 인터페이스로 변환하여 물리계층장치와 통신을 수행하는 인터페이스변환부;를 포함하는 것을 특징으로 한다.
상기의 기술적 과제를 이루기 위하여 본 발명에 의한 어드레스 버스 구조는 물리계층장치의 레지스터를 억세스하는 방식을 결정하는 제1마스크부; 정합 확인용 주소인지를 구분하는 제1어드레스부; PRT어드레스부; devad부; 레지스터어드레스를 포함하는 것을 특징으로 한다.
상기의 기술적 과제를 이루기 위하여 본 발명에 의한 데이터 버스 구조는 MDIO 쓰기의 완료 여부를 상기 중앙처리장치에 통보하는 데이터가 실리는 제1마스크부; MDIO 통신 채널의 상태와 쓰기 및 읽기 작업의 상태를 알려주는 제2마스크부; 상기 물리계층장치(MMD)와 송수신하는 데이터가 실리는 데이터부;를 포함하는 것을 특징으로 한다.
상기의 기술적 과제를 이루기 위하여 본 발명에 의한 인터페이스 변환 방법은 외부버스 인터페이스의 어드레스 버스와 데이터 버스에 소정의 마스크 영역을 설정하는 단계; 상기 중앙처리장치로부터 수신하는 소정의 제어신호들과 상기 마스크 영역의 값들에 기초하여 상기 물리계층장치의 레지스터에 접속하는 방식을 결정하는 단계; 상기 접속 방식을 결정하는 단계에서 결정된 방식으로 상기 물리계층장치의 레지스터와 통신을 수행함으로써 상기 물리계층장치의 레지스터에 읽기/쓰기를 수행하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 일 실시예를 상세히 설명하기 이전에, 먼저 종래의 구성과 그 구성에 따른 신호 프레임 및 타이밍을 도 1 내지 도 3을 참조하면서 간략하게 설명하도록 한다. 도 1은 종래의 기가bps급 이상 이더넷 물리계층장치의 레지스터 관리장치의 구성도이다. MDIO 인터페이스를 지원하는 프로세서로 제어국을 구성하여 제어국 프로세서가 이더넷 물리계층장치 내의 레지스터를 직접 접근하도록, 프로세서 제어국과 이더넷 물리계층장치만으로 이더넷 물리계층장치 레지스터 관리부를 구성하고 있는 것을 알 수 있다. 도 2는 종래의 기가bps급 이상 이더넷 물리계층장치의 MDIO 인터페이스 신호 프레임도이다. 직접접근방식 관리신호 프레임(201)은 32비트로 구성된 프리엠블(Preamble) 신호, 프레임의 시작을 나타내는 2비트의 ST(Start of Frame) 신호, 관리신호 프레임의 운용 용도를 나타내는 2비트의 OP(Operation Code) 신호, 물리계층의 특정 주소를 나타내는 5비트의 PHYAD(Phy Address) 신호, 해당 물리계층의 레지스터 주소를 가리키는 5비트의 REGAD(Register Address) 신호, 2비트의 TA(Turn Around) 신호, 16비트의 데이터 영역 및 Idle 신호로 구성된다. 간접접근방식 관리신호 프레임(202)은 32비트로 구성된 프리엠블 신호와, 프레임의 시작을 나타내는 2비트의 ST신호, 관리신호 프레임의 운용 용도를 나타내는 2비트의 OP신호, 이더넷의 확장성을 고려하여 추가한 5비트의 PA(Port Address) 신호, 5비트의 DA(Device Address) 신호, 2비트의 TA신호, 16비트의 주소/데이터 신호 및 Idle 신호로 구성된다.
직접접근방식 관리신호 프레임(201)은 프리엠블 신호 32비트를 모두'1'로, ST신호는 '01'로, OP 신호는 읽기 용도인 경우'10'으로, 쓰기 용도인 경우'01'로 각각 정의하고, PHYAD신호와 REGAD 신호를 이용하여 물리계층장치의 해당 레지스터로 접근하고, 독립된 데이터 영역을 통해 데이터를 전송하며, 기가비트 이하의 전송속도를 갖는 이더넷 시스템에 사용된다. 간접접근방식 관리신호 프레임(202)은 프리엠블 신호 32비트를 모두'1'로, ST신호는'00'으로, OP 신호는 주소 용도인 경우'00'으로, 쓰기 용도인 경우'01'로, 읽기 용도인 경우'11'로, 읽기증가 용도인 경우는'10'으로 각각 정의하고, PA신호와 DA 신호 및 주소용 프레임의 주소/데이터 영역에 기록된 주소를 이용하여 물리계층장치의 해당 레지스터로 접근하나, 독립된 데이터 영역을 갖지 않아 주소/데이터 영역에 주소정보를 담아 주소용 프레임을 보낸 후, 바로, 주소/데이터 영역에 데이터를 삽입하여 데이터용 프레임을 보내어 데이터를 전송하며, 10기가비트 이상의 전송 속도를 가지는 이더넷 시스템에 사용된다.
도 3은 종래의 외부버스 인터페이스 신호에 대한 타이밍도이다. 주소버스인 ADDR(n), 해당 레지스터가 속한 소자를 선택하기 위한 소자선택신호인 CS, 데이터를 읽고 쓰게 하기 위한 R/W*, 해당 레지스터가 속한 소자의 출력 인에이블 신호인 OE*, 여러 개의 주소를 버스트(Burst)하게 전송하는지를 알리는 BLAST, 바이트 단위의 쓰기를 제어하기 위한 WBE(Write Byte Enable), 데이터버스인DATA, 통신 데이터의 패리티 검사를 위한 Par및 패리티 검사 결과로 확인한 통신 데이터 오류를 나타내는 신호인 Err에 대한 타이밍을 외부버스 인터페이스의 운용 클럭인 EBICLK를기준으로 작성한 것이다. 도면에서 EBICLK는 제어국 프로세서에 따라 주파수 가변이 가능하고, R/W* 신호도 각각 별도의 신호선으로 할당이 가능하며, BLAST는 하나의 주소에 대해 한 주기로 하는 경우 통신이 마무리되는 바로 직전까지 활성으로 되었다가 비활성으로 바뀌고, A와 B는 데이터 버스의 사용되는 열에 따라 변할 수 있으며 바이트 단위로 정해진다.
이제, 상기의 기존 기술에 대비하여 본 발명의 바람직한 일 실시예를 도 4 내지 도 9를 참조하면서 설명하도록 한다. 도 4는 본 발명에 의해 개선된 이더넷 물리계층장치 레지스터 관리부에 대한 블럭 구성도이다. 일반적으로 기가비트 이상의 전송속도를 가지는 이더넷 시스템 물리계층장치(MMD, 403)내 레지스터는 MDIO 인터페이스를 관리하기 위하여는 제 1도와 같이 MDIO 통신 인터페이스를 지원하는 제어국 프로세서가 필요하나, 시스템의 특성을 고려하여 선정되는 제어국 프로세서 모두가 물리계층장치 레지스터를 관리하기 위한 MDIO 인터페이스를 지원한다는 것이 불가능하기 때문에, 대부분의 제어국 프로세서가 내장하고 있는 외부버스 인터페이스를 통해 MDIO 인터페이스를 지원할 수 있도록 하는 외부버스 인터페이스/MDIO 인터페이스 변환장치(402)를 포함하여 기가비트 이상의 이더넷 물리계층장치 레지스터 관리장치를 구성함으로써, 제어국 프로세서가 외부버스 인터페이스 기능을 갖고 있으면 MDIO 인터페이스 없이도 기가비트 이상의 이더넷 물리계층장치(403)들을 관리할 수 있도록 하였다.
도 5는 본 발명에 의해 개선된 외부버스 인터페이스 신호열(어드레스 버스(500) 및 데이터버스(510))의 상세 프레임 구조이다. 제어국 프로세서(401)가외부버스 인터페이스를 통해 MDIO 인터페이스를 지원하고, 이더넷 물리계층장치를 제외한 다른 레지스터를 외부버스 인터페이스로 직접 관리하기 때문에, 외부버스 인터페이스 주소열(500)과 데이터열(510)에 몇 가지 마스크영역을 두어 외부버스 인터페이스와 MDIO 인터페이스를 정합할 수 있는 정합알고리즘을 사용 가능하게 하고, 외부버스 인터페이스로 직접 주변 레지스터에 접근할 것인지 외부버스 인터페이스/MDIO 인터페이스 변환장치(402)를 사용하여 MDIO에 접근할 것인지를 구분할 수 있게 해야 한다. 도 5를 보면, 어드레스버스(500)는 K개의 비트로 구성되고 MDIO로 연결하고자 하는지와 직접 주변 레지스터에 접근하고자 하는지를 구별하는 AMASK(501), L개의 비트로 구성되고 정합 알고리즘에서 확인작업을 수행하는 지를 구분하는 정보를 포함하는 PolADDR(502) 및 간접접근방식 MDIO내에 존재하는 PRTAD(503), DEVAD(504), Register Address(505)로 구성된다. PRTAD(503)는 5비트로 구성되며, 10기가비트 이더넷에서 32개의 포트까지 사용할 수 있도록 32개의 포트를 구분할 수 있는 주소이다. DEVAD(504)는 5비트로 구성되며, 10기가비트 이더넷에서 32개의 개별장치를 사용할 수 있도록 32개의 장치를 구별할 수 있는 주소이다. Register Address(505)는 특정 포트, 특정 장치내에 도달된 MDIO 프레임이 해당되는 레지스터를 찾아갈 수 있도록 하는 레지스터 주소이다. 데이터 버스(510)는 M개의 비트로 구성되는 정합알고리즘 확인 작업시 MDIO 쓰기 작업이 완료되었는지를 제어국 프로세서에 통보하는 PolMask(511), N개의 비트로 구성되는 MDIO 통신채널의 상태와 쓰기/읽기 작업의 진행 상태를 나타내는 DMask(512) 및 16비트로 구성되는 MMD와의 통신용 데이터로 이루어진다. 여기서 K, L, M, N은 설계에 따라 임의설정이 가능하다.
도 6은 본 발명에 의한 제어국 프로세서의 외부버스 인터페이스와 기가비트이상의 이더넷 물리계층장치의 MDIO인터페이스간을 정합하는 외부버스 인터페이스/MDIO 인터페이스 변환장치(402)의 블럭 구성도로 제1관리부 내지 제3관리부(601,602,603)로 구성된다. 제1관리부(601)는 상기 외부버스 인터페이스에서 MDIO 프레임 변환에 필요한 소정의 신호들 (CMDDIO_ADDR, DMDIO_DATA, CMDIO_RW*; 이 신호들의 용도는 아래에서 설명함)을 생성하여 제3관리부(603)로 출력하고, 제어국 프로세서가가 외부장치의 레지스터를 직접 억세스하는 경우에는 제2관리부(602)와 통로를 형성하여준다. 즉 제1관리부(601)는 제 3도에 명시된 타이밍을 갖는 제어신호들과 초기화신호(RESET)를 입력받아, 제어국 프로세서가 직접 접근할 수 있는 제2관리부(602)를 두어 EXTCTRL 신호로 외부장치의 레지스터를 제어할 수 있다. 또한 제2관리부(602)는 상기 외부장치의 레지스터 정보를 상기 제어국 프로세서가 처리할 때까지 저장한다. 한편 제2관리부(602)에 쓰기나 읽기가 완료되면 읽기/쓰기가 제대로 수행되었는지를 알리는 EBI_COMP신호를 제1관리부(601)로 인가한다. 제3관리부(603)는 제1관리부(601)로부터 상기 MDIO프레임 변환에 필요한 소정의 신호들을 수신한 후 MDIO프레임을 생성한 후 상기 물리계층장치와 접속하여 상기 물리계층장치의 레지스터에 읽기/쓰기를 수행한다.
이하 상기 내용을 좀더 자세히 알아본다. 제1관리부(601)는 외부버스 인터페이스 통신과 MDIO통신이 독립적으로 진행될 수 있도록 MDIO 프레임에 대한 정보(예를 들면 채널 상태정보)를 MDIO통신과 관련된 주소를 나타내는 CMDIO_ADDR, MDIO통신과 관련된 데이터를 나타내는 CMDIO_DATA, MDIO 읽기/쓰기 모드를 나타내는 CMDIO_RW*를 통하여 제3관리부(603)로 인가한다. CMDIO_ADDR는 MDIO 채널사용, 즉 통신명령이 실행되면 또 다른 MDIO 통신명령이 실행되기 전까지 외부버스 인터페이스 채널과는 독립적으로 직전의 MDIO주소를 계속적으로 인가하는 주소버스이다. CMDIO_DATA는 MDIO 채널사용 즉 통신명령이 실행되면 또 다른 MDIO통신명령이 실행되기 전까지 외부버스 인터페이스와는 독립적으로 직전의 MDIO와 관련된 데이터를 계속적으로 인가하는 데이터버스이다. 제3관리부(603)는 제1관리부(601)로부터 CMDIO_ADDR, CMDIO_DATA, CMDIO_RW*를 통해 MDIO프레임에 대한 정보를 수신한 후 종래의 직접 또는 간접접근방식 관리신호 프레임(202)를 생성하여 해당되는 MMD의 레지스터에 접근하며, MDIO 쓰기 통신이 정상적으로 완료되었음을 알리는 MDIOWRF, MDIO읽기 통신이 정상적으로 완료되었음을 알리는 MDIORDF, MDIO통신이 진행중인지를 나타내는 KeepMDIO와 MMD로부터 읽어들인 데이터 정보를 VMDIODATA(15:0)에 실어 제1관리부(601)에 전달한다.
이제, 상기의 구성을 가지면서 구체적인 인터페이스 변환 절차를 설명하도록 한다. 도 7은 본 발명에 의한 인터페이스 변환 방법의 흐름도이고, 도 8은 본 발명에 의한 인터페이스 변환 방법의 일 실시예의 흐름을 보여주는 흐름도이다. 먼저 외부버스 인터페이스의 어드레스 버스와 데이터 버스에 도 5에 나타난 바와 같이 소정의 마스크 영역을 설정한다(701단계). 이 버스들의 각 필드의 역할은 위에서 설명한 바와 같다. 다음으로 외부 버스 인터페이스를 가지는 제어국 프로세서로부터 도 6에 나타난 바와 같은 각종 제어신호들과 상기 마스크 영역의 값들을 기초로하여 상기 물리계층장치의 레지스터에 접속하는 방식을 결정하게 된다. 즉 직접/간접 접근방식에 의한 물리계층장치의 레지스터에 접속하기 위한 도 2에 도시된 바와 같은 관리 프레임을 형성할 것인지 혹은 직접 외부버스 인터페이스로 외부장치의 레지스터에 접근할 것인지를 결정하게 된다(703단계). 이러한 결정방식에 기초하여 각 레지스터와 통신을 수행함으로써 상기 물리계층장치의 레지스터에 읽기/쓰기를 수행한 후(705단계), 그 정보를 제어국 프로세서로 전달하고 혹은 전달받게 된다(707단계).
이제, 상기의 흐름을 가지면서 구체적으로 외부버스 인터페이스와 MDIO 인터페이스변환을 수행하는데 있어서, 본 발명에 의한 변환방법의 일 실시예를 도 8을 참조하며 상세히 살펴본다. 도 8에서 IDLE 상태(801)는 시스템이 리셋되어 초기화 되거나 모든 통신 완료시 복귀되는 초기 상태로서, 구체적인 신호들의 상태를 보면, 외부버스 인터페이스로 입출력되는 병렬 신호열인 PINTDATA가 실리는 데이터 버스를 하이 임피던스(High Impedance) 상태로 셋팅하고, CMDIO_ADDR를 운용자에 의해 정해지는 초기값(Int1)으로 셋팅하며, CMDIO_DATA를 운용자에 의해 정해지는 초기값(Int2)으로 셋팅하고, CMDIO_RW*를 운용자에 의해 정해지는 초기값(Int3)으로 셋팅하며, KEEPMDIO를 비활성 상태로 셋팅하고, EBI_COMP를 비활성 상태로 셋팅한다. 여기서, act는 활성상태를 나타내고 !act는 비활성상태를 나타낸다. IDLE 상태(801)에서 외부버스 인터페이스/MDIO 인터페이스 변환장치(402)는 통신 모드에 따라 아래의 4가지 형태로 동작한다.
첫째, MDIO통신과 관련이 없는 외부버스 인터페이스 통신의 읽기 동작모드(802)로, IDLE상태(801)에서 AMASK가 비활성 상태로 되고 CS*가 활성 상태이며 RW*가 읽기 모드이면 EBI_RD 상태(802)로 진입하여 PINTDATA를 읽고, EBI_RD상태에서 OE*가 활성 상태이고 EBI_COMP가 활성 상태로 되면 EBI_RD_CLOSE상태(803)로 진입하여 PINTDATA를 출력하며, EBI_RD_CLOSE상태(803)에서 BLAST*, OE*와 CS*가 모두 비활성 상태가 되면 초기 상태인 IDLE상태(801)로 진입한다.
둘째, MDIO통신과 관련이 없는 외부버스 인터페이스 통신의 쓰기 동작 모드(804)로, IDLE상태(801)에서 AMASK가 비활성 상태로 되고 CS*가 활성 상태이며 RW*가 쓰기 모드이면 EBI_WR 상태(804)로 진입하여 PINTDATA를 쓰고, EBI_WR 상태(804)에서 BLAST*와 CS*가 비활성 상태가 되고 EBI_COMP가 활성 상태로 되면 초기 상태인 IDLE상태(801)에 진입한다.
셋째, 외부버스 인터페이스 통신을 통한 MDIO 통신의 읽기 동작 모드로, IDLE상태(801)에서 AMASK가 활성 상태로 되고 CS*가 활성 상태이며 RW*가 읽기 모드이면 MDIO 읽기 동작을 하기 위한 초기 상태인 MDIO_RD_STA 상태(805)로 진입하여, CMDIO_ADDR에 진행중인 주소 ADDR를 저장하고, CMDIO_RW*를 읽기 모드로 셋팅하며, KeepMDIO를 활성 상태로 셋팅하고, MDIO 통신중임을 알리는 정보를 DMASK(504)를 새기며, MDIO프레임을 생성하여 MDIO통신을 시작한다. MDIO_RD_STA 상태(805)에서 OE*가 활성 상태가 되면 데이터를 외부버스 인터페이스를 통해 제어국 프로세서에 전달하나 고속 병렬 전송 방식과 저속 직렬 전송 방식간의 차이로 인해 외부버스 인터페이스 통신의 한 주기동안 MDIO 읽기 통신을 완료할 수 없어 MDIORDF가 비활성 상태가 되면 CMDIO_RD상태(805)로 진입하여 DMASK(504)에 MDIO가통신중임을 알리는 정보를 새겨 출력하고, MDIO통신을 계속 진행한다. CMDIO_RD상태(805)에서 PINTDATA는 유효하지 않으며(UVDATA), 제어국 프로세서에 의해 BLAST*, OE* 및 CS*를 모두 비활성 상태가 되면 CMDIO_IDLE상태(807)로 진입하여 외부버스 인터페이스 통신용 데이터 버스를 High Impedance 상태로 셋팅하고 MDIO통신을 계속 진행하며, CMDIO_IDLE 상태(807)에서 MDIORDF가 활성 상태가 되면 MMD의 해당 레지스터로부터 읽어온 데이터를 제어국 프로세서로 전달하기 위하여 마지막 한 주기의 외부버스 인터페이스 통신을 위한 준비상태인 FMDIO_IDLE 상태(809)로 이동하여 외부버스 인터페이스 통신용 데이터 버스를 High Impedance 상태로 셋팅하고, MDIORDF가 비활성 상태에서 다시 외부버스 인터페이스 통신 한 주기가 시작되면, 즉, AMASK가 활성 상태로 되고, KeepMDIO가 활성 상태이며, CS*가 활성 상태이고, RW*가 읽기 모드이며 ADDR이 CMDIO_ADDR과 같으면 CMDIO_RDC 상태(808)로 진입하여 MMD로부터 올바른 레지스터값을 읽을 때까지 진행되고 있는 MDIO 통신을 계속하며, CMDIO_RDC 상태(808)에서 MDIO 통신으로 읽어온 데이터를 제어국 프로세서가 읽기 위하여 OE*을 활성 상태로 하면 다시 CMDIO_RD상태(806)로 이동하여 MDIORDF가 활성 상태가 될때까지 상기 CMDIO_IDLE(807), CMDIO_RDC(808), CMDIO_RD상태(806)를 반복한다. FMDIO_IDLE 상태(809)에서 AMASK, KeepMDIO 가 활성 상태이고, CS*가 활성 상태가 되며, RW*가 읽기 모드이고 ADDR이 CMDIO_ADDR과 같으면 MDIO_RD_COMP상태(810)로 진입하여 MDIO 통신을 통하여 읽어온 유효한 데이터인 VMDIODATA와 DMASK에 유효 정보임을 표시하여 프레임을 생성하고, MDIO_RD_COMP 상태(810)에서 OE*가 활성 상태가 되면 MDIORD_CLOSE상태(811)로 진입하여,VMDIODATA와 DMask 정보를 PINTDATA로 출력하며, MDIO_RD_CLOSE상태(811)에서 BLAST*, OE*와 CS*가 모두 비활성 상태가 되면 초기 상태인 IDLE상태(801)로 진입한다.
넷째, 외부버스 인터페이스 통신을 통한 MDIO 통신의 쓰기 동작 모드로, IDLE상태(801)에서 AMASK가 활성 상태로 되고 CS*가 활성 상태이며 RW*가 쓰기 모드이면 MDIO 쓰기 동작을 하기 위한 초기 상태인 MDIO_WR_STA 상태(812)로 진입하여, CMDIO_ADDR에 진행중인 주소 ADDR를 저장하고, CMDIO_DATA에 진행중인 DATA를 저장하며, CMDIO_RW*를 쓰기 모드로 셋팅하며, KeepMDIO를 활성 상태로 셋팅하고, MDIO 통신중임을 알리는 정보를 DMASK(504)를 새겨 출력하며, MDIO프레임을 생성하여 MDIO 통신을 시작한다. MDIO_WR_STA 상태(812)에서 MDIOWRF가 활성 상태가 되면 IDLE상태로 이동하고(고속 병렬 전송 방식과 저속 직렬 전송 방식간의 차이로 인해 외부버스 인터페이스 통신의 처리시간과 MDIO통신의 처리시간 차가 크기 때문에 외부버스 인터페이스 통신채널이 오랜 시간 동안 비어 있으면 MDIO쓰기 통신이 바로 완료될 수 있음), MDIOWRF가 비활성 상태이고, AMASK가 비활성 상태이며, CS*가 활성 상태이고, RW*가 읽기 모드이며, ADDR이 쓰기 작업 완료 확인을 위한 주소인 PolADDR과 같으면 MDIO_WR_Poll 상태(813)로 진입하여 MDIO통신을 계속한다. MDIO_WR_Poll 상태(813)에서 MDIOWRF가 활성 상태가 되고 OE*가 활성 상태가 되면 MDIO_WR_CLOSE상태(816)로 이동하여, MDIO 쓰기 통신이 종료 되었음을 알리는 PollMask(503)을 유효함(Valid)로 셋팅하여 PINTDATA를 통해 제어국 프로세서에 출력하고, BLAST*와 CS*가 모두 비활성 상태가 되면 초기 상태인 IDLE상태(801)로 진입하고, MDIOWRF가 비활성 상태이고 OE*가 활성 상태이면 CMDIO_WR_Poll 상태(813)로 진입하여 DATA에 MDIO쓰기 작업이 완료되지 않았음을 제어국 프로세서에 알리기 위하여 PolMask에 데이터가 유효하지 않음(NV;Not Valid)을 표시하고 DMASK(504)에 MDIO가 통신중임을 알리는 정보를 새겨 데이터에 출력하고 계속 확인 작업을 수행한다. CMDIO_WR_Poll상태(814)에서. BLAST*, OE* 및 CS*가 모두 비활성 상태가 되면 Polling_IDLE상태(815)로 진입하여 외부버스 인터페이스 통신용 데이터 버스를 High Impedance 상태로 셋팅하고, MDIO통신을 계속 진행한다. Polling_IDLE상태(815)에서 다시 외부버스 인터페이스 통신 한 주기가 시작되면, 즉, AMASK가 비활성 상태이고, CS*가 활성 상태가 되며, RW*가 읽기 모드이고 ADDR이 PolADDR과 같으면 다시 MDIO_WR_Poll상태(813)로 이동하여 MDIOWRF가 활성 상태가 될때까지 상기 CMDIO_WR_Poll(814), Polling_IDLE(815), MDIO_WR_Poll(813) 상태를 반복한다.
도 9는 본 발명에 의한 이더넷 물리계층장치의 레지스터 읽기/쓰기에 따른 외부버스 인터페이스에 있어서 주요 신호의 타이밍도로서, 외부버스 인터페이스 통신부의 주요 신호 입력 타이밍, MDIO 통신부의 주요 신호 출력 타이밍 및 제어 신호의 상태를 나타낸다.
외부버스 인터페이스/MDIO 인터페이스 변환장치(402)는 제어국 프로세서가 외부버스 인터페이스를 통해 MDIO 읽기 명령을 전달하면 제 8도의 상태 흐름을 따라 CS*가 활성 상태가 될 때 MDIO 프레임을 생성하고 MDIO프레임의 출력을 시작하고, MDIORDF가 논리 레벨 1인 활성 상태가 될때까지 데이터열(901)의DMask구간(512)에 유효하지 않다는 정보(NV:Not Valid)와 통신중 임을 알리는 정보를 새겨 보내어, 제어국 프로세서가 올바른 MDIO 정보를 획득할 때까지 반복적으로 같은 주소에 접근하도록 하며, MDIORDF가 활성 상태가 되면 올바른 MDIO 정보를 담은 데이터열(902)을 제어국 프로세서로 보내주고 일련의 과정을 종료한다.
마찬가지로 외부버스 인터페이스/MDIO 인터페이스 변환장치(402)는 제어국 프로세서가 외부버스 인터페이스를 통해 MDIO 쓰기 명령을 전달하면 제 8도의 상태 흐름을 따라 CS*가 활성 상태가 될 때 MDIO 프레임을 생성한 후 MDIO프레임의 출력을 시작하고, MDIOWRF가 논리 레벨 1인 활성 상태가 될 때까지 데이터열(904)의 PolMask구간(511)에 쓰기가 완료되지 않음을 알리는 정보(NV:Not Valid)를 보내어, 제어국 프로세서가 올바른 MDIO 정보를 획득할 때까지 반복적으로 같은 주소에 접근하도록 하며, MDIOWRF가 활성 상태가 되면 데이터열(905)의 PolMask구간(511)에 쓰기가 완료되었음을 알리는 정보를 실어 보내고 일련의 과정을 종료한다.
본 발명에 의한 인터페이스 변환 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현되는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드 디스크, 플로피 디스크, 플래쉬 메모리, 광 데이타 저장장치등이 있으며, 또한 캐리어 웨이브(예를들면 인터넷을 통한 전송)의 형태로 구현되는 것도 포함된다. 또한 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 통신망으로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 읽을 수 있는 코드로서 저장되고 실행될 수 있다. 또한 본 발명에 의한 폰트 롬 데이터구조도 컴퓨터로 읽을 수 있는 ROM, RAM, CD-ROM, 자기 테이프, 하드 디스크, 플로피 디스크, 플래쉬 메모리, 광 데이타 저장장치등과 같은 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현되는 것이 가능하다.
이상에서 설명한 바와 같이 본 발명에 따른 물리계층장치의 레지스터를 관리하는 장치 및 인터페이스 변환 방법은 외부버스 인터페이스를 이용한 기가bps급 이상 이더넷 물리계층장치의 레지스터 관리장치를 구성하여, 기가bps급 이상의 속도를 가지는 이더넷 시스템에서 제어국 프로세서 선정시 물리계층장치의 레지스터를 관리하기 위한 MDIO 인터페이스 지원 여부를 고려하지 않고 시스템의 특성만을 고려하여 선정할 수 있게 하여, 적용 가능한 프로세서의 선택의 폭을 넓혀 경쟁력을 가지고 시스템을 구현할 수 있다.

Claims (10)

  1. 외부버스 인터페이스 접속기능을 가진 중앙처리장치; 및
    상기 외부버스 인터페이스에서 MDIO 프레임 변환에 필요한 소정의 신호들을 생성하여 출력하고 상기 중앙처리장치가 외부장치의 레지스터를 직접 억세스하는 경우에는 제2관리부와 통로를 형성하는 제1관리부와,
    상기 중앙처리장치가 직접 억세스하는 상기 물리계층장치의 레지스터 정보를 상기 중앙처리장치가 처리할 때까지 저장하는 상기 제2관리부와,
    상기 신호들을 수신한 후 MDIO프레임을 생성하여 상기 물리계층장치와 접속하여 상기 물리계층장치의 레지스터에 읽기/쓰기를 수행하는 제3관리부를 구비하는 인터페이스변환부;를 포함하는 것을 특징으로 하는 이더넷 물리계층장치의 레지스터를 관리하는 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 제2관리부는
    상기 중앙처리장치가 상기 외부장치의 레지스터들을 관리할 수 있는 제어신호를 생성하여 상기 외부장치의 레지스터들을 직접 억세스 하는 것을 특징으로 하는 이더넷 물리계층장치의 레지스터를 관리하는 장치.
  4. 제1항에 있어서, 상기 제3관리부는
    상기 물리계층장치의 레지스터에 접근하는 방식에 따른 MDIO 프레임을 선택적으로 생성하는 것을 특징으로 하는 이더넷 물리계층장치의 레지스터를 관리하는 장치.
  5. 제1항에 있어서, 상기 물리계층장치의 레지스터를 관리하는 장치는
    상기 제1관리부와 제3관리부 사이에 상기 MDIO 프레임에 대한 소정의 정보를 송수신함으로써 외부버스 인터페이스 통신과 MDIO통신이 각각 독립적으로 이루어 지는 것을 특징으로 하는 이더넷 물리계층장치의 레지스터를 관리하는 장치.
  6. 외부버스 인터페이스를 가지는 제어국의 중앙처리장치와 접속하여 이더넷 물리계층장치의 레지스터를 관리하기 위한 장치에 있어서,
    (a) 상기 외부버스 인터페이스의 어드레스 버스와 데이터 버스에 소정의 마스크 영역을 설정하는 단계;
    (b) 상기 중앙처리장치로부터 수신하는 소정의 제어신호들과 상기 마스크 영역의 값들에 기초하여 상기 물리계층장치의 레지스터에 접속하는 방식을 결정하고, MDIO 인터페이스 방식인 경우에는 상기 외부신호 인터페이스에서 MDIO 프레임 변환에 필요한 소정의 신호들을 생성한 후 MDIO 프레임을 생성하는 단계;
    (c) 상기 (b)단계에서 결정된 방식으로 상기 물리계층장치의 레지스터와 통신을 수행함으로써 상기 물리계층장치의 레지스터에 읽기/쓰기를 수행한 후
    상기 레지스터 정보를 상기 중앙처리장치로 송신할 때까지 저장하는 단계;를 포함하는 것을 특징으로 하는 인터페이스 변환 방법.
  7. 제6항에 있어서, 상기 (a)단계는
    상기 물리계층장치의 레지스터에의 억세스 방식을 결정하는 제1마스크부;
    정합 확인용 주소인지를 구분하는 제1어드레스부;를 포함하는 어드레스 버스 구조를 생성하는 단계;를 포함하는 것을 특징으로 하는 인터페이스 변환 방법.
  8. 제6항에 있어서, 상기 (a)단계는
    MDIO 쓰기의 완료 여부를 제어국의 중앙처리장치에 통보하는 데이터가 실리는 제2마스크부;
    MDIO 통신 채널의 상태와 쓰기/읽기 작업의 상태를 알려주는 제3마스크부;
    상기 물리계층장치의 레지스터와 송수신하는 데이터가 실리는 데이터부;를 포함하는 것을 특징으로 하는 데이터 버스 구조를 생성하는 단계;를 포함하는 것을 특징으로 하는 인터페이스 변환 방법.
  9. 삭제
  10. 삭제
KR10-2002-0074463A 2002-11-27 2002-11-27 외부버스 인터페이스를 이용한 이더넷 물리계층장치의레지스터 관리장치 및 그 방법 KR100467324B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0074463A KR100467324B1 (ko) 2002-11-27 2002-11-27 외부버스 인터페이스를 이용한 이더넷 물리계층장치의레지스터 관리장치 및 그 방법
US10/704,020 US7185134B2 (en) 2002-11-27 2003-11-06 Apparatus for managing Ethernet physical layer registers using external bus interface and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0074463A KR100467324B1 (ko) 2002-11-27 2002-11-27 외부버스 인터페이스를 이용한 이더넷 물리계층장치의레지스터 관리장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040046519A KR20040046519A (ko) 2004-06-05
KR100467324B1 true KR100467324B1 (ko) 2005-01-24

Family

ID=32322352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0074463A KR100467324B1 (ko) 2002-11-27 2002-11-27 외부버스 인터페이스를 이용한 이더넷 물리계층장치의레지스터 관리장치 및 그 방법

Country Status (2)

Country Link
US (1) US7185134B2 (ko)
KR (1) KR100467324B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441957B2 (en) * 2005-10-17 2013-05-14 Broadcom Corporation Apparatus and method of remote PHY auto-negotiation
US7376780B2 (en) * 2005-10-31 2008-05-20 Lsi Corporation Protocol converter to access AHB slave devices using the MDIO protocol
TWI355822B (en) * 2007-12-20 2012-01-01 Realtek Semiconductor Corp Circuit and method for setting data and their appl
JP2012169745A (ja) * 2011-02-10 2012-09-06 Sumitomo Electric Ind Ltd 光トランシーバ
US8812764B2 (en) * 2011-10-28 2014-08-19 Sumitomo Electric Industries, Ltd. Apparatus installing devices controlled by MDIO or SPI protocol and method to control the same
US9170969B2 (en) * 2013-01-20 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Cached PHY register data access

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011799A (en) * 1997-02-14 2000-01-04 Advanced Micro Devices, Inc. Method and apparatus for managing external physical layer devices
US6065073A (en) * 1998-08-17 2000-05-16 Jato Technologies, Inc. Auto-polling unit for interrupt generation in a network interface device
KR20010028758A (ko) * 1999-09-22 2001-04-06 윤종용 이더넷 스위치 및 그의 패킷 제어방법
US6385669B1 (en) * 1999-05-11 2002-05-07 3Com Corporation Method and apparatus for the detection of the presence of a device on a high speed digital data bus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978853A (en) * 1996-09-16 1999-11-02 Advanced Micro Devices, Inc. Address administration for 100BASE-T PHY devices
US5946462A (en) * 1996-10-08 1999-08-31 Advanced Micro Devices, Inc. Station management circuit
EP0863640A3 (en) * 1997-03-04 2005-09-21 Texas Instruments Incorporated Improved physical layer interface device
US6349331B1 (en) * 1998-06-05 2002-02-19 Lsi Logic Corporation Multiple channel communication system with shared autonegotiation controller
US6975637B1 (en) * 1999-01-27 2005-12-13 Broadcom Corporation Apparatus for ethernet PHY/MAC communication
US6859825B1 (en) * 1999-12-29 2005-02-22 Advanced Micro Devices, Inc. System and method enabling configuration of physical layer devices and corresponding link partners for communicating network data via a configuration source or auto-negotiation
US6813651B1 (en) * 2000-02-18 2004-11-02 Controlnet, Inc. Interface device for ethernet transceiver and 1394 controller
US6937571B1 (en) * 2000-06-19 2005-08-30 Advanced Micro Devices, Inc. Method of testing a network device through a medium independent interface (MII)
US6826658B1 (en) * 2002-06-20 2004-11-30 Xilinx, Inc. Method and apparatus for managing an optical transceiver
US6842034B1 (en) * 2003-07-01 2005-01-11 Altera Corporation Selectable dynamic reconfiguration of programmable embedded IP

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011799A (en) * 1997-02-14 2000-01-04 Advanced Micro Devices, Inc. Method and apparatus for managing external physical layer devices
US6065073A (en) * 1998-08-17 2000-05-16 Jato Technologies, Inc. Auto-polling unit for interrupt generation in a network interface device
US6385669B1 (en) * 1999-05-11 2002-05-07 3Com Corporation Method and apparatus for the detection of the presence of a device on a high speed digital data bus
KR20010028758A (ko) * 1999-09-22 2001-04-06 윤종용 이더넷 스위치 및 그의 패킷 제어방법

Also Published As

Publication number Publication date
US7185134B2 (en) 2007-02-27
US20040103198A1 (en) 2004-05-27
KR20040046519A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
US4675865A (en) Bus interface
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
KR100290944B1 (ko) 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법
US20050235187A1 (en) Apparatus and method for testing motherboard having PCI express devices
US6442628B1 (en) Method and system for automatically determining maximum data throughput over a bus
CN111737173B (zh) I2c总线通信控制方法、装置、系统及可读存储介质
KR19990067731A (ko) 유니버설 시리얼 버스 제어 이전을 처리하는 장치 및 방법
US7779174B2 (en) Method and apparatus for dynamically changing burst length using direct memory access control
US5687393A (en) System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters
US6148384A (en) Decoupled serial memory access with passkey protected memory areas
KR100467324B1 (ko) 외부버스 인터페이스를 이용한 이더넷 물리계층장치의레지스터 관리장치 및 그 방법
US5872940A (en) Programmable read/write access signal and method therefor
US5881250A (en) Host adapter system including an integrated PCI buffer controller and XOR function circuit
US11169947B2 (en) Data transmission system capable of transmitting a great amount of data
KR101109600B1 (ko) 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치
US5991861A (en) Method of enabling and disabling a data function in an integrated circuit
KR100298322B1 (ko) Pcm 슈도 코드 신호 사용자 인터페이스
US5974530A (en) Integrated PCI buffer controller and XOR function circuit
EP1236091B1 (en) Register arrangement for optimum access
KR100612454B1 (ko) Ｉ2ｃ 버스 정합 장치 및 방법
US20040034710A1 (en) Data transfer operations
JP2009037479A (ja) データ転送制御装置及び電子機器
JP2972659B2 (ja) Ｕｔｏｐｉａレベル２ポーリング制御方式
JPH05242006A (ja) メモリ制御方式
JP2022033610A (ja) 電子機器用デバイス、電子機器用デバイスの制御方法および電子機器用デバイスの制御プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 20