TW200919707A - DRAM stack capacitor and fabrication method thereof - Google Patents

DRAM stack capacitor and fabrication method thereof Download PDF

Info

Publication number
TW200919707A
TW200919707A TW096140942A TW96140942A TW200919707A TW 200919707 A TW200919707 A TW 200919707A TW 096140942 A TW096140942 A TW 096140942A TW 96140942 A TW96140942 A TW 96140942A TW 200919707 A TW200919707 A TW 200919707A
Authority
TW
Taiwan
Prior art keywords
layer
access memory
random access
dynamic random
conductive
Prior art date
Application number
TW096140942A
Other languages
English (en)
Inventor
Teng-Wang Huang
Chang-Rong Wu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW096140942A priority Critical patent/TW200919707A/zh
Priority to US12/017,164 priority patent/US20090108319A1/en
Publication of TW200919707A publication Critical patent/TW200919707A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

200919707 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體元件及其製造方法，I特 別有關於一種動態隨機存取記憶體疊層電容器'及其制造 【先前技術】 在習知技術中，為了增加動態隨機存取記憶 谷益之儲存電容量，於是有人提出各種不同之方法 例如，美國專利申請案US2〇〇7/〇〇〇12〇8係提。/癯 動態隨機存取記憶體疊層電容器及其製造方法'。' :方 法主要利用-犧牲介電層而形成一具有皇 ：：導 電碳層構成之電容電極，且此第一電容電極呈— 與-外表面’因而使電容電極的有效面積變；，：：：增 加電容值。如第1圖所示’形成之動態隨 層電容器包括半導體基板】以及依序形成於发：= 停止層3、電容下電極6、電容介電層9、與電容之^ 其中’蝕刻停止層3包含一用於導通上述電容：二 基板1内之元件的導電區域2。 盗舁+V體 為了進一步增加電容電極的有效 值，因此業界虽需一種動態隨 ^ 晶而增加電容 其製造方法。 子取。己^脰燮層電容器及 【發明内容】 基於上述目的，本發明—實施 ^ 存取記憶體疊層電容哭之努i 種動態隨機 ^ &方法，包括下列步驟：提供 5 200919707 —半導體基板；在該半導體 在該開口之側壁上形成—半之第一 球形晶粒圖案與該開口底 日日粒圖木；在該半 第-結構之-部分’·移除該半=曰弟㈣電容電極；移除該 =在在與該半球形晶粒 極覆蓋之表之t㈣杨電容電 容介電層上形成第=:電容介電層;以及在該電 【實施方式】 為了讓本發明之目的、转 下文特舉較佳實施例 ^附優點能更明顯易僅， φ本發明實施例揭露了1°種=圖二，之說明。 電容器之製造方法。 禋動心酼機存取記憶體疊層 在-上:ί:提供-半導體基板1。接著， 口 in 土 依序形成一钱刻停止層3盘且右pa 10之-犧牲介電層4 丁雕止滑3與具有一開 的石夕晶圓所構成，且已包 t基板1係由1 電層（圖未顯示屬層(圖未顯示）、層間介 晶體）；儀刻停止;例如’金氧半導體場效電 ，材料例如是二牲介電層 :::的沈積法;具有開”心== 般的微影蝕刻萝轺而n ，丨屯層4係可糟由 導電區域2,且導/成。另外，蝕刻停止層3具有〜 經摻雜之丰導品域2通常由TiSix、C°Six、NiSiX戈 導體材料構成並藉由開口 10而外露。4 ^來H3圖所示，在開σ 1()之難與底部、 200919707 及犧牲介電層4之, r u . 1 上表面上全面地形成一半球形晶# (Hemispherical n·—广一、…_ 干瓦办日日粒 (H^^snico^ ΐ;。之材料例如切且其形成方法係可以利= 的二’對半球形晶粒層12進行-般 圖案u,。;二=在T 10痛^ 並覆蓋在犧牲介電⑯阻材科（圖未顯示）填滿開口 10 材料並移除位於:二面上，接著圖案化上述光阻 除開口 = 半球形晶粒層12,最後移 介於5至50 ηπ/之球形晶粒圖案以之晶粒尺寸係 並覆蓋在犧牲二；戶不’以一導電材料14填滿開口 10 道+ 电9 4之上表面上。導雷好粗 導電碳。由於導電材料 '電材科Η例如是 口〗〇内部形成—孔隙16。 程的緣故，因此在開 程，以移除覆蓋在犧牲介電層4 ^斗1進行一凹兹製 開口 U)内之部分導 之+上表面上之導電材料與 與開口 10底部上且未被蝕覆f在半球形晶粒圖案12， 電極W (亦即下：i tΐ電材料則作為第-電容 氧氣或氫氣電漿而進行。3^凹飯製程係可以藉由使用 钱刻=層:所示，移_牲介電層4以露出部分 P外側壁）。移除犧牲介電層4之方法 200919707 例如可以使用蝕刻法。 之後，如第8圖所示，移 :壁:半球形晶粒圖案】2，，而 :士不平整之表面 j 14’之外側 個凹入的弧形凹槽。如此—來，便可卜=面亡係形成複數 接耆’如第9圖所示，在第 ::ί軸亭止層3之外露表面上依序;成:所有表 層與弟二電容電極18 (即上電極）容介電 14’構成-電容器。此電容介 二^氣容電接 料，例如Al2〇3、Ta2〇5、 電常數材 =成方法例如是習知之化學氣相4:鐵其 ^係可以選用金屬材料或輪，以 如疋pt、ir、Ru、或Pd 向生屬材枓例 如是化學氣相沈積法、物理;;18之形成方法例 在其匕貫施例中，第二電容電 二法 或版)2等金屬氧化物。 料亦了以選用ir〇2 雖二、:本杳明已以較佳實施例揭露，麟^ =明:任何熟習此技藝者，在不脫離本發 和靶圍内，虽可作各種之更動與潤飾，因此本發明 範圍當視後附之申請專利範圍所界定者為準。 〃 200919707 【圖式簡單說明】 第1圖係繪示習知技術之動態隨機存取記憶體疊層電 容器之製造方法的剖面圖。 第2〜9圖係繪示本發明實施例之動態隨機存取記憶體 疊層電容器之製造方法的剖面圖。 【主要元件符號說明】 1〜半導體基板； 3〜姓刻停止層； 6〜電容下電極； 9〜電容介電層； 12〜半球形晶粒層， 14〜導電材料； 16〜孔隙； 2〜導電區域； 4〜犧牲介電層； 8〜電容上電極； 10〜開口； 12’〜半球形晶粒圖案； 14’〜第一電容電極； 18〜第二電容電極。

Claims (1)

  1. 200919707 十、申請專利範圍： 憶體疊層電容器之製造方 1 · 一種動態隨機存取記 法，包括下列步驟： 層 设置複數個半球形晶粒於一 的開口側壁上； 土败上万之犧牲 填入一第—導電材料於該開口内； 移=,牲層以及該半球形晶粒，以形成—第一 。^表面上係形成複數個凹人的弧形凹槽； 形成一 ；f電層於該第一電極上； 形成一第二導電材料 極。 竹於忒第電極上，以形成第二電 疊層2電二圍述之動態隨機存取記憶體 形晶粒的步驟=其中在該開σ之側壁上形成半球 晶粒層；以及 。底4、及該犧牲層上形成-半球形 進行一微影飯刻製程太 球形晶粒圖案。 在該開口之側壁上留下一半 3. 如申§青專利範圍第2頂 At 疊層電容器之製造方法，、斤=動悲隨機存取記憶體 口底部上形成第—電容電桎上"半球形晶粒圖案與該開 以兮楚一：㊉電之步驟包括： 牲屏夕：¥電材料覆蓋該開口之側壁盘底邱 牲層之表面；以及 W 土共底部、及該犧 部分程以移除該開口外之第-導 二開：内之導電材料而形成該第一電電極'材料及 4. 如申請專利範圍第3 乐电冤極。 員所逑之動態隨機存取記憶體 10 200919707 car層電容器之製造方法，盆 i 法包括等向性濕式蝕刻。/、夕除該半球形晶粒圖案之方 5·如申请專利範圍第1、2、m 存取記憶體疊層電容哭 或4項所述之動態隨機 係由一導電碳層構成°。。氣化方法，其中該第一導電材料 6.如申請專利範圍第i、 存取記憶體4層44項所述之動態隨機 係由-導電碳層匕法，其中該第二導電㈣
    V, 疊層==第所述之動態隨機存取記憶體 向性乾蝕刻法。彳/、中8玄镟影蝕刻製程係使用非等 8,如巾請專利範圍第2、2、3或* 存取記憶體疊層電容哭之制谇古土 * + 勤心Ik枝 係*道+ 谷為之衣造方法，其中該第一導電材料 係由一導電碳層構成； 该第二導電材料係由—導電碳層或―金屬層構成； 該半球形晶粒圖案之晶粒尺寸係介於5至nm 間0 9.—種動態隨機存取記憶體疊層電容器之結構，其係 枯· 一基底； 一導電層，其係形成於該基底上； 一下電極’其係形成於該導電層上，並其外部表面上 係形成複數個凹入的弧形凹槽；以及 —上電極，其係形成於該下電極上，並和該下電極間 以―絕緣層相隔離。 10.如申請專利範圍第9項所述之動態隨機存取記憶 11 200919707 體疊層電容器之結構，其中該下電極係由一導電碳層構 成。 11. 如申請專利範圍第10項所述之動態隨機存取記憶 體疊層電容器之結構，其中該上電極係由一導電碳層或一 金屬層構成。 12. 如申請專利範圍第9項所述之動態隨機存取記憶 體疊層電容器之結構，其中該第一導電材料係由一導電碳 層構成； 該第二導電材料係由一導電碳層或一金屬層構成， 該半球形晶粒圖案之晶粒尺寸係介於5至50 nm之 間。 12
TW096140942A 2007-10-31 2007-10-31 DRAM stack capacitor and fabrication method thereof TW200919707A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096140942A TW200919707A (en) 2007-10-31 2007-10-31 DRAM stack capacitor and fabrication method thereof
US12/017,164 US20090108319A1 (en) 2007-10-31 2008-01-21 Dram stack capacitor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096140942A TW200919707A (en) 2007-10-31 2007-10-31 DRAM stack capacitor and fabrication method thereof

Publications (1)

Publication Number Publication Date
TW200919707A true TW200919707A (en) 2009-05-01

Family

ID=40581703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096140942A TW200919707A (en) 2007-10-31 2007-10-31 DRAM stack capacitor and fabrication method thereof

Country Status (2)

Country Link
US (1) US20090108319A1 (zh)
TW (1) TW200919707A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803123B (zh) * 2021-09-27 2023-05-21 南亞科技股份有限公司 半導體元件及其製備方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022547B2 (en) * 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958907A1 (de) * 1999-12-07 2001-07-05 Infineon Technologies Ag Verfahren zur Herstellung von Elektroden einer mikromechanischen oder mikroelektronischen Vorrichtung
US6613690B1 (en) * 2002-07-17 2003-09-02 Taiwan Semiconductor Manufacturing Company Approach for forming a buried stack capacitor structure featuring reduced polysilicon stringers
US6838339B2 (en) * 2003-06-05 2005-01-04 Infineon Technologies Ag Area-efficient stack capacitor
US20070001208A1 (en) * 2005-06-30 2007-01-04 Andrew Graham DRAM having carbon stack capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803123B (zh) * 2021-09-27 2023-05-21 南亞科技股份有限公司 半導體元件及其製備方法
US11877436B2 (en) 2021-09-27 2024-01-16 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20090108319A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
TWI284390B (en) Manufacturing method of charge store device
TWI384587B (zh) 形成複數個電容器之方法
CN104885211A (zh) 金属-绝缘体-金属电容器形成技术
TWI278069B (en) Method of fabricating a trench capacitor having increased capacitance
TW200307317A (en) Method for enhancing electrode surface area in DRAM cell capacitors
TW201208029A (en) Semiconductor device and method of manufacturing semiconductor device
JP2004152796A (ja) 半導体装置及びその製造方法
JP2002170940A5 (zh)
JP2003347430A (ja) 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
JP2002076142A (ja) キャパシタの電荷貯蔵電極の形成方法
TW201203518A (en) Method for fabricating bottom electrode of capacitors of DRAM
TWI293794B (en) Pyramid-shaped capacitor structure
TW535236B (en) Method of forming capacitor element
JPH04242969A (ja) Ｄｒａｍメモリセルの製造方法
TW200919707A (en) DRAM stack capacitor and fabrication method thereof
KR100438781B1 (ko) 금속-절연체-금속 캐패시터 및 그 제조방법
TW201117325A (en) Low parasitic capacitance bit line process for stack DRAM
JP2001053251A (ja) 半導体装置の製造方法
US7956398B2 (en) Capacitor of semiconductor device and method of fabricating the same
JPH11289055A (ja) 半導体素子のキャパシタ製造方法
JP4342226B2 (ja) 半導体装置及びその製造方法
TWI297527B (en) Method for fabricating a capacitor
TW406415B (en) Method for forming a memory integrated circuit
JP4051546B2 (ja) キャパシタの形成方法
TWI336932B (en) Semiconductor device and fabrication method thereof