TW200919633A - Semiconductor contact structure - Google Patents

Description

200919633 九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體接觸窗結構，特別是指三維積 體電路之半導體裝置結構。 、、貝 【先前技術】 在習知的半導體製造上，積體電路係使用單層之電晶 體，以平面方式建造。新發展之半導體製造允許晶圓垂直 的堆疊。垂直積體電路意指一層上接一層地垂直放置數層 傳統平面技術產生的半導體電路’而形成三維積體電路。 這允許積體電路具有較高的裝置密度及較小的晶片面積。 二維積體電路典型地具有數層以一或多個介電層隔 離的導體層。配置在介電層内介層開口中之接觸窗結構提 供傳導路徑，以使得電信號能自一導體層通過至另一 體層。 圖1A及圖1B分別顯示習知技術三維積體電路其中 一層接觸窗結構之侧視及俯視圖。貫穿基板介層/u〇 (TSV ’ through-substrate-via )係建於基板丨〇〇内以提供 垂直連結至另一層。複數個接觸窗結構12〇覆蓋於貫穿基 板介層110之頂部表面，可透過金屬線13〇而電性連結至 建於基板100上之裝置。目前由於沒有特別的接觸窗結構 设计應用於二維貫穿基板介層晶圓，接觸窗結構】20的尺 200919633 寸、雜j組態沿用如圖1B傳統平面程序之設計規則。 因此製程範1S (ρκ>簡window)之綱冑爛會被限制。 此外’定A於傳統設計酬之電麵常遠小於通過貫穿基 扳介層110之電流。因此三維積體電路之電流會被限制， 且在接«界面有潛在的電遷賴題，這會限制產品的 型式。 因此&進展至二維設計後’需要―種新的接觸窗結構 以解決上述問題。 【發明内容】 為解决上述問7ί|，本發明提供一種新的接觸窗結構， 以及一種新的用於三維積體電路之傳輸互連結構。本發明 得以免除潛在的電遷移問題以及擴大製程範圍之接觸窗 触刻。 根據本發明的一面向，提供一種用於三維積體電路之 半導體裝置結構。半導體裝置結構包含：具有第—表面及 第二表面之基板；定義於基板内且自第一表面延伸至第二 表面之介層；以及位於第一表面與介層接觸之複數個第一 接觸窗結構。複數個第一接觸窗結構之各個與第—表面平 行之截面具有第一側及第二側，且第一側及第二側中之較 長側與較短側之比值約大於2 : 1。 200919633 根據本發明的另一面向，提供一種用於三維積體電路 之半導體裝置結構。半導體裝置結構包含：具有第一表面 及第二表面之基板；定義於基板内且自第一表面延伸至第 二表面之介層；以及位於第-表面與介層接觸之複數個第 一接觸窗結構。複數個第一接觸窗結構之各個與第一表面 平行之截面具有第-側及第二側，且第-側及第'二側續 長側與較短側之比值約大於2 : 1，且複數個接觸窗結構之 面積與平行於第一表面之介層之面積的比值約大於 25%。貫穿基板介層之直徑約小於5微米。較短側之最小 長度約小於0.4微米’且翻窗結構之間隔約小於〇5微 米，較短側之最小長度與間隔合併成接觸窗結構之最小 距(pitch)約小於〇.9微米。

根據本發明更進一步的面向，提供一種多晶片 體結構。多晶片半導體結構包含：第-晶片，以及附著 於第-晶片之第二晶片，其中第—晶片包含：具有第一 表面及第二表面之第-基板；絲於第—基板内且自第 2面延伸至第二表面之第—介層；以及位於第一表面 與第-介層接觸之複數個第—接職結構。複數個第一 T窗結構之各個與第-表面平行域面具有第一側及 ^一側’且第—側及第二側之較長側與較短側之比值約 大=2]。複數個接觸窗結構之面積與平行於第一表面 之第-介層之面積的比制切25%。第—介層 、々小衣5被米。第二側之最小長度約小於微米，且 200919633 複數個第一接觸窗結構之間隔約小於0.5微米，第二側 之最小長度與間隔合併成複數個第一接觸窗結構之最小 節距(pitch)約小於〇.9微米。 本發明之目的、實施例、特徵及優點在下列較佳實施 例之特別說明，以及本發明之圖式中將顯而易見。 【實施方式】 本發明係有關於三維積體電路之半導體接觸窗結 構。參照圖2-6，在此本發明將被更詳細地說明。本發明 所提供之半導體裝置結構及多晶片半導體結構，在具有接 觸窗結構後能大幅提高接觸窗面積比例，且避免可能的電 遷移(electr〇-migration)問題，接觸窗蝕刻之製程範圍也因 ，被放大了。然而在在下列敘述中的裝置、元件、及方法 是用以說明本發明，而非用以限制之意。 圖2A係根據本發明用於三維積體電路之接觸窗結構 之側視圖且目2B_2E係顯示根據本發明之不㈤實施例之 數種接觸窗結構之佈局圖案。 、 參考圖2A，提供一基板2〇〇, 基板200,具有定羞於其始允夕骨

並連接至金屬線230。半

I 200919633 導體元件（例如邏輯元件）可利用習知技術之常見的方法 於基板200上形成，且透過金屬線23〇及接觸窗結構22〇 耦合至貫穿基板介層210。貫穿基板介層210可包含鎢、 多晶矽 '銅、釕、或其組合，且接觸窗結構220可包含鎢、 紹、銅、釕、或其組合’而金屬線23〇可包含鎢、鋁、銅、 釕、或其組合。

參考圖2B-2E，提供新的三維積體電路接觸窗結構以 克服習知技術之問題。這些結構沿用現有的設計規則，因 此本發明得以被直接實施而無額外的程序問題。須注意的 是在圖2B-2E中，貫穿基板介層21〇之形狀可包含但不限 於正方形。例如貫穿基板介層21〇之形狀可為_或長方 形。在-實施财貫穿基板介層21G可為卿，且例如貫 穿基板介層210之直徑介於次微米級至微米級。貫穿基板 "層⑽之|^佳直彳雙介於約2微米至約5微米間，如圖

合1u按觸_ &構22〇為—具有長側（L )及 紐側⑻之長方形，且長側與短侧之外觀比值⑽ 〇於2 : !。短側之最小長度及接觸窗結構22()之節距 用的设计規則所限制。圖3A至圖3C中已〜蠢乂固 同技術節點(technology node )時’使; ;穿基板介層尺寸，貫穿基板介層尺寸⑼St: ”尺寸（CD)及間隔間的關係。 200919633 圖2c類似11 2B，除了接觸窗結構22〇具有較小的長 側與短側之外觀比值，且介層加之頂部表面被設計為圓 形。圖2D顯示-組合形式之接觸窗結構22〇，其中接觸 自結構220之長侧可具有不同尺寸。圖2£顯示另一組合 形式之接觸窗結構22〇，其中接觸窗結構2別可具有不同 長側，且可沿著不同方向_。圖瓜2E中所顯示时施 例可帶來不同的接觸窗面積比例以滿^不同要求。、 2B-2E僅是接觸窗結構22〇之可能圖案，且本發明不限於 這些圖案。任何使崎計酬之細彡及其組合（例如 L形）都能應用在本發明。 圖3A及3B列出不同三維積體電路方案之接觸窗面 積比例的表格’且圖3C顯示臨界尺寸、間隔、 板介層尺寸（D)之定義。在圖3A，當技術節點縮小^ :目同的貫穿基板介層尺寸，以及在圖3B，當 點縮小時，縮小貫穿基板介層尺寸。參考圖3a，對於技 術群組A ’接觸窗之臨界尺寸及接觸窗結構22〇之 =據貫穿基板介層尺寸（D)來定義，例如G G8D及〇出。' 當技術郎點自群級A縮小至群組B時’保持相同的貫穿 基板介層尺寸D ’接觸窗臨界尺寸及接觸窗結構22〇之間 隔分別自0.08D及〇.id縮小至〇 〇6D及〇 〇8D。繼續表考 圖3A，在群組a，貫穿基板介層之直徑為D，各接觸窗 臨界尺寸為_D，相鄰兩接觸窗之最小間隔為〇〗d，且 10 200919633 觸窗為36。如圖1B f知技術之接觸窗結構，盆她 積與貫穿基板介層面積的比值抑蛾，本發明“ 自結構則為44·44%。根據本發明與如目1B習知技 結構相比，接觸窗與貫穿基板介層的面積比值 增加了㈣％。在群組3鱗虹，與軌=

仍尺寸但仍具有相同貫穿絲介層尺寸D， 本U來制接觸躲構設計，級善複數個接觸 ^於3積與介層之頂部表面面積的比健小於25% 由於貫穿基板介層加之直徑D約小於$微米，在 -實施例中’對於圖3A群組A之技術節點，短側之最小 長度約小於G.4微米，膽觸窗結構220之間_小於〇 5 微米’因此短侧之最小長度與間隔合併成接觸窗結構220 約小於0,9微米之最小節距。在另—實施例中，對於緊端 設計規則的縮小技術節‘點（圖3A群組B)，具有相同約小 於5微米之貫穿基板介層尺寸D，纖之最小長度约小於 0.3微。米，接觸窗結構22〇之間隔約小於〇4微米，因此短 側之最小長度與間隔合併成接觸窗結構22G約小於〇 7微 米之最小節距。 —參考圖3B，在群組b及群組c，當技術節點縮小時， 貫穿基板介層尺寸分別自D縮小至a8D及Q 9D，且在群 組B及群組C，本發明之面積的比值與習知技術相比分別

200919633 °在·"實施例中，對於更緊端的設 小技術節點（圖3轉組B)，貫穿基板介層21〇 =從約小於4.5微米（自D縮小至a9D)，短側之最小 =，# (u微米’且接㈣結構22〇之間隔約小於〇 4 ，未’因此短側之最小長度與間隔合併成接觸窗結構22〇 約小於0.7微米之最小節距。 麥考圖4A及4B ’本發明之接觸窗結構可應用於貫穿 基板400之介層410之上，且可應用於嵌入基板術之介 層*412之上。圖4A所示之結構可應用於製造傳輸線、法 拉第屏蔽（faraday cage)、或電感。圖4 B所示之結構可 應用於散開熱量。 圖5A及5B係顯示根據本發明之半導體裝置結構之 俯視圖。參考圖5A，介層510透過複數個接觸窗結構52〇 耦合至金屬線530，其中介層510及金屬線530為實質相 同尺寸。金屬線530可包含鶴、銘、銅、釕、或以上之化 合物。圖5A所示之結構可應用於遭受大電流之結構，例 如電遷移測試結構或輸入輸出結構。參考圖5B，介層512 分別透過接觸窗結構522及接觸窗結構524耦合至金屬線 532及金屬線534，其_介層512之尺寸遠大於金屬線532 或金屬線534。金屬線532可包含鶴、銘、銅、钉、或以 上之化合物。圖5B所示之結構可應用於一般的傳輪線。 -12- 200919633 圖6係根據本發明之一實施例之多晶片半導體結構之 一側視圖，包含：第一晶片6〇〇，附著於第一晶片6〇〇之 第二晶片610,以及附著於第二晶片610之第三晶片62〇。 第一晶片600包含：接合墊602、基板603、介層6〇4、接 觸窗結構606及金屬線608。第二晶片610包含：接合墊 612、基板613、介層614、接觸窗結構616及金屬線618。 第三晶片620包含：接合墊622、基板623、介層624、接 觸囪結構626及金屬線628。介層604、614、及624可分 別貫穿基板603、613、及623。在另一實施例中，晶片6〇〇 可包含肷入基板603之介層605。金屬線608、618、及628 可包含鶴、銘、銅、釕、或以上之化合物。各接觸窗結構 606、616、及626具有複數個接觸窗結構，且各接觸窗結 構具有第一側及第二侧。如上所述，其第一側及第二側之 較長侧與較短侧之比值約大於2 : 1。最少一晶片其複數個 接觸窗結構之面積與介層頂部表面面積的比值約大於 25%，且更佳為大於3〇%。介層之直徑約小於5微米。第 二側之最小長度約小於0.4微米，且複數個接觸窗結構之 間隔約小於0.5微米，因此第二側之最小長度與間隔合併 成複數個接觸窗結構約小於〇 9微米之最小節距。 本發明提供一種用於三維積體電路’獨一且容易檢查 的接觸窗結構。本發明之接觸窗結構可在接觸窗及深介層 導體材料介面上避免潛在的電遷移問題，且可加強傳輸互 連之電流而可使不同的三維晶圓產品成為可能。 -13- 200919633 上列陳健限於較佳實_，而祕制本發明之範 =!其，等同於在本發明所揭示之精神下所實施的改 交或调奸應被包含於所附巾請專利範圍内。 【圖式簡單說明】 透過同時參考下列詳細說明及其所附的圖式 ，上述面 夕伴隨本發明之優職會㈣容^察知及更容易 被理解，其中·· 圖1A及圖1B係根據習知技術而分別顯示三維積體 電路其中一層接觸窗結構之側視及俯視圖； 、 之側係根據本發明用於三維積體電路之接觸窗結構 圖2B_2E係顯不根據本發明之實施例之數種接觸窗0士 構之佈局圖案； 、、° 圖3A-3B列出不同三維積體電路（3DIC)方案之接 觸窗面積比例的表格，圖3C顯示臨界尺寸、間隔Γ及貫 穿基板介層（TSV)尺寸D之定義； 圖4A-4B顯示本發明之介層應用於不同實施上； 、圖5A-5B係顯示根據本發明之半導體裝置結構之俯 視圖；以及 圖6係根據本發明之一實施例之多晶片半導體結 一側視圖。 14 200919633

【主要元件符號說明】 100基板 120接觸窗結構 200基板 220接觸窗結構 400基板 410基板 510介層 520接觸窗結構 524接觸窗結構 532金屬線 600第一晶片 603基板 605介層 608金屬線 612接合墊 614介層 618金屬線 622接合墊 624介層 628金屬線 110貫穿基板介層 130金屬線 210貫穿基板介層 230金屬線 402介層 412介層 512介層 522接觸窗結構 530金屬線 534金屬線 602接合墊 604介層 606接觸窗結構 610第二晶片 613基板 616接觸窗結構 620第三晶片 623基板 626接觸窗結構

Claims (1)

1. 200919633 十、申請專利範圍： 1. 一種用於三維積體電路之半導體裝置結構，包含： 一基板，具有一第一表面及一第二表面； 一介層，定義於該基板内，且自該第一表面延伸至 該第二表面；以及 複數個苐一接觸窗結構，位於該第_表面與該介層 ( 接觸，該複數個第一接觸窗結構之各個與該第一表面平 行之截面具有一第一側及一第二侧； 其中該第一側及該第二側中之較長側與較短側之比 值約大於2 : 1。 .▲如請求項1所述之半導體裝置結構，其中該介層係貫穿 该基板。 3 •i- C ； .如請求項1所述之半導體裝置結構，其中該複數個第一 接觸窗結構係平行於第一方向。 4 Ί请求項1所述之半導體裝置結構’其中該介層具有-|仃於該第—表面約小於5微米之直徑。 5如1求項1所述之半導體裝置結構，更包含複數個第二 妾觸1¾、’、。構，位於該第一表面與該介層接觸。 6’如睛求項丨所述之半導體裝置結構，其中該複數個第一 -16* 200919633 接觸自結構之外觀比並非皆相同。 辞μ j項1所述之半導辟置結構，其巾齡層平行於 ^弟一表面之戴面實質係為圓形。 8. 一種用於三維積體電路之半導體裝置結構，包含· 二基板’具有—第—表面及—第二表面； =層’定義於該基板㈣自該第—表面 弟一表面，以及 觸，觸窗結構，位於該第—表面與該介層接 :且Π接觸窗結構之各個與該第-表面平㈣ 面具有一第一側及一第二側； 值約tit側及該第二側中之較長側與較短侧之比 該第一表喊健觸窗結構之面積與平行於 弟表面之該介層之面積的比值係大於25〇/〇。 9. ^項8所述之轉财置結構，財該介層係 11 如π求項8所述之半導體裝置結構，其中該介 層平行於 -17- 200919633 該第一表面之戴面實質係為圓形，且具有約小於5微米 之直徑。 12. 如請求項8所述之半導體裝置結構，其中該第二側 於0.4微米。 13. *如請求項8所述之半導體裝置結構，其中該複數個接觸 窗結構具找小於G.9微权祕(pitch)。 接觸 14.如請求項8所述之半導體裝置結構，其令該複數個 窗結構之數目大於36。 15. — 種多晶片半導體結構，包含： 一第一晶片；以及 一第二晶片，附著於該第一晶片； 其中該第一晶片包含： f 一基板，具有—第—表面及-第二表面，· -第“介層’定義於該第—基板且 伸至該第二表面；以及 乐衣面延 八數個第一接觸窗結構，位於該第-表面盥該第-介=其中該複數個第一接觸窗二 一表面Γ行之截面具有—第-側及-第二側，且該= 側及鮮—财之較長#1與較短侧之比制大於2:】。 * 200919633 16.如請求項15所述之多晶片半導體結構，其中該第一介 層係貫穿該第一基板。 17. 如請求項15所述之多晶片半導體結構，其中該複數個 第一接觸窗結構之面積與平行於該第一表面之該第一介 層之面積的比值係大於25%。 18. 如請求項15所述之多晶片半導體結構，其中該複數個 第一接觸窗結構之面積與平行於該第一表面之該第一介 層之面積的比值係大於30%。 19. 如請求項15所述之多晶片半導體結構，更包含一第三 晶片附著於該第二晶片。 20. 如請求項15所述之多晶片半導體結構，其中該第二晶 1. 片包含： 一第二基板，具有一第三表面及一第四表面； 一第二介層，定義於該第二基板且自該第三表面延 伸至該第四表面；以及 複數個第二接觸窗結構，位於該第三表面與該第二 介層接觸，其中該複數個第二接觸窗結構之各個與該第 三表面平行之截面具有一第三侧及一第四側，且該第三 側及該第四側中之較長側與較短侧之比值約大於2 : 1 ; 以及 ^ 19- 200919633 其中該複數個第二接觸窗結構之面積與平行於該第 三表面之該第二介層面積的比值係大於25%。 C ( -20-