TW200919194A - Methodology and circuit for interleaving and serializing/deserializing LCD, camera, keypad and GPIO data across a serial stream - Google Patents

Description

200919194 九、發明說明： 【發明所屬之技術領域】 本發明係有關於多工傳輸及串聯/解串來自橫越一串列 介面之數個裝置的資料。 【先前技術】 在行動手持裝置中常常發現到像鍵板與鍵盤、攝像機、 LCD顯示器及各式各樣通用Ι/0(〇Ρ 10)裝置的I/O裝置。像 許多微處理器，這些I/O裝置通常提供並列介面。然而， 在ί了動裝置中’以一鉸鏈（hinge)分隔某些I/O裝置與一控 制微處理器。 在習知技藝行動裝置中，互連行動裝置中之微處理器及 I/O裝置，需要許多穿過一被擠入一鉸鏈中之可撓性電纜的 並列連接。由於可靠性之減少及成本之增加，大量電線係 不受期望的。 減少穿過一折疊式或滑蓋式行動電話之鉸鏈的實體電線 之數目係有利的。串列化提供之程度電線減少。 【發明內容】 本發明提供穿過一可撓性電纜之電線的減少。本發明提 供一種用以串聯及交錯至及來自至少一 L C D顯示器、一經 由一 GPIO(通用輸入/輸出）連接來接合之裝置、一攝像機及 一 I2C裝置及一鍵板或鍵盤之資料的介面。如本發明所提 供，可以藉由交錯橫越相同串列電線之多組並列資料及藉 由控制模式而不需一專屬控制接腳或電線以達成進一·步減 200919194 少。 可以在使用時序間隔以時間順序混合來自不同裝置之信 號的共用電線上交錯串列化資料。例如，在視訊傳輸期間， 在視訊資料線上常常具有沒有攜帶資料之垂直（VSYNC)及 水平（HSYNC)同步脈衝。其它裝置可以使用這些時間，以 傳送串列資料。例如，可以在操作人員將不會注意到任何 延遲之這些時間期間傳送鍵盤資料。雖然以鍵盤資料來說 明’但是實際上可以在一攝像機VSYNC或HSYNC期間傳 送任何串列資料。 在一相似方式中，可以在共用連接（連接電線）上多工傳 輸LCD資料、GPIO及I2C信號。可以藉由一變化時脈頻率 來至少部分控制這三個資料型態之傳送。例如，如果要多 工傳輸LCD或I2C，則可以使用時脈頻率，以區分所傳送 之資料型態。例如’ 一特定時脈頻率可以表示正在傳送LCD 資料，以及一頻率變更可以控制一正在傳輸I2C信號之模 式變動。在此範例中，可以使用一頻率偵測電路。當沒有 正在傳送LC D信號，亦沒有傳送12 C信號時，可以載入及 串列傳輸GPIO資料。 熟習該項技術者將察覺到，雖然下面詳細敘述將參考說 明實施例、圖式及使用方法，但是本發明沒有意欲侷限這 些實施例及使用方法。更確切地說，本發明具有廣泛之範 圍及意欲只以所附申請專利範圍所述來界定。 下面本發明敘述參考該等所附圖式。 200919194 【實施方式】 第1 A圖描述一使用本發明之系統。在此情況中，一 理器4具有一些個別並列I/O埠，每一 I/O埠具有資料 脈及控制信號。在第1 A圖之右側係對應I/O裝置5。 該微處理器4之I/O連接係相似於至該等I/O裝置5之 連接。如熟習該項技術者所知，在某些應用中，根據 裝置，可以使用其它控制連接（未顯示）。 在該微處理器4與該I/O裝置5間，有一主動裝置 一從動裝置10經由一可撓性電纜11彼此連接在一起 中該可撓性電纜1 1係設計成擠經一鉸鏈。該等主動及 裝置具有在該微處理器4上之許多並列連接8及至該等 裝置5之許多並列連接9，然而在該可撓性電纜1 1上 等主動及從動裝置間只有一些連接改善可靠性及彎曲 (較少電線在該鉸鏈內彎曲及折斷）。 在第1A圖中’本發明提供在LCD信號、GPIO信號及 fg號間共用串列連接。此外’可以使並列攝像機I/O 與來自鍵板之信號串聯及交錯。 舉例說明’依據本發明所製造之一對裝置（一主動裝 及一從動裝置10)串聯及解串LCD、GPIO及I2C以及 機及鍵板信號。在該等信號源間多工傳輸該等信號及 該等信號橫越共用串列介面，以及可以以全雙工傳輸 雙工傳輸方式傳送該等信號。 第1A圖描述在具體化本發明之主要方塊的一範例 微處 、時 離開 :I/O 該等 6及 ，其 從動 ^ I/O 之該 功能 I2C 資料 置6 攝像 攜帶 或半 中的 200919194 功能。一通用微處理器4經由一組並列連接8與一主動裝 置6接合。該主動裝置6經由一攜帶4條串列連接之可撓 性電纜11與一從動裝置10接合。前兩條串列連接12攜帶 時脈（LCDCKS)及資料（LCDDS)。這兩條串列連接攜帶至及 來自LCD顯示器16、一 GPI◦介面18及一I2C接面20之 資訊。後面兩條串列連接14攜帶攝像機時脈（CAMCKS)及 資料（C AMDS)。這兩條連接攜帶至及來自攝像機22及一鍵 板24之資訊。 第1B圖以方塊形式描述在該主動串聯器6與該微處理器 4間之關於LCD/GPIO及I2C功能的電子功能。將16條LCD 資料線32、6條GPIO資料線34及LCD晶片選擇40(MAINCS-主要LCD顯示器晶片選擇及SUBCS-次要LCD顯示器晶片 選擇）載入該多工器（MUX)資料串聯器30及時控輸出於 LCDDS上。將LCD晶片選擇40 、 LCDWE(®示器寫人致倉g ) 以及 I2CSCK(時脈）、I2CSDA(資料）、LCD/I2C(控制）及 LCDCKREF( —參考時脈）輸入至LCD/I2C邏輯A電路 36及 選通產生器44,其中選通產生器44控制被載入及選通輸出 自該資料串聯器30之LCD或GPIO資料。 第1 C顯示對應於第1 B圖中之功能的從動裝置中之功能 及電路。一資料解串器50在受LCD/I2C邏輯B電路52指 示時接收LCD及GPIO或I2C信號。下面將更詳細論述該 等LCD/I2C邏輯方塊A及B。 第1 D及1 E描述在傳送攝像機、鍵板資料及控制之主動/ 200919194 從動裝置6及10中之功能。一 12 -位元解串器60接收 CAMCKS(攝像機時脈）及CAMDS(攝像機/鍵板資料）。一解 多工器62將來自該解串器60之12個並列資料分離成爲攝 像機資料及控制信號以及用以再產生鍵板信號之感測及掃 描信號。將這些資料輸入至該微處理器4。 具有一鍵板偵測電路1 5 0，該鍵板偵測電路1 5 0以一振盪 器1 52之協助掃描該鍵板24及偵測哪一個鍵被按壓。如熟 習該項技術者所知，可以使用其它技術，偵測何時按壓一 個鍵。一控制及資料多工器1 54即時交替地交錯來自該鍵 板及該攝像機之傳送及接收信號。小心注意，以便符合攝 像機1/◦之時間抑制，同時沒有漏掉任何鍵板按壓。 當按壓該鍵板24之鍵時，即在該控制及資料多工器1 54 感測來自該鍵板偵測電路1 5 0及該振盪器1 5 2之信號的時 候，將該鍵資料傳送至一 12-位元串聯器156。隨同一時脈 信號CAMCKS，在 C AMDS上串聯及傳送該鍵板資料，其 中該時脈信號CAMCKS提供時序給該主動解串器60，以適 當接收該等鍵板信號。像設計所可能決定’可以以二進位、 十六進位等格式化或編碼該鍵板資料。 當該攝像機需要服務時，一鎖相迴路PLL 158提供一時 脈 CAMCKREF 至該攝像機 22。將 CAMDATA 線、HSYNC、 VSYNC及選通直接傳送至該控制及資料多工器154。該控 制及資料多工器1 5 4經由例示的1 2條並列資料線1 60、一 選通162及一SERCK(串列時脈）164與該串聯器156接合。 200919194 注意到可以在LCD路徑中提供一 PLL(未顯示），以針對串 列化提供一參考時脈。 在一說明操作中，當該攝像機正在解除（deasserting) — HSYNC或VSYNC(水平或垂直同步）時’該攝像機資料係無 效的。在這些時間期間，可以傳輸該鍵板資料，而沒有使 該鍵板或該攝像機操作有訛誤。舉例說明，本發明使用該 HSYNC期間，以交錯或多工傳輸該鍵板資料及該攝像機資 料。在該可撓性電纜中隨同該C K S信號在該D S線上串聯 及傳送該組合資料。

該主動解串器60接收及解串該多工鍵板及攝像機資料 成爲並列資料及以解多工器62分離該兩個資料。將該鍵板 資料重建成爲一微處理器4所認知之並列形式74。如第1 D 圖所示，亦將該攝像機並列資料重建成爲該微處理器4所 認知之一並列形式。 在一實施例中，可以在該DS組中包含一額外連接，其中 當正在傳送鍵板或攝像機資料時，該D S組發出信號。如熟 習該項技術者所知，可以使用其它方法，例如，在該等D S 線上所傳送之第一位元組，可以經常是一用以表示有一既 定量之攝像機（或鍵板）資料跟隨之模式指示器。已所知該 技術中之其它技術。 第1 F圖描述本發明之一典型組之攝像機及鍵板波形。沿 著上面係一典型攝像機-CMOS或CDD成像器所可能發現之 時間（TIME)順序。第一列80之資料信號係來自該攝像機之 -10- 200919194 圖示資料信號’其中每一位元組之資料信號係以十六進位 形式來顯示。這些信號81之群集表示〜HSYNC之解除水 平同步期間。當HSYNC 82係低位準時，該等攝像機資料 信號係以位元組F0、FI、F2、F3、F4及F5來表示。在這 些線上之資料對於該攝像機係無意義的。然而，在本發明 中使用該H S Y N C時間，以經由該主動串聯器/解串器傳送 鍵板資料至該微處理器。注意到在80及82之圖形稍後發 生資料84及HSYNC 86在時間上的偏移。此時間差異描述 經由該主動串聯器電子裝置之延遲時間。並且，注意到在 HSYNC 86期間，來自該攝像機之F2及f3資料位元組已被 兩個位兀組群00及04(它們被表示成爲項目92)所取代。下 —列88顯不12 fu兀或十六進位之鍵板資料〇〇4。該鍵板只 使用1 · 5位元組’所以使前4個位元等於零，以便將位元 組00 04傳送至該解串器。在此實施例中，在該HSYNC期 間傳送該鍵板資料，以取代攝像機之F 2及F 3位元組，但 是，可以使用在該H S Y N C期間之任何資料位元組，只要它 們是一致的。如熟習該項技術者所知，亦可以在該V S Y N C 期間傳輸鍵板資料。 在較佳實施例中，可以在數個模式中操作該系統。在第 一模式（低速鍵板）中’使該PLL 158失能，以及將一個鍵按 壓在該等串列線上之位準時，該鍵板振盪器1 5 2掃視該鍵 板矩陣。使用LVCMOS(低壓CMOS)傳送該鍵板資料。

一第二模式（高速攝像機/鍵板）使該PLL 158致能（該PLL 200919194 1 5 8變成被閂鎖住）。當該η S YN C信號8 6係低位準時，捕 捉及傳送該鍵板資料。當該HSYNC信號86係高位準時， 傳送攝像機資料。 一第三模式（高速攝像機）沒有傳送攝像機資料。然而， 控制器傳送鍵板資料及一鍵板資料多工器提供一低假 HSYNC信號。 如熟習該項技術者已知，可以使用其它時序配置及其它 多工配置，以有利於本發明。例如，本發明揭露使用一振 盪器，以偵測及解碼一按鍵，但是，可以使用邏輯信號（包 括電壓信號及/或電流信號）。此外，具有許多可以使用之 有益處的微處理器。另外，可以使用具有專屬功能之非常 大之矽積體電路以及單晶片電腦。 在此圖解範例中揭露一 PLL，但是，如熟習該項技術者 所知，可以使用不具有PLL之操作。例如，可以利用晶體 時脈或依據攝像機計時需求之均等物及其它型態之計時電 路。 返回參考第1B圖及1E圖，第2圖描述該選通產生器44 之一實施例。當LCD/I2C係真時，LCDWE將產生一內部選 通（inStrobe)，以將資料載入MUX資料串聯器30。當該 LCDWE產生脈衝時，經常傳送該資料串聯器30中之資料。 如果沒有資料被傳送至該主要或次要顯示器，則產生GPI0 選通，以選擇及載入及傳送GPI0資料。如果MAINCS或 SUBCS係真，貝tH吏該GPI0選擇失會I 。 -12- 200919194 設計時序’以便每16個CKREF週期傳送該GPI0資料一 次。在另一情況中，GPIO資料會被傳送在只有當GPIO資 料改變時。 在第3至7圖中描述第1B及1C圖之LCD/I2C邏輯A及 B的操作。當沒有正在傳送該L C D資料時，該機構係爲了 雙重使用改變該LCD資料之時脈信號。在此情況中，可以 傳輸I2C信號及I2C CLK，以取代LCD資料。 第3圖顯示具有一互連可撓性電纜11之一般SEndER(在 該主動裝置6)及RECEIVER(在從動裝置1〇)。以一用以產 生CONTROL lfg號之電腦系統（未顯示）產生一控制信號。 在一狀況中’該CONTROL 1可以用以傳送LCD資料104 經過一差分驅動器106’或者在另一狀況中，傳送I2C信號 及一 12 C時脈經過傳輸閘A至該可撓性電績π。將一高速 108或一低速109 LCD輸入至多工器（MUX)llO，該多工器 (MUX)l 10驅動一緩衝器122，該緩衝器122轉而驅動該可 撓性電纜11。該CONTROL 1信號控制該MUX 110，傳送 LCD HS CLK(高速時脈）或LCD LS CLK(低速時脈）輸入至該 可撓性電纜。該電路使用該時脈信號之速度，以決定是否 該資料係LCD或I2C信號。 CONTROL’信號決定緩衝器111或傳輸閘 B接收LCD DATA'或I2C信號及CLK，（時脈）。 緩衝器144接收LCDCLK'，該緩衝器144輸出CKSIN信 號。使該CKSIN與一頻率振盪器114在頻率上做比較。比 -13- 200919194 較器 116輸出要決定接收哪個信號之 CONTROL'。該 CONTROL1相同於稍後所述之I2C_EN信號。 注意在第3圖中，該等邏輯結構之說明係爲了了解用， 同時在其它圖式中論述更詳細實施表示。並且，注意到該 等I2C傳輸閘A及B係雙向的及因而可以在兩個方向上傳 送I2C信號及CLK。 第4圖描述驅動連接至該可撓性電纜102之輸出接腳120 在第3圖之SENDER 36上之電子裝置的一實施例。這些輸 出接腳係顯示連接至一可撓性電纜1 1，但是，它們可能直 接至其它積體電路。一傳輸器1 22驅動差分時脈信號，LCD CLK至該等輸出接腳120。如傳輸器122之輸出接腳所示， 每一接腳連接至PAD，該等PAD提供靜電放電保護（ESD)。 因而，雖然未顯示於圖中，但是可以保護在此實施例中之 所有接腳、接點及電線。 "LCD"表示液晶顯示器或任何其它型態之顯示器，以及 "(：[1^'表示時脈。虛負載124係根據應用任選的及簡單地在 連接至該可撓性電纜之輸出接腳120上呈現一已知負載電 纜端接法。 一傳輸器126驅動差分LCD DATA 104至差分DS0P及 DS0M接腳128，其中該等差分DS0P及DS0M接腳128連 接至該可撓性電纜102。當正在傳送LCD DATA 104時’ DS0P及DS0M分別表示該差分LCD DATA之正負信號。 然而，使傳輸閘A致能時，藉CONTROL 1使I2C CLK呈 -14- 200919194 現在 DSOP上及使一 I2C信號呈現至 DSOM上。當以 CONTROL 1使I2C信號能夠至DSOP及DSOM線上時，以 舉例由C0NTR0L-(C0NTR0L之邏輯反向）所失能之傳輸器 126來阻擋該LCD DATA 104。在此，CONTROL 1係一可以 由一與該SENDER接合之電腦系統（未顯示）來設定之模式 決定信號。因爲將LCD DATA或I2C信號放置在該等DSOP 及D S 0 Μ線上，所以當沒有使緩衝器1 2 6之輸出致能時， 緩衝器1 26之輸出不允許負載該傳輸閘A，以及當沒有使 該傳輸閘A致能時，該傳輸閘A不允許負載該緩衝器1 26。 第5圖描述第3圖之RECEIVER。以一任選電纜端負載 140及該緩衝器142接收該LCD CLK。使一緩衝LCD CLK' 信號呈現在該RECEIVER中之其它電路（未顯示）。使該等差 分LCD CLK信號之其中之一 CKS IN呈現至第6圖之頻率比 較器。 碰巧的是，從該可撓性電纜之該緩衝器1 44接收該LCD DATA(或該I2CCLK及該等I2C信號）。如果I2C_EN係真， 則接收12 C信號及經由該傳送閘B將該等12 C信號傳送至 其它電路（未顯示）。如果接收LCD DATA，則緩衝144該 LCD DATA及使一信號端LCD DATA1呈現至跟隨電路（未顯 示）。如果希望的話，可以產生一ENABLE信號，以防止該 等LCD DATA'信號穿過該緩衝器144。 第6圖描述一做爲第3圖之頻率比較器116的電路。頻 率偵測器（形成爲並列遺漏脈衝偵測器）1 6 1及1 6 3比較該接 -15- 200919194 收時脈信號CKSIN與一參考振盪器信號OSCIN。輸出係該 I2C_EN信號，該I2C_EN信號指示穿過該可撓性電纜之I2C 信號或該等LCD信號至適當接收電路（未顯示）。 在某些應用中，一攝像機時脈177輸出可以提供第1A圖 之 CAMCKREF。 第7圖描述第6圖之偵測器1 6 1的一較佳實施例。除了 0SCIN及CKSIN之順序係顛倒之外，項目163係相同的。 CKSIN係輸入至第7圖之項目161的DATAIN 171及0CSIN 係輸入至第7圖之項目161的CLKIN 173。這些輸入執行 以提供一輸出WBG_COMPLETE 175。該輸出175相對於該 等輸入信號1 7 1及1 7 3輸出一表示一遺漏脈衝之信號。反 向器鏈1 7 7提供可以被加在該反向器1 7 9前面之可程式化 延遲，以在應用中需要時用來調整延遲。當邏輯地連結該 兩個遺漏脈衝偵測器時，比較該LCD CLK'之頻率與該參考 振盪器之頻率。 第8圖描述一串列時脈輸入頻率CKSIN 181與一係舉例 設定在75MHz之參考振盪器信號0SCIN 183比較之模擬。 頻率偵測信號1 85描述何時CKSIN比OSCIN 1 83之1 87或 低之1 8 9。 本發明在一較佳實施例中提供使用用以設定不同模式之 頻率偵測的優點。舉例說明，模式變換係在LCD與I2C模 式間’或者從橫越一可撓性電纜來傳輸LCD信號至傳輸I2C 信號’同時維持頻率之原始目的的效用。在一積體電路上 -16 - 200919194 至少少一支接腳及/或在該可撓性電纜上至少少一條電線。 該頻率偵測方法共以不受電磁干擾（EMI)之影響的方式 即時監控及多工傳輸在一共用串列匯流排上所共用之雙向 I2C控制及LCD資料。 雖然該實施在此係顯示成電子電路，但是熟習該項技術 者將了解到其它電子電路可以實施相同功能，以及可以使 用利用軟體、韌體及/或硬體及其組合之系統，以有利於完 成同等功能。 【圖式簡單說明】 第1 A、1 B、1 C、1 D及1 E圖係使用本發明之功能方塊的 示意方塊圖； 第1F圖係一時序圖； 第2圖係一內部選通產生之示意圖； 第3、4、5、6及7圖係描述LCD/I2C多工之之示意方塊 圖；以及 第8圖係描述頻率比較以達成模式變更之時序圖。 【主要元件符號說明】 4 微 處 理 器 5 I/O裝置 6 主 動 裝 置 8 並 列 連 接 9 並 列 連 接 10 從 動 裝 置 -17- 200919194

11 可撓性電纜 12 串列連接 16 LCD顯示器 18 GPI◦介面 20 I2C接面 22 攝像機 24 鍵板 30 MUX資料串聯器 32 LCD資料線 34 GPIO資料線 36 LCD/I2C 邏輯 A 40 LCD晶片選擇 44 選通產生器 50 資料解串器 52 LCD/I2C 邏輯 B 60 12-位元解串器 62 解多工器 74 並列形式 80 第一歹丨J 8 1 信號 82 HS YNC 84 資料 86 HS YNC -18- 200919194 88 下一 92 項目 102 可撓 104 差分 108 高速 109 低速 1 10 多工 111 緩衝 1 14 頻率 1 16 比較 120 輸出 122 緩衝 124 虛負 126 緩衝 128 差分 140 任選 142 緩衝 144 緩衝 150 鍵板 152 振盪 154 控制 156 1 2-位 158 鎖相 列

性電纜 LCD DATA LCD LCD 器 器 振盪器 器 接腳 器（傳輸器） 載 器（傳輸器） DSOP及DSOM接腳 電纜端負載 器 器 偵測電路 器 及資料多工器 元串聯器 迴路 -19- 200919194 160 1 2條並列資料線 161 頻率偵測器 162 選通 163 頻率偵測器 164 SERCK(串列時脈） 17 1 DATAIN 173 CLKIN 175 WBG_COMPLETE 177 攝像機時脈 179 反向器 18 1 CKSIN 183 0SCIN 185 頻率偵測信號 187 較高 189 較低 CKSIN 時脈信號 OSCIN 參考振盪器信號 -20-

Claims (1)

1. 200919194 十、申請專利範圍： 1 · 一種用以傳輸資訊之系統，該資訊包括高速資料及控制 以及低速資料及控制，該系統包括： —第—串聯器’從一微處理器或控制器接收及傳送高 速及：低速並列資料、串列資料及控制信號； —第一解串器，傳送及接收高速及低速並列資料、串 列資料及控制信號至一微處理器或控制器； 一第二串聯器’從一組];/〇裝置接收及傳送高速及低 速並列資料、串列資料及控制信號； 一第二解串器，傳送及接收高速及低速並列資料、串 列資料及控制信號至一組〗/〇裝置； 於該第一串聯器與該第一或該第二解串器之間的第— 連接’以及於該第二串聯器與該第一或該第二解串器之 間的第二連接’其中在其間傳輸串列資訊；以及 一時脈’具有兩個頻率，該時脈經由該等第二串列連 接傳輸至該第二串列器/解串器。 2.如申請專利範圍第丨項之系統，進一步包括一第一多工 器’其接收高速並列及低速並列或串列資訊以及交錯及 輸出該較高速及該較低速成爲一串列時序及傳輸該串列 時序至該第一串聯器’以及進一步包括一第二多工器， 接收高速並列及低速並列或串列資訊以及交錯及輸出該 較高速及該較低速成爲一串列時序及傳輸該串列時序至 該第二串聯器。 -21- 200919194 3 ·如申請專利範圍第2項之系統，其中該等資料傳輸係全 雙工傳輸。 4 ·如申請專利範圍第2項之系統，其中藉由偵測不同時脈 頻率來區分該高速及該低速資訊。 5. 如申g靑專利範圍第1項之系統’其中該高速串列資料包 括來自一攝像機之同步信號。 6. 如申請專利範圍第5項之系統’其中在水平及垂直同步 信號期間傳輸該低速資料。 7 如申請專利範圍第1項之系統’其中該組〗/ 〇裝置包括 LCD顯示器、GIPO裝置、I2C裝罝、一攝像機及鍵板中 之一個或多個。 8 ·如申g靑專利範圍第7項之系統，其中當該I / 〇裝置係一傳 送並列資料之鍵板矩陣時，該資料會被串聯及解串，其 中再產生該鍵板矩陣並列資料。 9 ·如申請專利範圍第1項之系統，其中該等1/0裝置中之一 係一 GPIO裝置，於該GPIO裝置中當該微處理器或控制 器產生一內部選通以改變該資訊內容時，傳輸GPI0資 訊。 10.如申請專利範圍第1項之系統，其中該等I/O裝置中之 一係一 GPIO裝置，於該GPIO裝置中使GPIO資訊串聯 成爲以一選通信號傳送之串列資料位元。 1 1 · 一種用以傳輸資訊之方法，該資訊包括高速資料及控制 以及低速資料及控制，該方法包括下列步驟： -22- 200919194 第一次串聯及接收及傳送來自一微處理器或控制器 之高速及低速並列資料、串列資料及控制信號； 第一次解串及傳送及接收來自一微處理器或控制器 之高速及低速並列資料、串列資料及控制信號； 第二次串聯及接收及傳送來自一組I/O裝置之高速及 低速並列資料、串列資料及控制信號； 第二次解串及傳送及接收來自一組I/O裝置之高速及 低速並列資料、串列資料及控制信號； 第一次傳輸串列資訊於該第一串聯器與該第一或該 二解串器間； 第二次傳輸串列資訊於該第二串聯器與該第一或該 二解串器間； 經由一第二串列連接傳輸一具有兩個頻率之時脈信 號至該第二解串器。 1 2.如申請專利範圍第1 1項之方法，進一步包括下列步驟： 第一多工傳輸，接收高速並列及低速並列或串列資訊 以及交錯及輸出該較高速及該較低速成爲一串列時序及 傳輸該串列時序至該第一串聯器，以及 第二多工傳輸，接收高速並列及低速並列或串列資訊 以及交錯及輸出該較高速及該較低速成爲一串列時序及 傳輸該串列時序至該第二串聯器。 1 3 ·如申請專利範圍第1 2項之方法，進一步包括以全雙工 傳輸來傳輸該資料之方法。 -23- 200919194 1 4 .如申請專利範圍第1 2項之方法，進一步包括藉由偵測 不同時脈頻率來區分高低速資料。 1 5 .如申請專利範圍第1 1項之方法，其中該等高速串列資 料同步信號係來自一攝像機。 16.如申請專利範圍第15項之方法，其中該低速資訊係在 該等同步信號期間。 1 7 .如申請專利範圍第1 6項之方法，其中當該I/O裝置係一 具有被串聯及傳送至一解串器之並列資料的鍵板矩陣 時，進一步包括在解串後，再產生該鍵板矩陣並列資料 之步驟。 1 8 .如申請專利範圍第1 1項之方法，其中當該等1/◦裝置中 之一係一 GPIO裝置時，進一步包括下列步驟：藉由產生 一內部選通以傳輸該資訊。 -24-