TW200915320A - Synchronous semiconductor memory device and method for driving the same - Google Patents

Synchronous semiconductor memory device and method for driving the same Download PDF

Info

Publication number
TW200915320A
TW200915320A TW097125819A TW97125819A TW200915320A TW 200915320 A TW200915320 A TW 200915320A TW 097125819 A TW097125819 A TW 097125819A TW 97125819 A TW97125819 A TW 97125819A TW 200915320 A TW200915320 A TW 200915320A
Authority
TW
Taiwan
Prior art keywords
data
signal
alignment
pulse
data strobe
Prior art date
Application number
TW097125819A
Other languages
English (en)
Other versions
TWI382416B (zh
Inventor
Kang-Youl Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200915320A publication Critical patent/TW200915320A/zh
Application granted granted Critical
Publication of TWI382416B publication Critical patent/TWI382416B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Description

200915320 九'發明說明： 【發明所屬之技術領域】 本發明主體係關於一種半導體設計技術，且更特定言 之’係關於同步半導體記憶體裝置之寫入路徑。 本申請案主張分別於2007年9月28曰及2008年4月30日申 請之韓國專利申請案第10-2007-0098224號及第10-2008- 0040929號之優先權，其全文以引用的方式併入本文中。 【先前技術】
半導體記憶體裝置，諸如動態隨機存取記憶體（dram) 自晶片組（記憶體控制器）接收寫入資料且將讀取資料傳送 至晶片組。同時，同步半導體記憶體裝置與系統時脈同步 操作。然而，當將資料自晶片組傳送至記憶體褒置時，歸 因於資料及系統時脈之不同負載及迹線（trace)及系統時脈 與複數個記憶體裝置之間的位置差’在資料與系統時脈之 間發生偏斜。 為了減少資料與系統時脈之間的偏斜，在將資料自晶片 二:『至=體裝置時，料一起傳送資料選通信號 Λ選通信號(DQS)亦稱作回波時脈(― 叫。藉由使用資料選通信號（DQS)來選通賴，可減少 咿因於系統時脈與記憶 斜，此传因A間的位置差而發生之偏 斜此係因為資料選通信號（D Q s ) 及迹線。同時，在讀取操作 目同的負載 通信號(DQS)盥資料㈣ °德體裝置將讀取資料選 八、#科一起傳送至晶片組。 圖】為說明習知同步半導 衣置之寫入路徑的電 132726.doc 200915320 路圖。 參看圖1，在寫入路徑上，習知同步半導體記憶體裝置 包括DQS輸入緩衝器單元110、資料選通下降脈衝（DSFP) 產生單元120、DQS缓衝器停用信號產生單元130、資料對 準單元140及全域資料線（GDL)寫入驅動單元150。DQS輸 入緩衝器單元110回應於DQS緩衝器停用信號 DISABLE—DQS而緩衝資料選通信號DQS。DSFP產生單元 120接收DQS輸入緩衝器單元110之輸出信號以產生與資料 r' 選通信號DQS之下降邊緣同步的資料選通下降脈衝DSFP。 DQS緩衝器停用信號產生單元130回應於資料選通下降脈 衝DSFP、資料選通停用信號DIS_DSP及寫入脈衝WTPb而 產生DQS緩衝器停用信號DISABLE—DQS。資料選通停用 信號DIS_DSP為在自寫入命令之輸入起經過對應於叢發長 度（BL)之時間後經脈衝調變至邏輯高位準的信號，且寫入 脈衝WTPb為在輸入寫入命令時經脈衝調變至邏輯低位準 的信號。資料對準單元140回應於資料選通下降脈衝DSFP 而對準輸入資料DIN。輸入資料DIN為自資料輸入緩衝器 (未圖示）輸出之資料。GDL寫入驅動單元150與資料輸入時 脈DINCLK同步地經由全域資料線GDL—Q0、GDL—Q1、 GDL—Q2及GDL_Q3來傳送自資料對準單元140輸出之經對 準資料 ALGN_R0、ALGN_R1、ALGN_F0及 ALGN_F1。資 料輸入時脈DINCLK為在預定時間（考慮到自寫入命令之輸 入起經過的寫入延時（WL))後經脈衝調變至邏輯高位準的 信號。 132726.doc 200915320 DQS緩衝器停用信號產生單元1 3〇包括及閘and 1、上拉 PMOS電晶體MP1、下拉NMOS電晶體MN1及鎖存器爪¥1 及INV2。及閘AND1對資料選通下降脈衝DSFP及資料選通 停用信號DIS_DSP執行邏輯及運算。上拉pm〇S電晶體 MP1具有連接至電源電壓端子vdD之源極、連接至
DISABLE—DQS輸出端子>41之汲極，及接收寫入脈衝wTPb 之閘極。下拉NMOS電晶體MN1具有連接至接地電壓端子 VSS之源極、連接至DISABLE_DQS輸出端子N1之汲極’ 及接收及閘AND 1之輸出信號的閘極。鎖存器inV 1及INV2 鎖存施加至DISABLE—DQS輸出端子N1之信號。
資料對準單元140包括反相器INV3、D正反器142、D正 反器144、D正反器146及D正反器148。反相器IN V3反相資 料選通下降脈衝DSFP ’且D正反器142回應於反相器INV3 之輸出信號的下降邊緣而傳送輸入資料Din。D正反器144 回應於反相器INV3之輸出信號的下降邊緣而傳送自D正反 器142輸出之經對準資料ALGN_R1。D正反器146回應於反 相器INV3之輸出信號的下降邊緣而傳送輸入資料mN。D 正反器148回應於反相器INV3之輸出信號的下降邊緣而傳 送自D正反器146輸出之經對準資料ALGN_F1。 GDL寫入驅動單元丨50包括GDL寫入 ⑽^㈣人驅動器⑸與資料輸人時脈腦⑽同 步地將自D正反H 144輸出之經對準f料algN-Rg傳送至 全域資料線GDL Q〇。GDL寫入輻, 呙八驅動益154與資料輸入時脈 IMNCLK同步地將自D正反器142輪出之經對準資料 132726.doc 200915320 ALGN—R1傳送至全域資料線GDL—Q1。GDL寫入驅動器 156與資料輸入時脈DINCLK同步地將自D正反器148輸出 之經對準資料ALGN_F0傳送至全域資料線GDL—Q2。GDL 寫入驅動器158與資料輸入時脈DINCLK同步地將自D正反 器146輸出之經對準資料ALGN_F1傳送至全域資料線 GDL Q3。 ' 圖2為圖1之習知同步半導體記憶體裝置的時序圖。 參看圖2，當輸入寫入命令時，記憶體裝置接收資料DQ (連同資料選通信號DQS。在圖2中，輸入叢發寫入命令 (BL=4)且參考符號”INT_WT”表示内部寫入命令信號。 DSFP產生單元120產生在資料選通信號DQS之每一下降 邊緣處經啟動至邏輯高位準的資料選通下降脈衝DSFP， 且資料對準單元140與資料選通信號DSFP之上升邊緣同步 地輸出經對準資料ALGN_R0、ALGN_R1、ALGN_F0及 ALGN_F1 。 當資料DQ之輸入完成且因此資料選通下降脈衝DSFP與 資料選通停用信號DIS_DSP變為邏輯高位準時，DQS緩衝 器停用信號產生單元130將DQS緩衝器停用信號 DISABLE_DQS改變為邏輯低位準。因此，停用DQS輸入 緩衝器單元110以使得其不再接收資料選通信號DQS。 GDL寫入驅動器152、154、156及158與資料輸入時脈 DINCLK同步地將經對準資料ALGN—R0、ALGN_R1、 ALGN_F0及ALGN_F1傳送至全域資料線GDL_Q0、 GDL_Q1、GDL—Q2及 GDL_Q3。 132726.doc 200915320 然而，當雙態觸發資料選通信號DQS在最後下降邊緣之 後返回至高阻抗（Hi-Z)時，經常發生一次振鈴（〇ne_time ringing)。此現象稱作寫入後置段振鈴。 圖3為在發生寫入後置段振鈴時圖〗之同步半導體記憶體 裝置的時序圖。 自圖3中可見在雙態觸發資料選通信號dqs返回至高阻 抗（Hi-Z)時發生振鈴。 若在DQS緩衝器停用信號DISABLE一DQS改變為邏輯低 位準之前發生振鈐，則DSFP產生單元120將其辨認為資料 選通信號DQS之下降邊緣’以使得在資料選通下降脈衝 DSFP處產生短時脈衝波形干擾（giitch)。 歸因於短時脈衝波形干擾，經對準資料ALGN R0、 ALGN—R1、ALGN—F0及ALGN—F1之值提前地改變。因 此，在資料輸入時脈DINCLK之上升邊緣處輸入錯誤的資 料，且不恰當的資料被載入全域資料線Gdl q〇、 GDL—Q1、GDL JR2及 GDL_Q3 上。 在獨立地應用寫入命令時，以及在相繼輸入寫入命令時 可發生此等問題。 【發明内容】 本發明之實施例針對提供一種能夠防止由資料選通信號 (DQS)之寫入後置段振鈴導致之資料差錯的同步半導體纪 憶體裝置，及一種其驅動方法。 根據本發明之一態樣，提供一種同步半導體記憶體裝 置，該同步半導體記憶體裝置包括：一資料對準參考脈衝 132726.doc •10- 200915320 產生早兀，其經組態以回應於資料選通信號⑴Qs)而產生 貧料對準參考脈衝；一對準保持信號產生單元，其經組態 以回應於資料對準參考脈衝及資料輸入時脈而產生對準保 持信號，在對應於資料選通信號之後置段的週期期間啟動 t對準料信m制準單元，其經組態以回應於 資料對準參考脈衝及對準保持信號而對準輸入資料。 根據本發明之另—態樣，提供—種同步半導體記憶體裝 置“《亥同步半導體圮憶體裝置包括：—資料選通信號輸入 爰衝單元，其經組態以緩衝資料選通信號；一資料選通 :降脈衝產生單元，其經組態以接收資料選通信號輸入緩 衝器單7C之輸出信號來產生與資料選通信號之下降邊緣同 步的資料選通下降脈衝；料對準單元，其經組態以回 應於資料選通下降脈衝及對準保持信號而對準輸入資料； -王域貝料線寫入驅動單元，其經組態以與資料輸入時脈 同步地經由全域資料線來傳送自資料對準單元輸出之經對 準資料，&肖準保持信號產生單元，其經組態以回應於 資料選通下降脈衝及資料輸入時脈而產生對準保持信號， 在對應於資料選通#號之後置段的週期期間啟動該對準保 持信號。 根據本發明之實施例的同步半導體記憶體裝置進一步產 生由對應於寫入命令之最後資料選通下降脈衝（DSFP)設定 且由對應於寫入命令之資料輸入時脈（DINCLK)重設的對 準保持彳。號。忒對準保持信號在產生短時脈衝波形干擾之 週期期間遮罩資料選通下降脈衝（DSFP)對資料對準單元的 132726.doc 200915320 施加 【實施方式】 在下文中’將參看隨附圖式詳細描述根據本發明之例示 性實施例的同步半導體記憶體裝置及其驅動方法。 根據本發明之實施例的同步半導體記憶體裝置包括：一 貝料對準參考脈衝產生單元，其經組態以回應於資料選通 信號（DQS)而產生充當資料對準參考脈衝之資料選通下降 Γ
L 脈衝(DSFP); 一對準保持信號產生單元，其經組態以回應 於資料選通下降脈衝（DSFP)及f料輸人時脈（dinclk)而 產生對準保持信號（ALg(h〇ld)，在對應於資料選通信 號(D Q S)之後置段的預定週期期間啟動該對準保持信號 (:LGN一HOLD); & 一資料對準單元其經組態以回應於 資料選it T降脈衝（DSFP)及對準保持錢（algn—η·) 而對準輸入資料（DIN)。 另外，該时半導體記憶體裝置進-步包括-全域資料 線寫入驅動單兀’其經組態以回應於資料輸入時脈 (DmCLK)而將自資料對準單元輸出之經對準資料傳送至 全域資料線。 圖4為說明根據本發明# # a λ 爆不知明之實她例之同步半導體記憶體裝 置之寫入路徑的電路圓。 參看圖4，在寫入路輕π丰屯 4上同步4·導體記憶體裝置包括 〇砂輸入緩衝器單元410、資料選通下降脈衝（DSFP)產生 早凡42〇、DQS緩衝器停用信號產生單元43〇、資料對準單 兀44〇、GDL寫入驅動單元45〇及對準保持信號產生單元 132726.doc 200915320 460。DQS輸入緩衝器單元41〇回應於dqs緩衝器停用信號 DISABLE_DQS而緩衝資料選通信號DqS。DSFP產生單元 420接收DQS輸入緩衝器單元41〇之輸出信號以產生與資料 選通信號DQS之下降邊緣同步的資料選通下降脈衝]qsfp。 DQS緩衝器停用信號產生單元430回應於資料選通下降脈 衝DSFP、資料選通停用信號DIS_DSP及寫入脈衝WTPb而 產生DQS緩衝器停用信號DISABLE_DQS。資料對準單元 440回應於資料選通下降脈衝DSFP及對準保持信號 ALGN_HOLD而對準輸入資料DIN。GDL寫入驅動單元450 與資料輸入時脈DINCLK同步地經由全域資料線 GDL Q0、GDL—Q1 ' GDL—Q2 及 GDL_Q3 來傳送自資料對 準單元440輸出之經對準資料ALGN_R0、ALGN_R1、 ALGN_F0及ALGN—F1 〇對準保持信號產生單元460回應於 資料選通下降脈衝DSFP及資料輸入時脈DINCLK而產生對 準保持信號ALGN—HOLD，在對應於資料選通信號DQS之 後置段的預定週期期間啟動該對準保持信號 ALGN_HOLD。 DQS緩衝器停用信號產生單元430包括及閘AND2、上拉 PMOS電晶體MP2、下拉NMOS電晶體MN2及鎖存器INV4 及INV5。及閘AND2對資料選通下降脈衝DSFP及資料選通 停用信號DIS—DSP執行邏輯及運算。上拉PMOS電晶體 MP2具有連接至電源電壓端子VDD之源極、連接至 DISABLE—DQS輸出端子N2之汲極，及接收寫入脈衝WTPb 之閘極。下拉NMOS電晶體MN2具有連接至接地電壓端子 132726.doc -13- 200915320 VSS之源極、連接至DISABLE_DQS輸出端子N2之汲極， 及接收及閘AND2之輸出信號的閘極。鎖存器INV1及INV2 鎖存施加至DISABLE_DQS輸出端子N2之信號。 資料對準單元440包括阻斷單元442、D正反器444及D正 反器446。阻斷單元442根據對準保持信號ALGN_HOLD而 選擇性地阻斷資料選通下降脈衝DSFP。D正反器444回應 於阻斷單元442之輸出信號的下降邊緣而傳送輸入資料 DIN。D正反器446回應於阻斷單元442之輸出信號的下降 邊緣而傳送自D正反器444輸出之經對準資料ALGN_R1。 阻斷單元442可用接收資料選通下降脈衝DSFP及對準保持 信號ALGN—HOLD之反及閘NAND1來實施。 為了簡明起見，在圖4中僅說明用於產生經對準資料 ALGNR1及ALGN—R0之D正反器444及446及用於全域資料 線GDL—Q0之GDL寫入驅動器450。然而，另一 GDL寫入驅 動器用以將經對準資料ALGN_R1傳送至全域資料線 GDL—Q1 ’但未加以說明。另外，亦使用用於產生經對準 資料ALGN—F1及ALGN—F0之D正反器及用於經對準資料 ALGN—F1及ALGN—F0之GDL寫入驅動器，但未加以說 明。 對準保持信號產生單元460包括DSFP 2/4選擇器462及RS 鎖存器464。DSFP 2/4選擇器462取樣資料選通下降脈衝 DSFP之第二及第四脈衝，且RS鎖存器464接收DSFP 2/4選 擇器462之輸出信號DSFP 2/4作為設定輸入，且接收資料 輸入時脈DINCLK作為重設輸入。RS鎖存器464可用交又 132726.doc -14- 200915320 耦合的反或閘NOR1及NOR2來實施。 圖5為圖4之同步半導體記憶體裝置的時序圖。 參看圖5，當輸入寫入命令時，記憶體裝置接收資料DQ 連同資料選通信號DQS。在圖5中，輸入叢發寫入命令 (BL=4)且參考符號"INT_WT”表示内部寫入命令信號。 DSFP產生單元420產生在資料選通信號DQS之每一下降 邊緣處經啟動至邏輯高位準的資料選通下降脈衝DSFP。 對準保持信號產生單元460輸出在資料選通下降脈衝 DSFP之第二及第四脈衝之上升邊緣處經設定且在資料輸 入時脈DINCLK之上升邊緣處被重設的對準保持信號 ALGN_HOLD。 同時，資料對準單元440與資料選通下降脈衝DSFP之上 升邊緣同步地輸出經對準資料ALGN_R0、ALGN_R1、 ALGN_F0及ALGN_F1。在此狀況下，在對準保持信號 ALGN—HOLD處於邏輯低位準之週期期間，遮罩資料選通 下降脈衝DSFP，以使得維持經對準資料而在該週期期間 不執行新的對準操作。 當資料DQ之輸入完成且因此資料選通下降脈衝DSFP與 資料選通停用信號DIS_DSP變為邏輯高位準時，DQS緩衝 器停用信號產生單元430將DQS緩衝器停用信號 DISABLE—DQS改變為邏輯低位準。因此，停用DQS輸入 緩衝器單元410以使得其不再接收資料選通信號DQS。 GDL寫入驅動器與資料輸入時脈DINCLK同步地將經對 準資料ALGN_R0、ALGN_R1、ALGN_F0 及 ALGN_F1 傳送 132726.doc -15- 200915320 至全域資料線GDL_Q0、GDL—Ql、GDL_Q2 及 GDL—Q3。 因此’即使發生寫入後置段振鈴且在資料選通下降脈衝 DSFP中產生短時脈衝波形干擾，對準保持信號 ALGN—HOLD在產生短時脈衝波形干擾之週期期間亦維持 處於邏輯低位準。因此，由於阻斷了資料選通下降脈衝 DSFP，可防止由短時脈衝波形干擾導致之非法的資料對 準。亦即’可防止由寫入後置段振鈴導致之資料差錯。 如上文所描述’即使發生資料選通信號DQS之寫入後置 段振鈴’亦可藉由阻斷經對準資料之非法的傳送操作來防 止寫入路徑之故障。 儘官已在上文所述之實施例中描述八個資料（BL=4)由叢 發寫入命令無間隔地輸入，但本發明亦可應用於輸入單一 寫入命令或在資料選通信號DQS之後置段中發生振鈴的任 何狀況。 此外，儘管已在上文所述之實施例中描述對準保持信號 產生單元使資料選通下降脈衝DSFP之第二及第四脈衝通 過’而旁路資料選通下降脈衝DSFP之第一及第三脈衝， 但在叢發長度（BL)改變之情況下需要修改取樣方案。 儘管已關於特定實施例對本發明進行了描述，但熟習此 項技術者將易瞭解，在不脫離以下申請專利範圍中界定之 本發明之精神及範疇的情況下，可進行各種改變及修改。 【圖式簡單說明】 > 圖1為說明習知同步半導體記憶體裝置之寫入路徑的電 路圖。 132726.doc • 16 - 200915320 圖2為圖1之習知同步半導體記憶體裝置的時序圖。 圖3為在發生寫入後置段振鈴時圖1之同步半導體記情體 裝置的時序圖。 圖4為說明根據本發明之實施例之同步半導體記憶體裝 置之寫入路徑的電路圖。 圖5為圖4之同步半導體記憶體裝置的時序圖。 【主要元件符號說明】
110 DQS輸入緩衝器單元 120 資料選通下降脈衝（DSFP)產生單元 130 DQS緩衝器停用信號產生單元 140 資料對準單元 142 D正反器 144 D正反器 146 D正反器 148 D正反器 150 全域資料線（GDL)寫入驅動單元 152 GDL寫入驅動器 154 GDL寫入驅動器 156 GDL寫入驅動器 158 GDL寫入驅動器 410 DQS輸入緩衝器單元 420 資料選通下降脈衝（DSFP)產生單元 430 DQS缓衝器停用信號產生單元 440 資料對準單元 132726.doc 200915320 442 阻斷單元 444 D正反器 446 D正反器 450 GDL寫入驅動單元 460 對準保持信號產生單元 462 DSFP 2/4選擇器 464 RS鎖存器 ALGN_F0 經對準資料 ALGN_F1 經對準資料 ALGNHOLD 對準保持信號 ALGNRO 經對準資料 ALGNR1 經對準資料 AND1 及閘 AND2 及閘 DIN 輸入資料 DINCLK 資料輸入時脈 DIS_DSP 資料選通停用信號 DISABLE_DQS DQS緩衝器停用信號 DQ 資料 DQS 雙態觸發資料選通信號 DQS 資料選通信號 DSFP 2/4輸出信號 DSFP 資料選通下降脈衝 GDL_Q0 全域資料線 132726.doc -18- MP2 N1 DISABLE_DQS N2 DISABLE_DQS NANDI NOR1 NOR2 200915320 GDL_Q1 GDL_Q2 GDL_Q3 INTWT INV1 INV2 、 INV3 INV4 INV5 MN1 MN2 MP1
L
VDD
VSS WTPb 全域資料線 全域資料線 全域資料線 内部寫入命令信號 鎖存器 鎖存器 反相器 鎖存器 鎖存器 下拉NMOS電晶體 下拉NMOS電晶體 上拉PMOS電晶體 上拉PMOS電晶體 輸出端子 輸出端子 反及閘 反或閘 反或閘 電源電壓端子 接地電壓端子 寫入脈衝 132726.doc -19-

Claims (1)

  1. 200915320 十、申請專利範園： 1· 一種同步半導體記憶體裝置，其包含： 資料對準參考脈衝產生單元，其經組態以回應於_ 貝料選通信號（DQS)而產生一資料對準參考脈衝； 對準保持信號產生單元，其經組態以回應於該資料 對準參考脈衝及一資料輸入時脈而產生一對準保持信 5 y- JU —對應於該資料選通信號之一後置段的週期期間 啟動該對準保持信號；及 貝料對準單元，其經組態以回應於該資料對準參考 脈衝及該對準保持信號而對準輸入資料。 2.如μ求項丨之同步半導體記憶體裝置，其進—步包含一 王域資料線寫人驅動單元，該全域資料線寫人驅動單元 Ί且態以回應於該資料輸人時脈而將自該資料對準單元 輸出之經對準資料傳送至全域資料線。 3·如請求項1之同步半導體記憶體裝置，其中該對準仵持 信號產生單元包含： 乐待
    。脈衝選擇器’其經組態以取樣對應於該資料選通信 \ 後置& H貝料對準參考脈衝的特定啟動週期；及 s鎖存态’其經組態以接收該脈衝選擇器 號作為一設定耠 ^ 15 、#收該資料輸入時脈作為一重設輪 入及輸出該對準保持信號。 询 4· -種同步半導體記憶體裝置，其包含： 一資料選通信號輪入鴒衝 _ 次 、、、衝器皁兀，其經組態以緩衝— 貝料選通信號； 132726.doc 200915320 資料選通下降脈衝產生單元，其經組態以接收該資 料選通b號輸入緩衝器單元之一輸出信號來產生一與該 資料選通信號之—下降邊緣同步的資料選通下降脈衝； 資料對準單;^，其經組態以回應於該資料選通下降 脈衝及一對準保持信號而對準輸入資料； 一全域資料線寫入驅動單元，其經組態以與一資料輸 入蚪脈同步地經由全域資料線來傳送自該資料對準單元 輸出之該等經對準資料；及
    對準保持仏號產生單元’其經組態以回應於該資料 l通下降脈衝及肖資料輸入時脈而產生該肖準保持俨 號’在—對應於該資料選通信號之—後置段的週期射; 啟動該對準保持信號。 曰 t請求項4之同步半㈣記憶料置，其巾該對準保持 <5號產生單元包含： 一脈衝選擇器，其經組態以取樣對應於該資料選通作 號:該後置段之該資料選通下降脈衝的特定啟動週期^ ▲ -RS鎖存器，其經組態以接收該脈衝選擇器之—輸出 信號作為—設定輸入及接收該資料輸入時脈作為二 輸入。 〇置叹 6·如請求項5之同步半導體記憶 哭 其中5亥脈衝選擇 。。取樣由該資料選通下降脈衝產生單元產生之第二 四資料選通下降脈衝。 7·==項5之同步半導體記憶體裝置，其中㈣鎖存器 匕为別接收該脈衝選擇器之該輸出信號及該資料輸入 132726.doc 200915320 時脈的交叉耦合的第一及第二反或閘。 8· ^請求項4之同步半導體記憶體裝置，其中該資料對準 單元包含： —阻斷單元’其經組態以根據該對準保持信號而選擇 性地阻斷該資料選通下降脈衝；及 複數個D正反器，其經組態以回應於該阻斷單元之一 輸出信號而傳送該輸入資料。 9·如請求項8之同步半導體記憶體裝置’其中該阻斷單元 包含—反及閘，其經組態以接收該資料選通下降脈衝及 該對準保持信號。 10·如請求項4之同步半導體記憶體裝置，其進—步包含一 緩衝器停用信號產生單元，該缓衝器停用信號產生單元 經組態以回應於該資料選通下降脈衝、—資料選通停用 ^號及一寫入脈衝而產生一用於停用該資料選通信號輸 入緩衝器之緩衝器停用信號。 η.如請求項ίο之同步半導體記憶體裝置，其中該緩衝器停 用信號產生單元包含： 一及閘，其經組態以對該資料選通下降脈衝及該資料 選通停用信號執行一邏輯及運算； 一上拉PMOS電晶體’其具有一連接至—電源電壓端 子之源極、一連接至一緩衝器停用信號輸出端子之汲 極’及一接收該寫入脈衝之閘極； 一下拉NMOS電晶體，其具有一連接至—接地電壓端 子之源極、一連接至該緩衝器停用信號輪出端子之汲 132726.doc 200915320 ， 極，及一接收該及閘之一輸出信號的閘極；及 一鎖存器，其經組態以鎖存一施加至該緩衝器停用信 號輸出端子之信號。
    132726.doc
TW097125819A 2007-09-28 2008-07-09 同步半導體記憶體裝置 TWI382416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070098224 2007-09-28
KR1020080040929A KR100929845B1 (ko) 2007-09-28 2008-04-30 동기식 반도체 메모리 소자 및 그의 구동방법

Publications (2)

Publication Number Publication Date
TW200915320A true TW200915320A (en) 2009-04-01
TWI382416B TWI382416B (zh) 2013-01-11

Family

ID=40517555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097125819A TWI382416B (zh) 2007-09-28 2008-07-09 同步半導體記憶體裝置

Country Status (3)

Country Link
KR (1) KR100929845B1 (zh)
CN (1) CN101399078B (zh)
TW (1) TWI382416B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187640B1 (ko) 2010-08-27 2012-10-05 에스케이하이닉스 주식회사 동기식 반도체 메모리 장치
CN104834476B (zh) * 2014-02-10 2016-10-19 安华高科技通用Ip(新加坡)公司 基于段结束标记的数据对准的系统和方法
KR102495361B1 (ko) * 2018-03-14 2023-02-06 에스케이하이닉스 주식회사 입출력 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746161B2 (ja) * 1998-11-19 2006-02-15 富士通株式会社 半導体装置
KR100522426B1 (ko) * 2003-04-29 2005-10-20 주식회사 하이닉스반도체 반도체 기억 소자에서 쓰기 데이터 정렬을 위한 회로
KR100533965B1 (ko) * 2003-04-30 2005-12-07 주식회사 하이닉스반도체 Ｄｑｓ 신호의 리플현상으로 인하여 오동작을 방지할 수있는 동기식 메모리 장치
TWI303427B (en) * 2003-04-30 2008-11-21 Hynix Semiconductor Inc Synchronous memory device having advanced data align circuit
KR100532956B1 (ko) * 2003-06-28 2005-12-01 주식회사 하이닉스반도체 Ｄｄｒ ｓｄｒａｍ에서의 링잉 현상 방지 방법
KR20050011984A (ko) * 2003-07-24 2005-01-31 주식회사 하이닉스반도체 데이터 얼라인 신호의 글리치를 제거할 수 있는 동기식메모리 장치
KR100521049B1 (ko) * 2003-12-30 2005-10-11 주식회사 하이닉스반도체 더블 데이터 레이트 싱크로너스 디램의 쓰기 회로
US7120084B2 (en) * 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
KR100574989B1 (ko) * 2004-11-04 2006-05-02 삼성전자주식회사 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법
KR100670654B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 도메인 크로싱 마진을 증가시키기 위한 반도체메모리소자
US7688925B2 (en) * 2005-08-01 2010-03-30 Ati Technologies, Inc. Bit-deskewing IO method and system
US7587640B2 (en) * 2005-09-27 2009-09-08 Agere Systems Inc. Method and apparatus for monitoring and compensating for skew on a high speed parallel bus

Also Published As

Publication number Publication date
KR20090032925A (ko) 2009-04-01
CN101399078B (zh) 2012-11-07
CN101399078A (zh) 2009-04-01
KR100929845B1 (ko) 2009-12-04
TWI382416B (zh) 2013-01-11

Similar Documents

Publication Publication Date Title
US8867302B2 (en) Data input circuit
KR100574989B1 (ko) 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법
JP5802046B2 (ja) データ入力回路
TWI308345B (en) Delay locked loop circuit
JP2006309913A (ja) 半導体メモリ素子
JP5153540B2 (ja) 同期式半導体メモリ素子及びその駆動方法
US20050105363A1 (en) Semiconductor memory device having column address path therein for reducing power consumption
US20190198084A1 (en) Management of strobe/clock phase tolerances during extended write preambles
CN111161787A (zh) 半导体存储器件及其操作方法
US9875777B2 (en) Semiconductor memory device and method for operating the same
TW586119B (en) Semiconductor memory device
TW200915320A (en) Synchronous semiconductor memory device and method for driving the same
US8259519B2 (en) Synchronous semiconductor memory device
KR100732761B1 (ko) 반도체 장치
US20080056028A1 (en) Semiconductor memory device and method for operating the same
US7447111B2 (en) Counter control signal generating circuit
KR20110130883A (ko) 라이트 레벨라이제이션 스킴을 포함하는 메모리 장치
KR100951657B1 (ko) 데이터 스트로브 버퍼 회로 및 이를 이용한 데이터 입력버퍼 장치
KR100536598B1 (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
JP2008034098A (ja) 半導体装置
JP5344657B2 (ja) Ｄｄｒ型半導体記憶装置
JP5311507B2 (ja) 同期型半導体記憶装置
KR100940837B1 (ko) 반도체 집적회로의 데이터 라인 터미네이션 회로 및 방법
TWI309826B (en) Semiconductor memory device for stably controlling power mode at high frequency and method of controlling power mode thereof
KR20090100540A (ko) 데이터 스트로브 신호의 프리앰블을 조절하는 반도체메모리 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees