TW200901636A - Signal encoder and signal decoder - Google Patents

Description

200901636 九、發明說明： 【發明所屬之技術領域] 本發明係關於-種訊號傳輸器，特別是—種訊號編碼器邀 訊號解碼器。 ' 【先前技術】 由於问速私路的盛行，時序抖動與訊號偏 移^滅Skew)已成為許多工程人員非常重視的訊號特性。 隨著傳輸速度越來越快，時脈的編排變得越來越緊凑，相對的 週期也跟著越來越短，而時序抖_影響也就越來越嚴重了。 、傳，，先數位Φ列傳輸线細的資料時脈(迦⑷。⑻傳輪 方式，其傳輸系統採用兩條訊號線，一條為傳輸資料訊號的資 料線，另一條為傳輸時脈訊號的時脈線，由於資料訊號與時脈 訊號分開賴，所以此種方式在接《不«時脈復原的固 擾，得以直接利用其時脈的上緣或下緣觸發來判讀資料線所傳 來的資料訊號為邏輯零(LQgleQ)或是邏輯壹MM)，當資料 訊號大於設定值(Threshold)時，即判斷為邏輯壹，反之則判斷 為邏輯零，此種方式雖可達到資料傳輸之目的，但隨著傳咖 離的加長’上述資料時脈傳輸方式容易受到雜訊干擾而導致資 料訊號之位準整個往上移或往下移，使得接收端的資料判讀上 出現錯誤’例如若原本為邏輯零的訊號，傳輸時其位準因雜訊 谓而上移超過了祕_之設定值，則接㈣會觸為邏輯 1 ’導致資料判讀錯誤。 為解決上述問題，目前部分設計採職動(difeentiai)的 200901636 端爾線)均騎料賴，—個為資料 時，資料” 意即當欲傳輸邏輯壹之訊號 儀、，1 而二遴科零之位準，而資料訊號D~為其反相之 反的則輸邏輯零之簡時’資料訊號D·為邏輯壹之 她號D+為邏輯壹之位準；當接 糊訊助+減細訊物電 種方式之輸傳可有效減少前述雜訊干擾之 號被雜訊干擾時，由於兩條資料線並排 被^資料訊號之位準 減去資料賴㈣，柯崎料訊號d+ 錯誤之情形產生。…減去’而不致於有判斷 雖然找麵麯村驗了㈣谓 =對r線之時脈訊號，因此，接收端需藉:兩條資 札線末進如寺脈復原(clock Recoveiy) =====__’資料判讀 資料訊號轉換機制唧將原==不致出錯’業界即設計出 所謂_)，_=4位，以5位元_^ 所謂賴_ 元之資料以ι〇位元來傳輸(即 ==::將連續3個以上的低位準或高位準訊號自 移除，而讓時脈復原不致出錯；然而此種方 200901636 式雖解決時崎原之問題，但卻使縣4位元的資料要花5 位元來傳輸，而聲低了傳輸逮率(1·25倍）。 此外，请茶照1第1圖」，前述之差動傳輸方式另呈有-缺點’即兩條資料線之資料訊號在傳輸時，如上所述，當資料 切換時(例如從邏輯壹切換為邏輯零），即會產生切換雜訊 (SwitChmgN〇lse)問題3〇〇,而造成傳輸品質的下降。 因此’如何能提供-種具簡㈣脈復原與抗雜訊干擾的訊 破傳輸器，柄研究人員待解決的問題之—。 【發明内容】 解在於提供-種訊號編碼器與訊號 還原時脈賴輸傳輸訊號，㈣易方式 本發明所揭露之訊號編二虎傳輸品質。 號，並輸_、於軸時脈訊 =複數個邏輯零與複數個邏輯壹^^= 有弟-編螞輪出端與第 μ況唬、、扁碼盗包含 訊號為邏輯壹時，自_7 ”、’4端’該訊號編碼ϋ係於資料 二編碼輸出彻1 賴—_號，而自第 邏輯零時，自第-編碼輸出端=，簡編碼器於資料訊號為 石馬輪出端輪出調變訊號。㊉11疋位準訊號，且自第二編 本發明觸露之 :第碼輪出端，m解碼器接收訊‘二-解碼輪出端與第 4二編媽輪出端輪出之差動訊號，第，輪出端 如虎解媽器於第-編碼輪 7 200901636 出端為調變訊號且第二編碼• … 解碼輸出端輸出邏輯壹之資料訊號:而二―二^物，自矛一 時脈訊號，簡解碼說第1碼輪^ :碼輪出端輸击 二編碼輸出端為調變訊號時’自〜’，&位準訊號且第 資n缺，而έ . 一解瑪輸出端輪出邏輯零之 w«，而自弟—#碼輸出端輪出時脈訊號。 错由這種訊號編碼器與訊號•器，透過編 將編碼後㈣脈訊號與資料 ”、#玉 過解碼運算過程， … 琥與貧料訊號，如此，侍擇却袜 專輸過程具有與差_輸方相抗雜崎 過: ;:與::時一一 何昇訊號傳輸品質。 有關本發明的特徵與實作 5兄明如下。 【實施方式】 兹配合圖示作最佳實施例詳細 「〜請參照「第2圖」，係為本發明實施例之系統方塊圖。如 「第2圖」所示’本發明之訊號傳輸器，包含有:訊號編碼哭 100與訊號解碼器200。 σ° 訊號編碼器100，用以接收資料訊號與時脈訊號，並輸出 對應於資料訊號與時脈訊號之差動訊號(為方便說明起見，以 下均以第-差動訊5績第二差動tfl號稱之），其巾資料訊镜與 蚪脈訊號為數位訊號，而資料訊號由複數個邏輯零(例如，0 伏特電壓)的位準訊號與複數個邏輯壹(例如，3 3伏特電壓)的 位準訊號所構成，訊號編碼器100包含有第一編碼輪出端與第 200901636 二編碼輸㈣，減編碼H UK)係於賴訊縣邏輯壹時，自 第一編碼輸出端輸出一調變訊號，而自第二編碼輸出端輪出: 固定位準喊(例如，鱗之鱗域或者邏輯為壹之位 準訊號），訊號編碼器100於資料訊號為邏輯零時，自第一編 碼輸出端輸出蚊位準訊號，且自第二編碼輸出端輸出調變訊 號。 邏輯電路1Q，邏輯電物設置於訊號編碼HKK)中，用 以接收_訊號騎脈簡，並於資料職為壹時，㈣ 號編碼謂的第—編碼輸㈣輸出調變訊號，而自訊號編巧 器100的第二編碼輪出端輸出固定位準訊號，邏輯電路= 貝料喊為遵輯零時，自第—編碼輪 。 且自第二編碼輸出端輸出調 别ώ疋立〉訊唬， . 又5孔滅，其中調變訊號係由#童f他！ 低位準訊號與複數個高值準 / 一固定值，難麵實際需要調整為 有马將脈波I度設定成相同於 之脈波寬度，如此，接收端直接將第-差動w fi周期 動訊號結合後，即形树脈_。 5就lx與弟二差 訊號解碼器m，用以提供一魏 訊號，包含有第—解碼 h5_貧料 接收訊鏡編碼哭之第;;·端，訊號解碼器 出之乐-差動訊號lxik '扁碼輸出端輪 这與第二差動訊 、/ —動對第一差_號 代疏iy進仃—邏輯運算， 邏輯運算之結果，訊猶 碼器2〇〇根據 昂編碼輪出端為調變訊 200901636 ^且第二編碼輪出端為固定位準訊號時，自第二 出邏輯壹之資料訊號，而自第—解碼輪出麵時脈訊= ^碼《2⑻於第—編續出端為固定位準訊號且第 輸出端為调變訊號時，自第二解 .馬 3:3鳊輸出避軏零之資料訊 〜，而自弟一解碼輸出端輸出時脈訊號。 200 電路Μ ’設置於訊號物1⑻與訊號解碼器 之間’肋接收訊號辦器i⑻輪出之第 。 與第二差動訊號-並校正第- — 以之位準至—預定範_，使第_差動訊號以與第 儿 號1y的位準符合接收端之位準後，傳送至訊號解碼:2Γ 另外，位準校正電路20可設置於訊號編碼器⑽巾 ’ 设置於訊號解碼器2〇〇中。 哭f照「第3Α圖」’係為本發明第—實施例之訊號編瑪 益之電路不意圖。如「第3Α圖」所示，本發明第—實施例 5fU虎編碼器’包含有第—反及(NAND)閘1卜第—反相器7 第—單一脈衝(one-shot)觸發器13、第二反相器14、第—反〆 (nor)閘15與第二單一脈衝(0加_让说)觸發器工6。 〆 第一反及(NAND)閘11，具有兩個輪入端與一個輪出端， 第—反及閘11的第一輸入端接收資料訊號，而第一反及閘11 的第二輪入端接收時脈訊號，第一反及開11並對資料訊說與 =脈訊號進行-反及運算後，由[反及_的輸出端輪出 第一訊號，其中反及運算的規則為：當第—反及閘u的第一 輸入端或第二輸入端接收到的訊號為低位準狀態時，則反及門 10 200901636 端輪出的第1號為高位準狀態；當第一反及間η .則2麵第二輸⑽接娜_同時減位準狀態 及及Ffj 11的輪出端輸㈣第-訊號為低位準狀態。 右一 t反相器12，與第—反及閘11之輸出端電性連接，具 入端與一個輸出端，用以接收第-反及閉u輸出的 !；7第—訊號進行—反相邏輯運算後，由第—反相 =的輪出端輸出反相的第—訊號’其中反相邏輯運算的規 日士^ 12的輸人端_第—訊號為低位準狀態 能.反相益12的輸出端輸出的第-訊號為高位準狀 ㈣田二反相器12的輸人端接收到的第-訊號為高位準狀 =’則第—反邮12的輸出端輸出的第-訊號為低位準狀 心0 弟—單一脈衝(―)觸發器13，與第一反相器12電性 。接、具有—個輸人端與—個輸出端，用以接收第-反相器 12輸出的第—訊號，由第一訊號的脈衝觸發動作，以輪出具 有不同脈波寬度的第—訊號，例如，將第―單—脈衝觸發器 =輸，脈波寬度設定大於第-反相n 12輸出脈波寬度或者 =於時脈訊號半周期之脈波寬度，其中第-單-脈衝觸發器 。係為一正緣觸發單一脈衝觸發器，此處亦可採用負緣觸發 之單一脈衝觸發器。 士第反相态14，具有一個輸入端與一個輸出端，用以接 ，時脈訊號，並對時脈訊號進行反相邏輯運算後，由第二反相 4的輪出端輪出反相的時脈訊號’其中反相邏輯運算的規 11 200901636 200901636 富第''反々目态14的輪入玄由#卽只士 , 部八^ ¥脈訊號為低位準趺態 A輪出端輸出的時脈訊號為高位準狀 "知3接收到的E主nG JTT砂A古Λν、货lM、 /八。二W丄寸曰、J萌 稱出的時脈訊號為高位準狀 V輸入端接收到的時脈訊號為高位準狀 1的輸出端輸出的時脈訊號為低位準狀 時’則第二反相器M的輪 悲，當第二反相器14的 態時，則第二反相器14 態。 接，:右反或(N0R)^i5，與第二反相器之輸出端電性連 輸入端Γ個輪入端與一個輸出端，而第一反或閘15的第一 仙二T器14輸出之反相的時脈訊號，而第-反 〆 、弟一輸入端接收資料訊號，第— 訊號與反相树 U閘15亚對貧料 的輪出驗ψ 反或運算後，由第—反或問15 她二訊號，其中反或運算的規脉當第—反 態時，第：輸樣收剩_高位準狀 能；杏第―^ 的輪出端輸出的第二訊號為低位準狀 號同；低位第—輸入端與第二輪入端接收到的訊 二反或一出•的第 第二單一脈衝(〇ne_sh〇t)觸發㈣ =連r—與-繼端二= /出如—錢，由第二訊號的脈衝觸發動作，以 ，出具有不腿波寬度的第二訊號，例如，第二單1以. ;16,出的脈波寬度大於第一反或閘15輸出脈波寬声，】： 觸發器16係為-正緣觸發單-脈衝‘? 接下來，說明電路動作原理： σ。 12 200901636 、吹、^訊虎為慈輯壹時，經由第一反及閘11將時脈訊鍊 2丁遺進七反及邏輯運算後，由第-反及閘η輸出第一 由第一反相器i2進行反相邏輯運算後， 由第-反相器輪出反相的第一訊號，接著，反相的第一訊號經 由第一單-脈衝觸發器13設定輸出的脈波寬度，由第_單〜

脈衝觸發11 13輸出調變訊號，即第-差細號ix(如「第6A

圖」所示）。 虽貝料訊號為邏輯壹時，經由第二反相器14將時脈訊號 進行反相邏輯運异後，由第二反相II 14輸出反相的時脈訊 號接著第—反或閘15將反相的時脈訊號與資料訊號進行 反或邏輯運算後’由第-反或閘15輸出第二訊號，而第二訊 ，經由第二單—脈衝觸發器16設定輪出的脈波寬度，由第二 早:脈衝觸發ϋ 16 _目定鱗訊號，即帛二差動訊號丨外如 弟6A圖」所示）。 當貧料訊號為邏輯零時，經由第一反及閘u將時脈訊號 與資料訊號進行反及邏輯運算後，岭—反及閘u輸出第一 訊號，而第-簡經由第—反相_ 12進行反相邏輯運算後， 由第一反相器12輸出反相的第—訊號，接著，反相的第一訊 號經由第—單―脈衝觸發器13設定輸出的脈波寬度，由第一 單I脈衝觸發1113輸出固定鱗喊，即第-差動訊號以(如 「弟6A圖」所示）。 當資料訊號為邏輯科，經由第二反相器14將時脈訊號 進行反相邏輯運算後，由第二反相器14輸出反相的時脈訊 13 200901636 號’対κ或閘ls將反細時脈賴鮮料 反或邏輯運算後，由第-反或閘15輸出第二訊號，而第^行 號經由第二單-脈衝觸發器16設定輸出的脈波寬度，由二訊 單一脈街觸發器16輸出調變訊號，即第二差動訊號ly(如第ΐ 6Α圖」所示）。 第 =照？ 3Β圖」’係為本發明第二實施例 扣之電路不思圖。如「第3Β圖」所示，本發明第二 … 訊號編碼器，包含有第一反及(NAND)閘u、第一單_/之 (―)觸發器-18、第二反相器14、或_閑17與第= 一脈衝(one-shot)觸發器19。 〜平 一第-反及CHANDA n ’具有兩個輸人端與—個輪 而弟-反及閑U的第一輸入端接收資料訊號，而第一反及而; =弟一:入端接罐訊號’第一反及閘”並對卢 與《訊號進行—反及運算後，由第一反及閑！於’二虎 出第-訊號，射反及運算的規則為：當第 ^而輸 :輸入端或第二輪入端接收到的訊號 =第 卿】的輸出端輪出的第 === 準狀態時朗時為高位 準狀態。 力輸出立而輸出的第一訊號為低位 連接二::::觸發器18，與第-反及開η之輸出端電性 η輪出的第與一個輸出端’用以接收第一反及閑 虎，由第—訊號的脈衝觸發動作，以輸出具 14 200901636 有不同脈波寬度的第— 輸出的脈波寬产少^武^，第―單一脈衝觸發器1s 單-赃仲二 反及閘11輪出脈波寬度，其中第― “」。心5 18係為—負緣觸發單—脈衝觸發器。 r 0. 4〇具有—個輸入端與—個輸出端，用以接收時 脈喊，並對時脈訊號 接糾 端輸出反相的時甘击 相器140的輸出 14〇祕、虎、中反相運算的規則為：當反相器 ==^_時_號為做轉_，狀姆⑽的 接收⑽^渐訊編位準狀態；#反相請的輸入端 出的時脈訊號為低位準狀態。极相。。⑽的輸出端輸 或(OR)間17，與反相器14 個輸入m—個輸出端，而或閑17==性 有兩 140輪出之、弟輸入端接收反相器 勒出之反相的喊訊號，而或 料訊號，或間π並對資料訊㈣反她一二輸入端接收資 才後’由或閘17的輸出端輪出第 适订&運 為··當或閑Π的第-輸入端或第二幹^、中或運算的規則 位準狀態時，則或間17的於“ ^接收到的訊號為高 態；當切】7的-、别端輪出的第二訊號為高位準狀 田4閘17的弟一輸入端與笫— 于队 為低位準狀態時，則或閘17的輪^ ^妾收到的訊號同時 準狀態。 而輸出的第二訊號為低位 第二單一脈衝觸發器19，與或 具有—個輪人端與-個輸出端H =出端電性連接， _ ’由第二訊號的脈衝觸發動作 ：:17輪出的第二 ]5 則出具有不同脈波寬度 200901636 的第二訊號，例如，第二單一脈衝觸發器19輸出的脈波寬度 大於或閘17輸岀脈波寬度，其中第二單一脈衝觸發器19係為 一負緣觸發單一脈衝觸發器。 接下來，說明電路動作原理： 當資料訊號為邏輯壹時，經由第—反及閘11將時脈訊號 與資料訊號進行反及邏輯運算後，甴第一反及閘11輸出第一 訊號，接著，第一訊號經由第一單一脈衝觸發器18設定輪出 的脈波寬度，由第一單一脈衝觸發器18輸出調變訊號，即第 一差動訊號ix。 當資料訊號為邏輯壹時，經由反相器140將時脈訊號進行 反相邏輯運算後，由反相器140輸出反相的時脈訊號，接著， 或閘17將反相的時脈訊號與資料訊號進行或邏輯運算後，由 或閘17輸出第二訊號，而第二訊號經由第二單一脈衝觸發器 19設定輸出的脈波寬度’由第二單一脈衝觸發器19輸出固定 位準訊號，即第二差動訊號 當資料訊號為邏輯零時，經由第一反及閘11將時脈訊號 與資料訊號進行反及邏輯運算後，由第一反及閘11輪出第一 訊號，接著，第一訊號經由第一單一脈衝觸發器18設定輸出 的脈波寬度，由第一單一脈衝觸發器18輸出固定位準訊號， 即第一差動訊號ix。 當資料訊號為邏輯零時，經由反相器140將時脈訊號進行 反相邏輯運算後，由反相器140輸出反相的時脈訊號，接著， 或閘17將反相的時脈訊號與資料訊號進行或邏輯運算後，由 16 200901636 敢^ i7輪出第二訊號，而第， 19設定輸出的脈波寬度，由第 訊號，即第二差動訊號iy。 η —第4圖」’#、為本發明之位準校正電路之示意圖。 sfl號，也由第一單一脈衝觸發器 -單一脈衝觸發器19輪出調變 如，第4圖」所示，本發 21與第二比較器22。 明之位準校正電路包含有第一比較 器 …: ° 1具有兩個輸入端與一個輪出端，第一比 較器21之第—輸入端(即非反相輸入端㈣接收訊號編碼器 漏㈣一編碼輸出端輪出之第一差動訊號ιχ，第一比較器 21之弟二輸入端(即反相輪入端VH接收訊號編碼器之第 二編碼輪出端輸出之第二差動訊號ly，其中第一比較㈣對 第一差動减1X鮮二麵簡17進行味鮮，以輸出具 有準確位準的第二差動峨ix卜如此，即可解決第—差動訊 號1X在傳輸擁中訊號衰減的問題，其中第-味Μ内部 有將反相輸人端Vi·的位準提昇至大於零但小於電壓源 VCC(例如，1/2VCC)，以解決當第一比較器21的兩個輸入端 的輸入訊號都是邏輯零時的問題。 第二比較器22 ’具有兩個輸入端與一個輸出端，第二比 較器22之第-輸入端(即非反相輸入端vi+)接收訊號編碼器 100之第二輸出端（即反相輪入端Vi·)輸出之第二差動訊號 iy，第二比較裔22之第二輸入端接收訊號編碼器1〇〇之第一 編碼輸出端輸出之第一差動訊號ix，其中第二比較器22對第 -差動訊號IX鮮二絲峨^進行比較運算，以輸出具有 17 200901636 準唯e,乐四差動1flf£ryi，如此，即可解決第二差勒訊號 =在傳輸過財訊號衰減的問題，其中第二比較器22内部有 L反伯4八％ Vi-的位準提昇至大於零但小於電壓源、vcc(例 如’㈣CC)，以解決當第二比較器22的兩個輸入端的輸入 訊號都是邏輯零時的問題。 。π > '、、、第5Α圖」’係為本發明第一比較器之電路示意 圖如$5Α圖」本發明之第一比較器包含有複數個電晶體 j斤、’且成’其中第—差動訊號&與第二差動訊號~輸入至 各電曰曰體開關後，根據第—差動訊號&與第二差動訊號的 石準各*體開_導通㈣或斷開㈣，以輸出具有準 準的第二差動訊號ιχ1。另外，本發明之第二比較器的電 ^第-比較器相同，差別在於：第一比較器21之第一輸入 ^17非反相輸入端Vl+)接收訊號編碼器、1〇㈣第一編碼輸出 ^出之第一差動^^(如「第6a圖」所示），而第二比較 之#，帛輸入端(即非反相輸入端Vi+)接收訊號'編碼器100 .「=〜輪出端(即反相輸入端Vi_)輸出之第二差動訊號 iy(如 弟6八圖」所示），其餘電路動原理相同，以下不再贅述。 厂、土 θ參&、「第5B圖」’係為本發明第-比較器之另-電路 :意圖H 5B圖」本發明之第—比較器包含有複數個電 崎關所組成’而「第5B圖」中接收的第一差動訊號ix(如 戶=^圖」所示)與第一差動訊號iy為反相(如「第6D圖」 所不^其餘電路動原理與「第5A圖」類似，以下不再賢述。 用$ ‘日、?、「第6A圖」’係為本發明與先前技術之訊號波形 18 200901636 比較示意圖。如「第6A圖」所示，先前技術的資料訊號細a 與反相資料訊號3^在傳輸上具有切換雜訊（Switchmg Nmse)問題，進而造成傳輸品質下降，而本發明之訊號編碼 器100於接收到時脈訊號與資料訊號後，根據編^^見則將資料 訊號與時脈减編碼絲—差動赠ix鮮二差動訊號以， 並於接收端根據解碼規則將第一差動訊號ix與第二差動訊號 以相加後即可還原㈣脈訊號，將第_差動崎π與第二差° 動訊號相減後即可還原出資料訊號，其中第一差動訊號& 的脈波寬度料二絲訊_赌寬麟於日梳職他的半 周期。如此，本發明將資料訊號與時脈訊號分換為調變訊 號與固定鱗訊號，由於調變訊號_定位準職彼此非為正 反相的切換關係，故不具有切換雜訊的問題，因此，相較於習 知的差動傳輸方式具有較佳的傳輸品質。 請蒼照1第6B圖」，係為本發明與先前技術之另— 波形比較示意圖。「第6B圖」與「第6A圖」不同之處在^ 「第沾圖」中的第一差動訊號1χ的脈波寬度小於「第认圖 中的第差動sfl號IX的脈波寬度，換句話說，「第紐圖Θ 的第-差動訊號!X的脈波寬度小於時脈的半周期，而「第^ 圖」中的第二差動訊號ly的脈波寬度小於「第6Α圖」中= 二絲訊號ly的脈波寬度，換句話說，「第6Β圖」中的〜 差動訊號iy的脈波寬度小於時脈訊號clk 、乐- 寬度可透過單-脈綱發Hit行健。 °⑴迷脈波 請參照 厂第6C圖」 係為本發明與先前技術之另 訊號 200901636 波形比較示意圖。「第6C圖」與「第6A圖」不同之處左於·

1第60圖」中的第—差動訊號π的脈波寬度大於「第6A圖」 中的第一差動訊號ix的脈波寬度，換句話說，「第圖中 的第-差動訊號的脈波寬度大於時脈訊號dk的半周期，而 「第6C圖」中的第二差動減iy的脈波寬度大於「第6A圖」 中的第二差動訊號iy的脈波寬度，換句話說，「第6C圖回中J 的第二差動訊號ly的脈波寬度大於時脈訊號elk的半周期，片 述脈波寬度可透過單一脈衝觸發器進行調整。 引 立請參照:第7A圖」，係為本發明之訊號解碼器之電路示 思圖。如「第7A圖」所示，本發明之訊號解碼器包含， :正反器40、第二正反器41、第一延遲器％、第二延遲弟 第三延遲器52、第二反及閘110、第三反及閘111、第:反相 益⑷:第四反相器' 142與第二反或問15〇，其中第—正反器 與呆-延遲器50構成一個正緣觸發的第三單一脈衝觸; 正反㈣、第二延遲器51與第三延遲器 二 個正緣觸發的第四單一脈衝觸發器。 取 〜錢訊心麵二差_虎 仃一反或趣輯運算，第二反或間 至Wt咖:私竭訊號輪出 ΛΑ ^ 汉及閘110將弟二反或閘]50輪出 ㈣虎與清除訊號^進行—反及邏輯運算，其料除訊號 ρ於錢職的靜默時間過後維持在—高準位狀態，第二 “及間110根據運算結果將訊號輸出至第三反相器⑷，接 者’弟三反相請將第二反及閘110輪出的訊號反相，並輪 20 200901636 出反拍後的訊號至第三單一脈衝觸發器，最後，由第一正反器 40的Q蠕輪出時脈訊號cik(如第6A圖所示）。 第三反及閘111將第三差動訊號1X1與清除訊號Clear進 行一反及邏輯運算，第三反及閘1U根據運算結果將訊號輸出 至第四反相器142，接著，第四反相器142將第三反及閘n 輸出的訊號反相，並輸出反相後的訊號至第四單一脈衝觸發 益' ’最後’由第五正反器44的Q端輸出資料訊號data(如第 6A圖所示）。 請參照「第7B圖」，係為本發明之訊號解碼器之另一電

^ ® 苐7B圖」與「第7A圖」不同之處在於：「第7B 、員緣觸發的第三單一脈衝觸發器與負緣觸發的第四單 於^ /兔态，且將第二反或閘150替換為互斥或閘151，其 餘電路動作方式與「第7A ®」類似，在此不再贅述。 v. 〜、、、第7C圖」，係為本發明之訊號解碼器之另一杂 路示意圖。「笛Γ 私

圖 ' 昂7C圖」與「第7Α圖」不同之處在於：「第7C —個位準校正電路2G，以將第—差動訊號與 第四差動訊^ 7校正為具有準讀位準的第三差動訊號ixl與 在此不再贅^yl ’其餘電路動作方式與「第7A圖」類似， 請參昭「# δ 圖，其中訊號係為本發明之訊號選擇器之電路示意 四差動訊號iyl ‘ =擇性輸出—組第三差動_以與第 各種接收端㈣脈崎dk與資料域data，以提供 ，具有訊號解碼器或者不具有訊號解瑪哭涔 200901636 於鱗校正細與峨解碼™ 多工器之訊號選擇器包含有:第- 第五正反器44、第四延遲^二^反"42、第四正反器43、 55、第七延遲哭56、广53、弟五延遲器54、第六延遲器 “扣 弟四反及閘112、第五反及間U3、心 43與第六反相器144。其中第三正反哭 遲哭53椹在、窜nr σσ 42與第四延 °冓成弟五早—脈衝觸發器，而第四正反器4 遲f，第六單-脈衝觸發器，而第五正反器44= 遲U與第七延遲器56構成第七單—脈衝觸發器。/、 第一多工器30,接收第一比較器21輸出 :與時脈泰’並根據一選擇訊號sel選擇‘ 出第一㈣ 單—脈衝觸發器，接收並輸 + Λ 或時脈訊號dk，並設定第三差動訊號妃 訊號如或時脈訊號clk半周期的脈波寬度，以輸出:= 訊號ixl或時脈訊號池；第六單—脈衝觸發器，接收細差 動訊號的並設定第四差動訊號iyl的脈波寬度為相同或不同 Γ原第四差動訊號iyl的脈波寬度，以輸出第四差動訊號iyl，· 弟四反及閘m ’用以對資料訊號data與時脈訊號他進行反 及邏輯運算’ ^輸出-訊號；第五反相器143，接收並對第四 反及閘112輸出的訊號進行反相邏輯運算；第七單—脈衝觸發 器、’接收第五反相3143輸出之訊號，錢定該訊號的脈波寬 度為相同或不同於原訊號的脈波寬度；第五反及閑113，接收 22 200901636 第七單-脈衝觸發器輪出 進行反及邏輯—，軸訊賴資料訊號細a 、平斗硬# ,弟六反相器 出的訊號，並接收卓五反及閘113輸 丁茨汛唬進行反相邏輯運管.笛-夕 接收第六單—脈衝觸發 厂弟-夕工器3卜 相哭144輪出的^輸出之弟四差動訊號糾與第六反 σ 輸出的5fU虎，並根據選擇訊泸登 動訊號iyi或資料訊號data。 〜、擇性輪出第四差 田述擇§fl號為邏輯壹時，第一

Mixl AM - τ ^ σσ 30輸出第三差動訊 mu至弟二正反器42的 輸出第三差動旬味 —而弟二正反器42的Q端 動訊號別至第二多工哭3Γ而^端輸出第四差 訊號iyl。 〇〇 *弟-夕工器31輪出第四差動 ^每擇讯號為邏輯零時第—各 至當一工^ ^才弟夕工益30輸出時脈訊號elk 至弟二正反以2的CLK端，而第三正反器 脈訊號elk，第四反及間112將資料^ h 而輻出日令 推“， 及閑112將貝科訊唬_與時脈訊號clk _订_運算，並輸出—訊號至第五反相器I43，接著， ^由紅正反器44、第六延遲器55與第七延遲器兄構成的 七早—脈衝觸發11將訊賴送至第五反及閘113，而第五反 ^閘113將資料訊號data與第五正反器44之q端輸出的訊號 進攸及邏輯運算後，將訊號傳送至第六反相器144,而第六 反相器144再將前述訊號反相後傳送至第二多工器μ，而第 二多工器31輸出資料訊號data。 …綜上所述，本發明之訊號編碼器與訊號解碼器，透過編碼 運算過程’將編碼後的時脈訊號與資料訊號傳輸至接收端，並 23 200901636 於接收纟而透過解碼運算過程(接收端也可以不用進行解碼衰，、 的作業，直接判讀即可），還原時脈訊號與資料訊號，如此 使知虎傳輪過程具有與差動傳輸方式的抗雜訊優點，而訊號 還原過程具有與資料時脈(Data_clock)傳輸方式的簡易衰原= 點。 s 雖然本發明以前述之較佳實施例揭露如上，然其並非用以 限定本發明，任何熟f相像技藝者，在不脫離本發明 = 範圍内，當可作些許之魏觸飾，因此本發明之專利^護^ 圍須視本說明書所附之申請專利範圍所界定者為準。 乾 【圖式簡單說明】 第1圖係為先前技術之訊號波形比較示意圖； 第2圖係為本發明實施例之系統方塊圖； f Μ圖係為本發明第一實施例之訊號編碼器之電路示意圖； f 3Β圖係為本發明第二實施例之訊號編碼器之電路示意圖； 第4圖係、為本㈣之辦校JL電路之示意圖； ， 第5Α圖係為本發明第一比較器之電路示意圖； 第5Β圖係、為本發明第—比較器之另-電路示意圖； 第6Α圖係為本發明與先前技術之訊號波形比較示意圖； 第6Β圖係為本發明與先前技術之另—訊號波形比較示意圖； 第6C _為本翻與絲技術之另—訊舰雜較示意圖； f ^係為本七明與先前技術之另-訊號波形比較示意圖； 第7A圖係為本發明之訊號選擇器之電路示意圖； 第7β圖係為本發明之訊號解碼器之另-電路示意圖； 24 200901636 第7C圖係為本發明之訊號解碼器之另一電路示意圖；及 第8圖係為本發明之訊號選擇器之電路示意圖。 【主要元件符號說明】 10 邏輯電路 11 第一反及閘 12 第一反相器 13 第一單一脈捷 ί觸發器 14 第二反相器 15 第一反或閘 16 第二單一脈捷 f觸發器 17 或閘 18 第一單一脈衝觸發器 19 第二單一脈種 ί觸發器 20 位準校正電路 21 第一比較器 22 第二比較器 30 第一多工器 31 第二多工器 40 第一正反器 41 第二正反器 42 第三正反器 43 第四正反器 44 第五正反器 200901636 50 第一延遲器 51 第二延遲器 52 第三延遲器 53 第四延遲器 54 第五延遲器 55 第六延遲器 56 第七延遲器 100 訊號編碼器 110 第二反及閘 111 第三反及閘 112 第四反及閘 113 第五反及閘 140 反相器 141 第三反相器 142 第四反相器 143 第五反相器 144 第六反相器 150 第二反或閘 151 互斥或閘 200 訊號解碼器 300 切換雜訊問題 elk 時脈訊號 clear清除訊號 26 200901636 ix 第一差動訊號 iy 第二差動訊號 ixl 第三差動訊號 iyi 第四差動訊號 data 貢料訊號 data 反相資料訊號 Vi+ 非反相輸入端 Vi- 反相輸入端 vcc 電壓源 VB1 第一偏壓 VB2 第二偏壓

Claims (1)

1. ZUUWlbJb 十、申請專斧Ij範圍： 一種訊fl編螞哭， 屮着續女 〇U用以唼收一資料 ^ 出。應於該資料訊號座該、…喷與1脈訊號 號由複数個邏輯零* :: k5fl號之-差動訊號 則 含有-第〜 1讀贿轉辑細構成…&料訊 ，碼輪出端與一第— 乂破矾號編碼器包 係於該資满^ —'、扁，輪出端 調變峰=為該邏輯壹時’自該第―二:，器 ^ 1而自該第二編石m $ '扁石馬輪出端輪出_ ’时舐戎賁料訊號基 u<位準訊說，該 端輸出該固定4 〜〜碎知:零時，自 娜 口德準訊號，且自該第一編瑪輪出 〇錢。 乐-編碼輸出端輪出該調變 如_請專概@約龜 包含-邏輯電路4述之職編碼器，該訊號蝙碼。、 號，柄该邏輯電路接收該資料W及t I於該貧顺號為該_ 」凡就及該時脈訊 —調變訊號，而自_且 。弟一編碼輪出端輸 =該___資;細—固定位準訊 輪出端輪出該固定位準心 輯零時，自該第—編碼 調變訊號。 W且自該第二編碼輸出端輸出該 b申晴專概目帛 訊號係為-邏輯為、34之訊號編碼器，其中該固定位準 •如申請專利範圍二Γ訊號。 訊號係為-輸P 連之訊號編碼器，其中該固定位準 如申㈣4為宜之位準訊號。 曱明專利範圍第 係由複數個低蜂⑴k之訊號編碼器，其中該調變訊號 -丰錢與複數個高鱗訊號所構成。 9R 200901636 〗摘述之訊號編碼器，其中該調變 •之脈波寬度相等於該時脈訊號半周期之脈波寬度。 ‘如申請專利範圍第丨項所述之訊號編碼器，其 更包含有·· 〜科電路 —第一反及(NAND)閘，具有兩輸入端與一輪出端 汉及閘之第-輸人端接收該資料訊號，該第—反及閑之 輸入端接收鱗脈訊號，該第—反及閘並對該資 ； :輸出端輪 時脈訊號進行—反及運算後，由-反及閘之_與該 出一第一訊號； —弟-反相器’與該第—反及閘電性連接，具有 端，—輸出端’接收該第—反及閘輸出之該第-職，:對 該第—訊號進行-反相運算後，由該第—反相器之該輸 輸出反相之該第一訊號；

   —弟一單一脈衝(〇ne_sh〇t)觸發器，與該第一反相器電性 連接，用以接收並設定該第一訊號之脈波寬度； 第一反相益，具有—輪入端與一輸出端，接收該時脈 成號’亚對該時脈減進行該反滅算後，由該第二反相器 之該輪出補⑽反相之鱗脈訊號； —第-反或(NOR)閘，無第二反相n電性連接，具有 兩輸入端與-輸出端’該第—反或閘之第—輸人端接收該第 一反相裔輸出之反相之該時脈訊號，該第一反或閘之第二輸 入端接收該貢料訊號，該第_反或問並對該資料訊號與反相 之忒哙脈訊號進行一反或運算後，由該第一反或閘之該輸出 29 200901636 端輸出一第二訊號；及 一第二單一脈衝(one-shot)觸發器，與該第一反相器電忡 連接，用以接收並設定該第二訊號之脈波寬度。 8·如申清專利乾圍第7項所i之5孔^虎編碼器，其中該第一單— 脈衝(one-shot)觸發與§亥弟一單一脈衝(one-shot)觸發哭係 為一正緣觸發單一脈衝(one-shot)觸發器。 9·如申請專利範圍第1項所述之訊號編碼器，其中該邏輯電路 更包含有： 一第一反及(NAND)閘，具有兩輸入端與一輪出端，該 第一反及閘之第一輸入端接收該資料訊號，該第一反及閘之 第二輸入端接收該時脈訊號，該第一反及閘並對該資料訊號 與該時脈輯進行—反及㈣後，由該第—反及閘之該輸出 端輸出一第—訊號； 弟—早一脈衝(one-shot)觸發器，與該第一反及閘電性 連接用以接收並設定該第一訊號之脈波寬度； -第二反相器，具有一輸入端與—輪出端，接收該時脈 訊並_時脈訊號進行該反姆算後，_第二反相器 之°亥輪出端輸出反相之該時脈訊號； 歲—二或⑽㈣’與該第二反相器電性連接，具有兩輸入端 Ί °蛾問之第-輸人端接收該第二反相器輸出之 該^該時脈""號，該或閘之第二輪人端接收該資料訊號， ^甲並對,¾賴訊賴肋之該時脈峨進行—或運算 <由5亥或閘之該輸出端輸出一第二訊號；及 30 200901636 一土 —第二單—脈衝(one_si50t)觸發器，與該第一反相器電性 連接魏並設定該第二職之脈波寬度。 1〇·如申請專利範圍第9項所述之訊號編碼器，其中該第一單一 、衝(one shot)觸發《與該第二單—脈衝(齡㈣觸發器係 為負緣觸發單一脈衝(〇ne-shot)觸發器。 哭H如申4專利關第】項所述訊號編碼器之訊號解石馬 =哭接收端讀取該時脈訊號與該f料訊號，該訊號解 解;^有—弟—解碼輸出端與—第二解瑪輪出端，該訊號 石馬幹^收該訊號編碼器之該第一編碼輪出端與該第二編 、'、則出、所輪出之該調變訊號與該_位準 碼器於該第—編碼輸出 。&…喊解 端為該_準_± Λ 5第二編碼輸出 之該資料w 輸出端輸出該邏輯壹 訊號解=二自T —解碼輸出端輸出該時脈訊號，該 二編碼輪端為麵定鱗訊號且該第 號之該爾，而自該第-解碼輪出端‘= .如申===η項所述之訊號解碼器，其中更 反或邏輯^閘’觸輕職與麵定鱗m號進^ 訊號，反=:二反或閘輪出，與-清除 反及邏輯運算或問輪出之該訊號與該清除訊號進= 31 200901636 一第三反相器，接收該第二反及閘輸出之訊號，並對該 第二反及閘輸出之該訊號進行該反相避輯運异· 一第三單一脈衝觸發器，接收該第三反相器輸出之訊 號，以輸出該時脈訊號； 一第三反及閘，接收該差動訊號與該清除訊號，並對該 差動訊號與該清除訊號進行該反及邏輯運算； 一第四反相器，接收該第三反及閘輸出之訊號，並對該 第三反及閘輸出之該訊號進行該反相邏輯運算；及 一第四單一脈衝觸發器，接收該第四反相器輸出之訊 號5以輸出該育料訊虎。 13.如申請專利範圍第11項所述之訊號解碼器，其中更包含有： 一互斥或閘，將該差動訊號進行一互斥或邏輯運算； 一第二反及閘，接收該互斥或閘輸出之訊號與一清除訊 號，並對該互斥或閘輸出之該訊號與該清除訊號進行該反及 邏輯運算； 一第三反相器，接收該第二反及閘輸出之訊號，並對該 第二反及閘輸出之該訊號進行該反相邏輯運算； 一第三單一脈衝觸發器，接收該第三反相器輸出之訊 號，以輸出該時脈訊號； 一第三反及閘，接收該差動訊號與該清除訊號，並對該 差動訊號與該清除訊號進行該反及邏輯運算； 一第四反相器，接收該第三反及閘輸出之訊號，並對該 第三反及閘輸出之該訊號進行該反相邏輯運算；及 32 200901636 一第四罩一脈衝觸發器， 號，以輸出該資料訊號。 14·如申請專msjg n項所述之訊鱗 踩哭盘兮^ττ上 扣，其_綠訊5虎編 馬扣矣该矾唬解碼器間更 兮ε 另位羊奴正電路，甩以接收 以>FU虎、4碼器輸出之該差動訊號，並 ^ , /±^ ^ 彳又正該是動訊號之位 =使該麵訊叙該辦符合該私 該訊號解碼器。 J 15.如申請專利範圍第w 遽解碼态，其中該位準校 正笔路更包含有： ” I第—比較器，具有兩輸人端與—輪出端，該第一比較 為之第，人端接收該訊號編顯之該第—編碼輸出端輸 出^該差動訊號，該第-比較器之第二輸人端接收該訊號編 碼器之該第二編碼輸㈣輪出之該差動訊號，並輸出一第三 差動訊號；及 。。-第二比較器，具有兩輸人端與—輸出端，該第二比較 。。之第一輸入知接收5亥讯號編碼器之該第二輸出端輸出之 D亥差動訊號’該第二比較器之第二輪入端接收該訊號編碼器 之該第-編碼輸出端輸出之該差動訊號，並輸出—第四差動 訊號。 16_如申請專利範圍第15項所述之訊號解碼器，其中該位準校 正電路與該訊號解碼器之間更包含有—訊號選擇器，該訊號 選擇器包含有： —第一多工态，接收該第一比較器輸出之該第三差動訊 33 200901636 號與該時脈訊號，並根據一 A號成該&g·脈訊號； 選擇訊號選擇性輸出該第

   一第五單一脈衝觸發器 該時脈訊號； 接收並輪丨舞三差動訊號或 單一脈衝觸發器’接收並輪出該第四差動訊號; 二^及閘’用以對料訊號與該時脈訊號進行該 反及趣輯運异，並輸出-訊號； DX 號並對該 —弟五反相器，接收該第三反及問輪出之該訊] 訊號進行該反相邏輯運算； 號； ‘第六單-脈衝觸發器’接收該第五反相器輸出之該訊 -第四反及閘，接收該第六單—脈_發器輪出之該訊 號’並對該5fU虎與該資料訊號進行該反及邏輯運曾. 一第六反相器，接收該第四反及閘輸出該訊銳，並對嗦 訊號進行該反相邏輯運算；及 ' 出之該第 該選擇訊 一第二多工器，接收該第五單一脈衝觸發器輪 四差動訊號與該第六反相器輸出之該訊號，並根據 號選擇性輸出該第四差動訊號或該資料訊號。 34