TW200900947A - Method for data transfer between host and device - Google Patents

Description

200900947 九、發明說明： 【發明所屬之技術領域】 本發明係關於主機和機件間之^. 置。所見主機係通訊裝置，把資料塌轉移方法，及其裝 件係依賴主機。在分層式星狀拓樸訊量加以組織，所見機 於一主機。 、’往往有複數機件連接 【先前技術】 ί —般而言，使用例如全串聯漭政 約）進行資料通訊時，主機内可 j3 (通常稱為USB規 節。各記憶器段節分配給某—功处圮憶器是分成複數段 量之緩衝H，對進㈣料通訊量對雙向性控制通訊 訊量之緩衝器。記憶器需要量_視^ ’ f對，資料通 某一⑽類別。USB類別可L定製，或機件屬於 mD類），大量儲存機件類、g界=件=亦稱為 及其他。聰類別界定屬於此類的機^較站、無線控制器 例如屬於大量儲存類的機件 為。 巧，為USB端點型。巨量:二二工 取小帶寬，可用非分配之流路帶===潛勢或 主機到機件，戶以;:機: 資料率，從機件到主機了或反之，、。向1'貝料傳輸，稱為同等 USB通訊是通過管路進行， 連接至端點。在各端點之眘柢 在主機側以及機件側 間之資料傳輪始終為單向性7 J二Ζί此不相干。二端點 在主機内有至少二戚 *雙向性捕傳輸而言，必須 是雙向性作業的^制:路。σ 2二相對應端點。唯一例外 管路。 工3 各主機和各機件間建立唯一控制 各端點分配—定數量記憶器，以確保功紐。此記憶器 200900947 之尺寸決定連接至一定程度之逮度。 JP 2006252334號專利摘要今明姐一 法和資料轉健㈣，把分物，移控制方 口。 卜〜尺寸之記憶器分配給各端 ^固定尺寸之記憶器分配給各管路， 一方向，已如上述，則實質數詈 貝枓轉移主要在 此外，若固定尺寸』用無效率。 2件，則如果機件需要少量記憶器 ^接之各 費。 丨虿疔多記憶器會浪 【發明内容】 本發明之目的，在於改進已知之 按照本發明，主機機件内的可 丄1。 段節。若機件連接至端口，經 複數 件内之端點。建立雙向式通訊連路牛端為機 出管’以及在機件内之相對應端點。按内有進管和 即分配給進出管對。此記憶器指 管Ί器段 向而定。 或出菅，視通訊方 遵循本發明基本意念，引導$置A k彳由±Λ 一機件的記憶器，在某-時間只分配1進2 J為用於某 進管或出管間變換記憶器之際，達成 °經時在 料傳輸方向可依序變換。故記憶，口° 2。因此，資 :，隐器，可以有效率使 =記憶，亦在本發明範圍内對定 複數官路屬於—端’意即有複數進管或複數出營時， 複記憶器段節可在不同型管路之間交換，或可在同型管路 200900947 之間交換，詳後。 办日一有盈的方式是，使用一或複數旗誌指示，記憶器段 九疋=配給進管或出管。此記憶器段節可以低複雜性交換， ^旗^亦可用來識別現時活性管路。如此得以快速重新分配 某-記憶m節，而健系統彈性。 在一有益的方式中，二旗誌表示記憶器段節之結盟。緩 由此記憶，段節連接的機件n旗tt朗。第二旗諸表 ^有多少官路’亦即機件内有多少端點存取於此記憶器段 一、，本發明宜用於巨量轉移模態。此端點型式之特徵為連群 J料’ 多情況下，以-方向傳送。往往不是進管就是出 官、’大部份不用。其他封包尺寸可以較大，需要大型緩衝器 2寸。按上述’以智慧記憶器分配系統有效使用可得記 器，導致重大之效能改進。 μ 一山按照本發明進行不龍管路間之交換，使記憶ϋ分配給 一端口之進管（若資料是經由此端口送至主機），和使記憶^ =配給一端口之出管（若主機把資料送至相對應機件）。^匕 種分配，記憶器使用最為有效。

，照本發明’若相#於-機件的主細有複數進管 ^出&，則為此等管路指定之記憶器段節數，可超過某一型 I路數。易言之，指定之記憶||段節數比可得之進管或出管 忍即不同數里的§己憶器段節數，指定給一型之不同管 ，。例如:某一管路型可為進管。出管可視為另一管型。指 =給某一官路之記憶器段節可在按照資料通訊量的時間中變 山1如二以二進管和二出管，且主機在接收資料之情況而 =，思即有二進管被作動。若三個記憶器段節指定給該二 有二ΐ記憶11段節必須分配給二管。二記憶器段節指 疋、，-σ弟-進管’而-記憶器段節缺給第二進管。若記憶器 7 200900947 需要二管改變，三個記憶器段節 器段節指t給第-進管，二記憶器，後二記憶 出管亦然。此適用於同方向的^數管口 =官而$ =端口_段節數，不管為控存二 r =之=在贮之際，普通情以以= ==)，同時有大量心 可分:=Γ=Γ]:資料轉移可用之全部記憶器 俨=抽ί 可用之緩衝記憶器分成段節，而所有 二琴據定。如此保證更有效率使用全部可 ί 随全部可得記憶器已分配，新機件仍 可分配給新納=機=為數而記憶器 節至Γ;ΐ=之-時亦然上=以。段 ίί車2制管路上的傳輪為雙向性，而控制通訊量可S =要特點’諸如清除其他端點所發生之兩難狀#。=達

s J 通I使用共同記憶器之基本概今I S。再者，才曰疋固定記憶器給控制管路，減少系統崩^ 士發明宜按照USB規約，為資料轉移而實施 亦可有盈於使财他規約，通辭路或其他虛擬途徑支持依 200900947 序資料轉移。 【實施方式】 所述附圖所示具體例詳述本發明。本發明範圍不限於 第1圖表示二機件裝置D1和D2，在 機” Η。說明可適用於連接複數或唯一機件 =分開的記憶11分配給各端點。同時，可L 件内類似實施記憶器合用。又對機件 了在機 記憶器段節。 頂仵内端點可hi上之 -出之通訊，係經由一進管和 J體=，記憶器HMC1分別指定給機件内 時，在本發明範圍内，可對控制 .、同 節。 Τί工市J ^路應用分用之記憶器段 分用之記憶器HMB1指定妗推您Ώ T1 j # 分用記憶器可包含一古己情5|俨二+ e -和出官01。此 就進内資料而言，指定複數1記憶器 言，指定給出管BJM。此係由^以夕f訊置記憶器而 一分辨手段，標示管魏上旗誌或另 新指定記憶II㈣給姆絲路°指定和重 主機η和第二機件D2 ^=下述為之。 B—I2、B_I3以及二出管B 〇2、n ^貝料通訊，係經二進管 管路CTRL2 #在。在具體例中，記二二。=雙向性控制 CTRL2。然而，在本發明範圍°己^器刀開扣疋給控制管路 於控制管路。 ，为用之記憶器段節可應用 分用記憶器HMB2、HMm Ττ, BJ3和出管BJ)2、Β—03。此八、指定給進管Β-12、 段節。記‘ϋϋ段節數相當於進^^憶11可包含複數記憶器 廼出官數，或記憶器段節數多於 9 200900947 出内管路言’記憶器段節指定給進管b 12、 此係以訊量記憶器言，指定給出管B-02、B 03。 各記憶器段辨手段’標示屬於其端點之 可例如按下述為i 疋輯器段節給姆應管路， 部。第2圖簡略表示本發明在主機内記憶器合用方法之細 51 機件連接

52 指定記憶器給控制管路 53 設立通訊 54 巨量/ ISO轉移？

Sl〇依序模態 S11複數進出管 s 20分別指定記憶器段節給各管路 S30/S40 分配記憶器段節給成對管路 S31/S70/S71接收或傳輸？ S50/S72/S76指定記憶器給進管 S51/S73/S77接收資料 S60/S74/S78指定記憶器給出管 S61/S75/S79 發送資料 山若一機件連接S1於主機之任一 USB端口，即為相對應 端口建立控制管路，而記憶器指定S2給此控制管路。進行^ 步設立S3 ’而通訊模態是按照機件要求識別S4。以時間依 賴性機件N4而言，例如建立間斷轉移。記憶器分別指定S20 給進管和出管，並建立技藝上已知之USB連接。以使用高資 料率Y4轉移而言，例如建立巨量轉移，並無如此嚴格的潛 在要求。也有某些等時線的轉移在此類別之範圍内。若決定 ，序作業，並按照本發明分用記憶器Y4，即建立S10依序模 態。按照機件需要和按照主機資源，建立Nil單一進管和/ 200900947 ίΐ一出管’ 1若建立Y11複數進管和/或複數出管，即做 = -S11。以單—進管和/或單-出管^言，記憶器分配給 4路S3G 〇此可為唯—記憾段節或複數記憶器段節， 緩衝器容量。雜照規約建立S31接收模態R31或發 T31 ’即做決定。在第一種情況脱，記憶器指定S50 :二’ fw SM :身料。在後一情況T3卜記憶器指定給出 Ϊμ、’^送附資料。可使用決定S31從接收模態R31改 送模態T31或反之。料輸模態結束即， 選擇新雜娜，或使機件㈣失能（圖上未示）。 ^數s路情況Y11言，記憶器段節分配S4Q給成對管路。 複數，，節可以各種方式分配給複數管路，詳後。 1 各f管路而言’如果有資料要接收謂、R71或要發 上述八®? 1做出決^。以資料接收而言，記憶11是按照 士，並接收資料873、877。以資料傳輸而 si。%^^、、上述分配S74、S78，並發送資料S75、 在不同對的端點間重新分配，可以M7〇、M7i ^禮能々傳輸結束F71、F71 ’可為同樣機件選擇S4新傳 輸模態，錢齡㈣絲（紅未示）。辦新得 機件Ϊ記3憶圖if。示如何建立機件内之新端點，分用業已指定給 S100可得業已指定之記憶器？ 路存取業已可得之記憶器段節 θ、指Ϊ新記憶器段節’並可利用新管路存取 S40。如建立S10，記憶器按上述分配S30、 定的記恃^ 5官田機件内之端點，即核對S100業已指 可η认?器疋否可用。若記憶器可用Y1⑻，此纪愫殺笳亦 段節:段節之旗諸，有多少管^存取於此 憶器段節，複數進管或出管可使用同樣記 ”要、序作業即可。若記憶器不可得，對此機件 200900947 才曰，新錢器段節’指不段節所屬機件之旗諸即告 才曰示多少管路已存取於此段節之旗辦嗯定S12G於一。 【圖式簡單說明】 ' 分配器圖表示為連接複數機件的主機内的資料管路分用所 第2圖表示所分配記憶器和初始記憶器之 第3圖表示可用記憶器指定於新建立之 古’ 【主要元件符號說明】 機件裝置 主機裝置 進出管路 控制管路 記憶器 D1，D2

Η Β_01, Β_02, Β_03, Β_Ι1, BJ2, ΒJ3 CTRL1, CTRL2 — HMC1 ,HMC2,HMB 1-ΗΜΒ4 51 機件連接 52 指定記憶器給控制管路 53 設立通訊 S4 巨量/ISO轉移？ sl° 依序模態

sii 複數進出管 S20 S30/S40 S31/S70/S71 分別指定記憶器段節給 分配記憶器段節給成斜管峪 接收或傳輸？ S50/S72/S76 指定記憶器給進管 S51/S73/S77 接收資料 S60/S74/S78 指定記憶器給出管 S61/S75/S79 發送資料 N4 時間依賴性機件 Y4 分用記憶器

Nil 單一進出管 12 200900947

Yll R31 T31 F31 R70,R71 T70,T71 M70,M71 F71,F71 S100 S110 S120 Y100 N100 複數進出管 接收模態 發送模態 傳輸模態結束 接收資料 發送資料 記憶器在不同對的端點間重新分配 傳輸結束 可得業已指定之記憶器？ 新管路存取業已可得之記憶器段節 指定新記憶器段節，並可利用新管路存取 若記憶器可用 若記憶器不可得 13

Claims (1)

1. 200900947 十、申請專利範圍： 1.一種主機（H)和機件（D1,D2)間經過管路（CTRL1 CTRL2’ B—Il’ B—12’ B—13, B—01，B_〇2, B—03)之資料轉移方 法’其中主機（H)内可用之記憶器分成複數段節（ΗΜ(：ι HMC2’ HMB1’ HMB2’ HMB3’ HMB4) ’ 指定給最多單一管路 (CTRL1，CTRL2, B—II, B_I2, B_I3, B—〇1，B_〇2, B 03)，其 特徵為，至少一記憶器段節（HMC1, HMbI HMB3, HMB4)指定給至少一進入/出去管對，而至少一記憶 器段節（HMC1，HMC2, HMB1，HMB2, HMB3, HMB4)丨指 定，在至少一管對（CTRL1，B_I1, B_01 ; CTRL2, BJ2, B_I3, B_02，B_03)的管路間交換，視管路通訊量而定者。 —， 2·如申請專利範圍第1項之方法，其對各記憶器段節 (HMC1，HMC2, HMB1，HMB2, HMB3, HMB4)增加一或以上 之旗誌，指示記憶器段節（HMC1, HMC2, HMB1，HMB2, HMB3, HMB4)現時所指定之管路（CTRL1，CTRL2, B_n， B n, B_I3, B—01，B—〇2, B—〇3 )者。 3. 如申請專利範圍第2項之方法，其中使用分別旗誌，說 明記憶器段節（HMC1, HMC2, HMB1，HMB2, HMB3, HMB4) 所指定之機件（D1，D2)，另一旗誌用來說明有多少管路 (CTRL1，CTRL2, B J1, B—I2, B—13, B_01，B—02, B一03)存取 於該記憶器段節者。 — _ 4. 如申請專利範圍第1項之方法，其中使用巨量轉移模態 者。 / 5.如申請專利範圍第4項之方法，其中主機内之記憶器， f從機件（D1，D2)通訊至主機（H)情況時，分配給巨量進 官（B—II，B—12, B—13)，而從主機（H)通訊至機件（D1，D2) 情況時，分配給巨量出管（β_〇1，β_〇2，β_〇3)者。 6.如申請專利範圍第1項之方法，其中以複數進管（Β—12, B_J3)或複數出管（Β-〇2, Β—〇3)之情況，主機（Η)内之記 200900947 憶器（HMB2，HMB3，HMB4 )係分配給專用進管〔 B—13)或專用出管（B_02, B_03)，視某一管路（B - ’ B一02, B—03)内之通訊量而定者。 —’—’ 7. 如申請專利範圍第1項之方法，其中整體記憔八 而全部記健段_被指找。 ^4 ’ 8. 如申請專利範圍第1項之方法，其中使用一或以上之圮 憶器段節，做為緩衝器（HMC1，HMC2)，單獨 ^ (CTRL1，CTRL2)者。 -冊 9.如申請專利範圍第1項之方法，其中資料傳輸係USB僂

   \ 輸者。 10. —種裝置’具有資料轉移機構（H)，建立透過管路 (CTRL1，CTRL2, B_I1，B_I2, B—13, B_01，B—02, B_〇3)，與 另一機件（D1，D2)通訊，其中可用之記憶器分成複數段節 (HMC1，HMC2, HMB1，HMB2, HMB3, HMB4)，係指定給頂 多單一管路（CTRL1，CTRL2, B—II，B_I2, B—13, B Ol, B_02, B_〇3) ’其特徵為，又具有管路通訊量決定機構和交換機構， 把至少一記憶器段節（HMC1，HMC2, HMB1，HMB2, HMB3, HMB4)指定給進/出管對，並改變至少一記憶器段節在至少 一管對（CTRL1，B_I1, B—01 ; CTRL2，B_I2, B_I3, B一02, B_03)之管路間的指定，視管路通訊量而定者。 15