TWI494763B - 分時緩衝器存取系統及記憶體控制器 - Google Patents

Description

分時緩衝器存取系統及記憶體控制器

本發明係有關一種緩衝器，特別是關於一種分時（time-sharing）緩衝器存取系統。

資料緩衝器（簡稱緩衝器）普遍使用於電子裝置中，在將資料從一個地方移至另一個地方之前，緩衝器可用以暫存資料之用。以快閃記憶體控制器為例，可使用靜態隨機存取記憶體（SRAM）作為緩衝器，其可被主裝置（masterdevice）（例如主機或/且快閃記憶體）所存取。當主機與快閃記憶體於同一時間要存取緩衝器時，會造成衝突。一般係以優先順序規則來解決衝突問題。亦即，各主裝置被指定不同的優先順序，因而具較低優先順序的主裝置必須等待具較高優先順序的主裝置完成工作並釋放存取權。因此，於傳統快閃記憶體控制中，主裝置存取緩衝器的整體效能無法提高。

為了克服前述缺點，因此亟需提出一種新穎機制，用以有效管理緩衝器的存取。

鑑於上述，本發明實施例的目的之一在於提出一種分時緩衝器存取系統，用於多個主裝置之間，以有效管理緩衝器的存取。

根據本發明實施例，分時緩衝器存取系統包含複數緩衝處理單元、緩衝開關及時段控制器。該些緩衝處理單元分別耦接至該些主裝置。每一緩衝處理單元的第一端獨立傳送資料至相應主裝置或從相應主裝置傳送資料。緩衝開關耦接至緩衝處理單元的第二端。時段控制器定義一時段，緩衝開關於定義之時段內選擇該些緩衝處理單元之一，使得資料僅傳送於被選擇之緩衝處理單元與緩衝器之間。

根據本發明另一實施例，記憶體控制器包含前端裝置、後端裝置、中央處理單元、緩衝器及分時緩衝器存取系統。前端裝置用以和主機進行通訊，後端裝置用以和非揮發性記憶體進行通訊。緩衝器可被前端裝置、後端裝置及中央處理單元所存取。分時緩衝器存取系統用以同時傳送資料至前端裝置、後端裝置及中央處理單元，或者從前端裝置、後端裝置及中央處理單元傳送資料；且分派專用時段分別給前端裝置、後端裝置及中央處理單元，以傳送資料於分時緩衝器存取系統與緩衝器之間。

第一圖顯示本發明實施例之分時（time-sharing）緩衝器存取系統10的方塊圖，用於多個主裝置14_1、14_2 … 及14_N（或整體標示為14）之間，以管理緩衝器（或記憶體）12。本實施例的緩衝器12可為靜態隨機存取記憶體（SRAM），但不限定於此。根據本實施例的特徵之一，分時緩衝存取系統（或簡稱為“系統”）10可同時傳送資料至該些主裝置14或從該些主裝置14傳送資料，並依序分派時段（timeslot）給該些主裝置14。藉此，於每一時間週期內，分派一或多個專用時段給每一主裝置（14_1、14_2 …及14_N）。於分派的時段內，僅相應的主裝置（14_1、14_2 … 或14_N）可以傳送資料於系統10與緩衝器12之間。如前所述，若有需要的話，所有主裝置14可同時與系統10進行通訊。與傳統系統不同的是，在本實施例中，沒有任何一個主裝置（14_1、14_2 …或14_N）需要等待其他主裝置完成工作或釋放其存取權。因此，該些主裝置14存取緩衝器12的整體效能即可大大提升。

第二圖顯示第一圖所示架構的實施例。在本實施例中，分時緩衝存取系統（或簡稱為“系統”）10耦接至三個主裝置：前端（FE）裝置14_A、後端（BE）裝置14_B及中央處理單元（CPU）14_C。系統10、緩衝器12、前端裝置14_A、後端裝置14_B及中央處理單元14_C共同形成一記憶體控制器100，用以管理主機16（例如電腦）與非揮發性記憶體18（例如快閃記憶體）之間的資料流。

在本實施例中，前端裝置14_A作為主機16與系統10之間的介面，用以和主機16進行通訊。後端裝置14_B作為非揮發性記憶體18與系統10之間的介面，用以和非揮發性記憶體18進行通訊。

在一例子中，每一時間週期被分為三個時段，其中第一時段分派給前端裝置14_A，第二時段分派給後端裝置14_B，且第三時段分派給中央處理單元14_C。藉此，於第一時段內，僅前端裝置14_A（及主機16）可傳送資料於系統10與緩衝器12之間；於第二時段內，僅後端裝置14_B（及非揮發性記憶體18）可傳送資料於系統10與緩衝器12之間；於第三時段內，僅中央處理單元14_C可傳送資料於系統10與緩衝器12之間。本實施例的時間週期可對應至一或多個時脈，但不限定於此。在另一例子中，每一時間週期被分為四個時段，其中第一時段分派給前端裝置14_A，第二及第三時段分派給後端裝置14_B，且第四時段分派給中央處理單元14_C。

第三圖顯示第一圖的細部方塊圖。雖然第三圖例示有四個主裝置14_1、14_2、14_3及14_4（或整體標示為14），然而主裝置的數目並不受限定。在本實施例中，分時緩衝存取系統（或簡稱為“系統”）10包含多個緩衝處理單元101（圖示四個緩衝處理單元），其分別耦接至各主裝置14。每一緩衝處理單元101的第一端可獨立傳送資料至相應主裝置（14_1、14_2、14_3或14_4）或從相應主裝置（14_1、14_2、14_3或14_4）傳送資料。每一緩衝處理單元101的第二端耦接至緩衝開關102。時段控制器103（例如計數器）定義時段，於每一定義的時段內，緩衝開關102選擇四個緩衝處理單元101的其中一個，使得資料僅能傳送於所選擇的緩衝處理單元101與緩衝器12之間。

如第三圖所示，每一緩衝處理單元101包含資料傳送單元1011、傳送開關1012及傳送緩衝器1013。詳而言之，資料傳送單元1011於第一端藉由握手（handshaking）匯流排105進行握手協商，以和相應主裝置（14_1、14_2、14_3或14_4）建立通訊通道104。於建立通訊通道104之後，資料即可傳送於相應主裝置（14_1、14_2、14_3或14_4）與資料傳送單元1011之間。傳送緩衝器1013可包含多個資料區塊，其中之一資料區塊被傳送開關1012所選擇，使得資料可經由傳送開關1012而傳送於傳送緩衝器1013與資料傳送單元1011之間。傳送緩衝器1013於第二端經由傳送匯流排106而耦接至緩衝開關102。當緩衝處理單元101被緩衝開關102所選擇時，資料即可經由緩衝開關102而傳送於相應傳送緩衝器1013與緩衝器12之間。

在一例子中，通訊通道104係為32位元通道，因此可同時傳送32位元資料。傳送緩衝器1013包含四個資料區塊，每一資料區塊具32位元寬度，因而形成128位元的傳送緩衝器1013。藉此，可經由緩衝開關102而同時傳送128位元資料於緩衝處理單元101與緩衝器12之間。第四圖例示資料傳送時序圖。如第四圖所示，主裝置14不需等待其他主裝置完成工作或釋放存取權。當緩衝處理單元101未被緩衝開關102選到時，資料可暫存於相應的傳送緩衝器1013。當緩衝處理單元101被緩衝開關102選到時，128位元資料（其四倍於通訊通道104的32位元資料）即可經由緩衝開關102而傳送於緩衝處理單元101與緩衝器12之間的傳送匯流排106。舉例而言，對於主裝置1(14_1）而言，於每一個時段依序傳送32位元資料A、B、C及D於32位元的通訊通道104。包含有四個32位元資料A、B、C及D的128位元資料於所分派的時段0內被傳送於128位元的緩衝匯流排11（其介於緩衝開關102與緩衝器12之間）。其他主裝置14_2、14_3及14_4也依相同原則使用其相應時段以進行資料傳送。一般來說，如果每一時間週期被分為N時段，則傳送匯流排106（或緩衝匯流排11）之資料寬度即為通訊通道104之資料寬度的N倍。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

10．．．分時緩衝存取系統

101．．．緩衝處理單元

1011．．．資料傳送單元

1012．．．傳送開關

1013．．．傳送緩衝器

102．．．緩衝開關

103．．．時段控制器

104．．．通訊通道

105．．．握手(handshaking)匯流排

106．．．傳送匯流排

11．．．緩衝匯流排

12．．．緩衝器

14．．．主裝置

14_1．．．主裝置1

14_2．．．主裝置2

14_3．．．主裝置3

14_4．．．主裝置4

14_N．．．主裝置N

14_A．．．前端裝置

14_B．．．後端裝置

14_C．．．中央處理單元

16．．．主機

18．．．非揮發性記憶體

100．．．記憶體控制器

第一圖顯示本發明實施例之分時緩衝器存取系統的方塊圖，用於多個主裝置之間，以管理緩衝器；第二圖顯示第一圖所示架構的實施例。第三圖顯示第一圖的細部方塊圖。第四圖例示第三圖的資料傳送時序圖。

10．．．分時緩衝存取系統

101．．．緩衝處理單元

1011．．．資料傳送單元

1012．．．傳送開關

1013．．．傳送緩衝器

102．．．緩衝開關

103．．．時段控制器

104．．．通訊通道

105．．．握手(handshaking)匯流排

106．．．傳送匯流排

11．．．緩衝匯流排

12．．．緩衝器

14．．．主裝置

14_1．．．主裝置1

14_2．．．主裝置2

14_3．．．主裝置3

14_4．．．主裝置4

Claims (15)

1. 一種分時緩衝器存取系統，用於複數主裝置之間以管理緩衝器，該系統包含：複數緩衝處理單元，分別耦接至該些主裝置，每一該緩衝處理單元的第一端用以同時獨立傳送資料至相應該主裝置或同時從相應該主裝置獨立傳送資料至該緩衝器；一緩衝開關，耦接至該緩衝處理單元的第二端；及一時段控制器，用以定義一時段，該緩衝開關於該定義之時段內選擇該些緩衝處理單元之一，使得資料僅傳送於被選擇之該緩衝處理單元與該緩衝器之間。
2. 根據申請專利範圍第1項所述之分時緩衝器存取系統，其中該緩衝器包含靜態隨機存取記憶體(SRAM)。
3. 根據申請專利範圍第1項所述之分時緩衝器存取系統，其中該些主裝置依序被分派一或多個專用的該時段。
4. 根據申請專利範圍第1項所述之分時緩衝器存取系統，其中該時段控制器包含一計數器。
5. 根據申請專利範圍第1項所述之分時緩衝器存取系統，其中該緩衝處理單元包含：一資料傳送單元，用以於該第一端與相應該主裝置建立一通訊通道；一傳送開關；及一傳送緩衝器，其包含複數資料區塊，其中之一該資料區塊被該傳送開關所選擇，使得資料經由該傳送開關而傳送於該傳送緩衝器與該資料傳送單元之間，該傳送緩衝器於該第二端經由一傳送匯流排而耦接至該緩衝開關。
6. 根據申請專利範圍第5項所述之分時緩衝器存取系統，其中該資料傳送單元藉由握手(handshaking)協商與相應該主裝置建立該通訊通道。
7. 根據申請專利範圍第5項所述之分時緩衝器存取系統，其中一時間週期被分為N個該時段，該傳送匯流排之資料寬度為該通訊通道之資料寬度的N倍。
8. 一種記憶體控制器，包含：一前端裝置，用以和一主機進行通訊；一後端裝置，用以和一非揮發性記憶體進行通訊；一中央處理單元；一緩衝器，可被該前端裝置、該後端裝置及該中央處理單元所存取；及一分時緩衝器存取系統，用以同時獨立傳送資料至該前端裝置、該後端裝置及該中央處理單元，或者同時從該前端裝置、該後端裝置及該中央處理單元獨立傳送資料至該緩衝器；且分派專用時段分別給該前端裝置、該後端裝置及該中央處理單元，以傳送資料於該分時緩衝器存取系統與該緩衝器之間。
9. 根據申請專利範圍第8項所述之記憶體控制器，其中該緩衝器包含靜態隨機存取記憶體(SRAM)。
10. 根據申請專利範圍第8項所述之記憶體控制器，其中該前端裝置、該後端裝置及該中央處理單元依序被分派一或多個專用的該時段。
11. 根據申請專利範圍第8項所述之記憶體控制器，其中該分時緩衝器存取系統包含：複數緩衝處理單元，分別耦接至該前端裝置、該後端裝置及該中央處理單元，每一該緩衝處理單元的第一端用以獨立傳送資料至相應該前端裝置、該後 端裝置或該中央處理單元，或者從相應該前端裝置、該後端裝置或該中央處理單元傳送資料；一緩衝開關，耦接至該緩衝處理單元的第二端；及一時段控制器，用以定義該時段，該緩衝開關於該定義之時段內選擇該些緩衝處理單元之一，使得資料僅傳送於被選擇之該緩衝處理單元與該緩衝器之間。
12. 根據申請專利範圍第11項所述之記憶體控制器，其中該緩衝處理單元包含：一資料傳送單元，用以於該第一端與相應該前端裝置、該後端裝置或該中央處理單元建立一通訊通道；一傳送開關；及一傳送緩衝器，其包含複數資料區塊，其中之一該資料區塊被該傳送開關所選擇，使得資料經由該傳送開關而傳送於該傳送緩衝器與該資料傳送單元之間，該傳送緩衝器於該第二端經由一傳送匯流排而耦接至該緩衝開關。
13. 根據申請專利範圍第12項所述之記憶體控制器，其中該資料傳送單元藉由握手(handshaking)協商與相應該前端裝置、該後端裝置或該中央處理單元建立該通訊通道。
14. 根據申請專利範圍第12項所述之記憶體控制器，其中一時間週期被分為N個該時段，該傳送匯流排之資料寬度為該通訊通道之資料寬度的N倍。
15. 根據申請專利範圍第11項所述之記憶體控制器，其中該時段控制器包含一計數器。