200835402 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種軟性電路板用的製造基材，特別 是指一種無接著劑的軟性電路板用基材。 【先前技術】 為了配合電子產品的體積朝向輕、薄、短、小化發展 的趨勢，目前電子產品大多使用軟性電路板取代早期使用 的硬式電路板以節省所佔用的空間。 現有軟性電路板用的基材主要為軟性銅箔基板（fccl
，Flexible Copper Clad。…仙化），大致可分為有膠系三層 軟性銅fl基板（3L FCCL)及無膠系二層軟性㈣基板（2L
FCCL)兩大類。三層軟性銅箔基板的製法主要是利用接著 劑及壓合技術’將鋼箱與絕緣層（ρι丨ρΕτ膜）黏接，此 製法雖具有製程簡單、產出速度快及低成本的優點，但是 :層軟性銅fg基板受限於接著劑的影響，其柔軟性、尺寸 穩疋性1熱性等物理性f不佳，且不易製作高密度線路 ，使得三層軟性銅荡基板已難符合高階電子產品的使用需 叫一尽秋住飼簿基板是將絕緣層（常用ρι膜）與銅^ ^接接合，不得存在有接著劑，可減少基材厚度及排除者 者劑的負面影響’且其相較於三層軟性銅ϋ基板具有較请 才山度尺寸安定性及撓曲性，因此較適用於要求请 密度細線路的驅動1C構裝及高階的應用產品，使得二層弟 性銅^基板逐漸成為軟性電路板㈣基材未來發展的主请 200835402 現有的二層軟性銅箔基板的製造方法可分為塗佈型（ Casting)、壓合型（Lamination)及濺鍍型（sputtering)。
塗佈型製法是先形成銅箔後，再將聚亞醯胺（PI)的前 驅體聚醯胺酸（P〇lyamic add，簡稱PAA )塗佈於銅箔上， 經加熱使PAA閉環脫水而形成pi膜。此製程雖然簡單，但 是因為PAA溶液的固含量約15〜3〇%，使得形成ρι膜的過 程中必須移除大量溶劑及PAA閉環脫水產生的水分，不僅 降低生產速度’也容易造成應力殘留而使所製得的二層軟 1*生銅v自基板的成品容易捲曲而影響尺寸安定性。再者，由 於PAA閉環脫水須在3〇〇χ：的高溫下進行，此環境溫度會 導致銅金屬氧化（銅在大氣下的氧化溫度約17〇。〇,為避 免銅箔氧化，加熱過程須在真空環境或通入高純度氮氣的 保護氣氛中進行，使得製造成本大幅提高。此外，因為Η 膜直接在銅箔上成型，所以ρι膜上只具有單面銅層，且銅 箱須具有一定厚度以供PAA塗佈，使得鋼落厚度較難以縮 小至12微米以下’使得塗佈製法所生產的二層軟性銅箱基 板所能應用的產品受限。 壓合型製法與三層軟性銅羯基板的製法類似，惟其利 用熱可塑性（thermoplastic)的ρι為黏著劑（簡稱τρι)， 當丁㈣化後可與原先油箔壓合的ρι料_成絕緣層 ’而能克服三層軟性㈣基㈣軟性、尺寸安定性及耐孰 性：佳的缺點。然而以壓合型製法製作二層軟性銅箔基板 所需的料成本高，且生產速度慢，使其在產業的應用性 6 200835402 仍受限制。 濺鍍型製法主要包含以下步驟：pi膜表面除水、電篥 處理以粗化PI膜表面、滅鍍含鉻（CO的合金作為中介層 賤鍍銅孟屬作為晶種層、以電鍍法鍍銅使銅層增厚。由 於濺鍍型製法可以製得膜厚低至約CU微米的銅層’因此且 有較佳的細線路能力之優點，但是缝型製法除電鍍製程 之外均需要在真空中進行’其中由於PI膜的含水率約卜3% ’在真空系統除水時會造成真空度不易維持，且其逸氣率 、(。utgasing)纟易導致高真空幫浦的高負荷而增加真空幫 2的再生鮮，此外，在濺鍍㈣巾由於PI膜的高絕緣性 貝八表面谷易產生靜電使得濺鍍銅層常發生針孔（ pinhole)的問題。再者，為了增加銅層與膜的附著性而 濺鍍的巾介層，若在線路_製程巾完全，線路根 部所殘留的微量鉻金屬會造成離子遷移效應（丨⑽W） 的問題’而影響高頻電路板品質。尤其絡金屬為歐盟的危 =物貝限用才曰令（R〇HS，Restricti〇n 〇f Hazard〇us Substance)所明定的六種禁用元素之一，所以使用含鉻金 屬為中”層的製程對環境極不友善，已不符合環保要求。 縱口上述，目4二層軟性銅箔基板的製造方法都存在 有：要改進的缺點’尤其是生產速度慢、產出低的缺點， 使付一層軟性銅ϋ基板仍未能完全取代三層軟性銅羯基板 ’因此’如何改善二層軟性銅箔基板的製作方法，以增進 生產速度、提升產出率，且能製得具有良㈣著性、超薄 、超低棱線（l〇w-profiie)之銅箔，以及尺寸安定性佳的二 200835402 層軟性銅猪基板，仍為一待解決之課題。 【發明内容】 為了解決前述課題，發明人經由多方研究與試驗利 用在聚亞醯胺中添加奈米級的微粒填充物形成絕緣層，並 以選擇性姓刻方式，钱刻散佈於絕緣層表層的微粒填充物 而在絕緣層的表層形成微凹孔，再利用化學鍍鎳方式在絕 緣層上沉積銻金屬層，之後以該錄金屬層為導電層進 解鍍銅製程而在該錄金屬層上沉積銅金屬層，從而完成: 發明。 本發明的絕緣層中添加奈米級微粒填充物，可增進絕 緣層的尺寸安定性，且能藉由選擇性姓刻在絕 = 真充物以形成微凹孔而使表面粗化，再利用化學= = ㈣勻鍍著於不規則表面的特性，使得該錄金屬層可均 I足盖於緣層表面’不僅能促進後續沉積的銅金屬層之 釣ϋί ’且其與絕緣層能產生良好的附著性而能做為 ㈣之間的:介層，以增進銅金屬層與絕緣 1進步地，藉由蝕刻液對鋼金屬層及鎳金屬 I列=速率不同，在形成線路圖案時，由於鎖金屬層的 合1率比較慢’較容易控制姓刻停止的時間，而且也不 絕緣部:::緣層的:面因過度-刻導致線路脫離 狗0 、 ，利用電解鍍銅方式沉積銅金屬層能 得：=，可製得的銅金屬層膜厚範圍較廣，尤其可製 太明、金屬層’能增進產業上可應用的範圍。再者， 5的製法無須經過真空製程，且以化學鑛錄及電解鐘 200835402 銅的方式，其膜層沉積速度較快，故能大幅提升生產速度 、增加產出率。 因此，本發明之一目的，即在提供一種生產速度快、 產出率高的軟性電路板用基材之製造方法。 本發明之另一目的，在於提供一種具有良好尺寸安定 性且銅層附著性佳的軟性電路板用基材。 於是’本發明之軟性電路板用基材的製造方法，包含 )將♦亞胺與微粒填充物混換形成推合物，再將該換 合物加工製成一絕緣層； b)蝕刻散佈於該絕緣層表層的微粒填充物，以使該絕緣 層的表層形成多數微凹孔； 0以化學鍍法沉積一鎳金屬層在該絕緣層上；及 句以電鍍法沉積一銅金屬層在該鎳金屬層上。 本發明之微粒填充物之較佳的顆粒尺寸係介於5〇〜1〇〇 奈米，使其摻雜於聚亞醯胺中可以增加固含量而降低熱收 細率，進而提高尺寸安定性。該微粒填充物的一具體例為 二氧化矽，其添加量以佔該絕緣層總量之卜5重量百分比 為較佳者。 較佳地，該步驟b)可先以微蝕刻方式將該絕緣層之表 層的聚亞醯胺蝕刻，使部分散佈於該絕緣層之表層的微粒 填充物呈半裸露，以便於將半裸露於該絕緣層之表層的微 粒填充物蝕刻移除，而被蝕刻移除的微粒填充物原先在該 絕緣層之表層所佔有的位置即形成微凹孔，使絕緣層之表 9 200835402 較佳的粗化效果，以提供該鎳金屬層填充接合，能 的^二亥等ΐ屬層與絕緣層的附著性。適用於微韻刻製程 將式可用高鐘酸鉀飿刻液進行濕式姓刻，或利用常塵電 二進行乾式蝕刻。適用於蝕刻該微粒填充物的方式，以 刻二氧化矽為例，可用適合的氫說酸為蝕刻液進行濕式 ^而將该絕緣層之表層的微粒填充物移除。 〆雔步驟b)〜步驟句可選擇在該絕緣層之其中一面（單面） 〆 進行以形成具有單面銅箔的軟性電路板基材或具 有雙面銅箔的軟性電路板基材。該鎳金屬層的膜厚以介於 00 2500A較為合適’而該銅金屬層的厚度可依據使用需 求控制其膜厚。 -本务月之車人性電路板用基材，可利用前述方法製備， ^ 3 由摻雜有微粒填充物之聚亞醯胺所製成的絕緣層 ，一形成於該絕緣層上的鎳金屬層，及一形成於該鎳金屬 層上的銅金屬層。 本餐明的軟性電路板用基材的製造方法，藉由摻雜微 粒填充物於聚亞醯胺中，可增加尺寸安定性，且於絕緣層 之表層的微粒填充物可被蝕刻後留下微凹孔，再配合化學 鍍鎳及電解鍍銅製程，可使銅金屬層與絕緣層具有良好的 附著性，而且具有生產速度快的優點，能達到提高產品產 出率的功效。 【實施方式】 以下將藉實施例更詳細地說明本發明之内容。 <實施例1> 10 200835402 茶閱圖卜先將聚亞醯胺溶於溶劑中形成膠體，再加入 粒徑約50〜謂奈㈣二氧切微粒至膠財，並_膠體 使—氧化石夕分散於膠體中，經過真空脫氣消泡後，壓出取 體=雙向拉伸成膜’製得絕緣層i，且絕緣層i中二氧切 含量約1 wt%;參閱圖2,利用常壓電聚法以高純度氧氣· 漿轟擊絕緣層i之表層，使絕緣層i之表層的聚亞酿胺12 開％分解，而使部分微粒填充物u呈半裸露於絕緣層工之 表層’參_ 3 ’再將微_後的絕緣層i浸置於氫氣酸餘 刻液中，以移除在絕緣層i之表層呈半裸露的微粒填充物 U ’、而使絕緣層1之表層形成微凹孔13 ;參閱圖4，將表層 /成有微凹孔13的絕緣層i先以氯化錫纪膠體活化表面後 ^置入化學_的鐘浴中，在絕緣層1上沉積錄金屬層2 、勺2000A ’錄金屬層2可填充於微凹孔巾，能夠增進錄 ，屬層2與絕緣層丨的結合力而提升附著強度；參閱圖 =由鎳金屬層2為導電層’再於鎳金屬層2上以電鍍方式 -積鋼孟屬層3。由於化學鍍鎳及電解鑛銅為已知常用的工 藝技術’故其詳細實施方式在此不再贅述。 <實施例2 > 除払雜一氧化矽含量為3 wt%之外，其餘條件與實施例 1相同。 <實施例3> —氧化矽含量為5 wt%之外，其餘條件與實施例 1相同。 11 200835402 物性測試 取實施例1、2、3所製得的試片，依據表1所示的各 項測試方法分別測試實施例1、2、3的物理性質，其結果 亦示於表1。 表1 物理性質 測試方法 實施例1 實施例2 實施例l 銅金屬層附著 強度（kg/cm) IPC-TM-650.2.4.9 1.0 1.2 1.4 尺寸安定性 (%) IPC-TM-650.2.4.4C -0.05 •0.04 -0.03 介質常數（DK) IPC-TM-650.2.5.23 3.5 3.4 3.3 表面電阻 (ohm) IPC-TM-650.2.5.17 lxlOE14 lxlOEl? 1χ10Εΐ6 M&IR (ohm) IPC-TM-650.2.6.3.2 1χ10Ε12 lxlOEll — lxlOEll 介質耐電性 (Volts/mil) ASTM-D-149 5400 6000 6500 ---^
由表1所示，實施例1、2、3所製得的基材性質相近 ，且符合使用需求，顯示本發明的製造方法具有製程穩定 的優點。 參閱圖6,將實施例i的金屬層2、3蝕刻圖案化形成 線路4時’由於鎳金屬層2㈣刻速率慢，使得線路4根 部的鎳金屬層2不㈣㈣，可使線路4财效附著於絕 緣層1上。 4上所述’本發明軟性電路板用基材，具有良好的尺 寸安定性，以及銅金屬層與絕緣層之間優異的附著性，而 且，發明軟性電路板用基材的製造方法，具有生產速度快 、產出率高的優點，故確實能達到本發明之目的。 12 200835402 、上所述者’僅為本發明之較佳實施例而已，當不 此以此限定本發明實施之範®，即大凡依本發明中請專利 範圍及發明說明内容所作之簡單的等效變化與修飾，皆仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 圖1〜圖5是一流程示意圖，說明本發明軟性電路 基材的實施例1;及 用 圖6式一示意圖’說明實施例1形成線路。
13 200835402 【主要元件符號說明】 1..........絕緣層 • 11·····•…微粒填充物 12 ...........聚亞醯胺 13 .........微凹孔 2 ..........鎳金屬層 3…· ·…··銅金屬層 4 ..........線路 14