TW200832623A - Methods of forming non-volatile memory device - Google Patents

Methods of forming non-volatile memory device Download PDF

Info

Publication number
TW200832623A
TW200832623A TW096150334A TW96150334A TW200832623A TW 200832623 A TW200832623 A TW 200832623A TW 096150334 A TW096150334 A TW 096150334A TW 96150334 A TW96150334 A TW 96150334A TW 200832623 A TW200832623 A TW 200832623A
Authority
TW
Taiwan
Prior art keywords
line
mask
source
memory cell
pattern
Prior art date
Application number
TW096150334A
Other languages
English (en)
Inventor
Jae-Hwang Sim
Yong-Sik Yim
Ki-Nam Kim
Jae-Kwan Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200832623A publication Critical patent/TW200832623A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

200832623 26742pif.doc 九、發明說明： 【發明所屬之技術領域】 …本發明是有關於形成半導體裝置的方法，特別是“ 於形成非揮發性記憶體裝置的方法。- 、 g 【先前技術】
資料非^^域體裝置即便錢科也能㈣其儲存的 AND快閃記憶體裝置是—種非揮發性記憶體裝 儲由於其⑥積集密度的優勢而廣泛地用於作為大量 =存媒脰(mass storage media)。近年來，隨著設計規則 (如驶她)縮小，圖案變得更加精細，以達成高積集密 二-猶得更加精細的圖案的方法是開發更高效能的曝 先衣置。然而，曝光裝置的開發及更換需要巨大的成本， 亚且難以·/獲得足_定的光源以及曝紐術。結果， 半導體記《裝置的某些f造方法已經在積雜度方面 到了極限。 圖1是一種習知的NAND快閃記憶體裝置的頂部平面 圖。 如圖1所示，多個主動區i在一方向上排列於半導體 基板上。接地選擇閘極線2a以及串選擇閘極線2b交叉於 此多個主動區1上。多個記憶胞閘極線3、3a以及3b在接 地選擇閘極線2a與串選擇閘極線2b之間交又於此多個主 動區1上。在記憶胞閘極線3、3a以及3b中，相鄰於接地 選擇閘極線2a的記憶胞_線3a定義成第—外記憶胞閉 極線3a，而相鄰於串選擇閘極線2b的記憶胞閘極線扑定 5 200832623 26742pif.doc 義為弟*一外$己彳思胞間極線3 &。 希主匕括接地選擇閘極線2a的接地選擇電晶體以及 包括串選擇閘極線2b的串選擇電晶體具有良好的穿透 (PUnChthr〇Ugh)特。因此，接地選擇閘極線與轉 線2a，21^的線見大於記憶胞閘極線3、％以及％的線寬。 而要藉由㉖光衣&來增加與接地選擇閘極線财選擇閘極 ，2a及2b轉兩_空間，以定義 選擇間極線與串選擇間極線h以及2b。因而，接地Ϊ擇 閘極線2a與第-外記憶胞閘極線％之間的距離4大於相 鄰：記=包閘極線對3與允或3與％之間的距離$。類 =女於^擇閑極、線2b與第二外記憶胞閘極線3b之間的 距離大於距離5。
Pm = 外讀胞閑極、線3a兩侧與相鄰的其他線的 ::妗㈣1 ’亚且第二外記憶胞閘極線3 b兩侧與相鄰的 1 ㈠二二匕距離也不同。因此，包括第-外記憶胞閘極 I ί 胞間極線二=ΐ;體的特性不同於包括其他記憶 ,.XTAXTrv 日日體。下文參照圖2來描述這種習 記憶猶置的記憶胞特性。 的^ 1疋:Γ不習知NAND快閃記憶體裝置的記憶胞特性 ' 圖2中，x軸代表抹除臨界電壓(erase threshold 二:!二：!!代表設置於接地選擇電晶體與串選擇電晶體 “於:^電晶體的位置。參考數字^表示包括第一外 …^曱、泉3a的第一外記憶胞電晶體的採除臨界電壓 200832623 26742pif.doc 7a而参考數字7b表示包括第二外記憶胞閘極線补的 一外5己fe胞電晶體的抹除臨界電壓7b。 ….............臨1及圖2，第一與第二外記憶胞電晶體的抹除 - 雕二二/以及7 b不同於設置於其間的其他記憶胞電晶 ^ 界電壓。結果，第一與第二外記憶胞電晶體的 _除/程式化操作可能慢於/快於上面的其他記憶胞電晶 體。由於這些原因，由於第一與第二外記憶胞電晶體的非 •，期特性而使得NAND快閃記憶體裝置的記憶胞特性分 散(characteristic dispersion)增加，並且 NAND 快閃記憶體 裝置的可靠性裕度(reliability margin)降低。 由於距離4加長，難以達成NAND快閃記憶體裝置的 高積集密度，並且形成的NAND快閃記憶體裝置的晶片尺 寸會增加。 【發明内容】 本發明的某些實施例是有關於一種形成非揮發性記憶 體裝置的方法。在一實施例中，此方法可包括：在基板上 春 的蝕刻目標層上形成第一罩幕圖案，第一罩幕圖案包括源 極罩幕線（source mask line )、串選擇罩幕線（string seiect mask line)以及設置於源極罩幕線與串選擇罩幕線之間的 多個第一記憶胞罩幕線（cel1 mask line);形成順應性地 、 覆蓋第一罩幕圖案的距離調節層（distance regulating - layer)，其並且在其上定義溝槽，此溝槽位於第一罩幕圖 案的相鄰罩幕圖案對之間並且平行於一罩幕圖案延伸；在 第一罩幕圖案之間的溝槽内形成第二罩幕圖案，第二罩幕 7 200832623 26742pif.doc 圖木包括位於與源極罩幕線相鄰的溝槽内的接地選擇罩幕 ，以及分別位於第一記憶胞罩幕線之間的各構槽内的多個 第二記憶胞罩幕線；非等向性地蝕刻位於接地選擇罩幕 ，、串選擇罩幕線、第一記憶胞罩幕線以及第二記憶胞罩· 幕線兩侧的距離調節層，以暴露部份蝕刻目標層；以及使 用，地選擇罩幕線、串選擇罩幕線、第—記憶ς罩幕線以 及第二記憶胞罩幕線作為蝕刻罩幕來圖案化蝕刻目桿層， 以分別形成接地選擇閘極線、串選擇閘極線以及多個f曰己愫 胞閘極線。 【實施方式】 現在將參照附圖更全面地描述本發明的實施例。然而 本發明能細不_式實施並且不應轉為侷限於本幸 例。更確切地說’提供這些實施例是為了使本 本發明的範圍。相似的標號始終表示相似的元^料達 要理解，儘f使用術語“第—，，和“第二，，等描述不同的 的情況下可例如，在不麟本發明的範圍 = 牛稱為第二元件，並且類似地可以 包括相闕列:叙弟70件。如本案所使用的，術語“和/或” 匕括相關列舉物品的一個或多個的任 述，，意圖包括用的早數形式“一，，和“所 錢〜’除非上下文中以其他方式清楚表 200832623 26742pif.doc 月更要理&術語“包括”和/或包含’在本案中使用時表示 存在所提到的特徵、整體、步驟、操作、元件和/或部件， 一但不排除存在或增加一個或多個其他特徵、整體、步驟、 操作、元件v部件和/或其族群。 ........... 除非以其他方式定義，本案所使用的所有術語(包括技 術語）的含義與本發明所屬領域的熟知此項技蔽 L相同。更要理解’本案所使_術語的含 人：、,'，、、、具有與本說明書的背景下以及相關領域相同的 他元件上:i:一；件上時，它可以直接位於或延伸到其 元#、1 ί 在其他元件或中間元件。相反，者- 者“輕接於，，另_元件上日4二，件麵為“連接於，，或 他元件上或者可以存在其他接於其 剔不”另-元件上， 空間相對術語，例如“下方，，、“ “ 平”或者“豎直”，在本案中、“下”、“水 個元件、膜輕域衫—元「了^相_示的一 除了附圖中所描述的方位，版或£立域的關係。要理解， 方位。參照截面圖㈣轉；；=語二圖包括裝置的不同 毛月的貫粑例，此截面圖是本發 9
蝕刎目標層I15形成於包括主動區102的基板100 上。蝕刻目標層115可包括穿隧絕緣體1〇4、電荷儲存層 106、阻擋絕緣層108、以及控制閘極導電層11()，其依序 性地疊層於基板100上。穿隧絕緣體1〇4以及電荷儲存層 106依序性地豐層於主動區102上。例如，電荷儲存層106 可王覆盍主動區102的線形。穿隧絕緣體1〇4可包括氧化 200832623 26742pif.doc 明的理想化實施例(以及"結構)的示 見誇大了圖中的層和區的厚度。此外’二2尸晰起 技術和/或公差產生的圖示的形狀變化。： 施例不應解釋為舰於本案所的實 要包括例如由製造產生的形狀偏差 巴，而是 梯度，而不是從植人_植人區濃f 由植入形成的埋入區可以在埋奴，錯 之間的區内產生韋錄& # ώΑ & /、、，工其鲞生植入的表面 本質上曰it 的植入。因而，圖中所示的區域 圍。、疋不忍'的亚且其形狀並不意圖限制本發明的範 性記^至圖8^眞示根據本發明實施例的形成非揮發 方頂部平面圖。圖犯至圖8B是分別 /σ圖3A至圖8A的線14,的截面圖。 丽=f从和圖3Β，裝置隔離層形成於半導體基板 j下文中％為基板)上，以定義主動區1〇2。主動區工⑽ 在第一方向上延伸，並且彼此平行且彼此間隔。主動區1〇2 由I置隔離層所包圍的部份基板100所定義。 10 200832623 26742pif.doc 物，例如，熱氧化物 .，… 丁/百ιυυ μ匕符修雜的 梦或者未接雜的複晶碎。或者，電荷儲存層1〇6可包 有深能階陷阱(deep level t哪）的絕緣材質（例如 ς ，當電存層1G6由複㈣形成時，它可以形成= 蓋主動區102的整個表面。 成為復 反之，當電荷儲存層106包括深能階陷牌 時，它可以形成為覆蓋主動區102的一部份。電 :戶:覆盍的主動區102可以是在後續製程中形:二 閘極線的區域，並且電荷儲存層觀主動^ 可以;在後續製程中形成接地選擇線與串選擇以^ f 了進行非限制性的解釋，將以由摻雜的複日日石2。、 的電2存層刚為背景描述本發明的各種實域 因而，控制閘減串選擇間極線的區域。 層106制閑極導電層110經由孔_連接到電荷錯存 阻擋絕緣層108可包括屋， 化物。或者，阻擋絕緣们4的氧 物Wde-nitride_〇xide，_)。或者化物-氧化 包括介電常數高於穿隨絕一⑽可 的介電材質。控制間極導電> 2的^電常數㈨幼士） 石夕、金屬(例如鶏、層严1 〇可包括從摻雜㈣ 化鈇)以及導電的金屬ΐ化 構成的族群中選擇的至少一種。；化鈦、虱化鈕等)所
AKJKJOJAOAJ 26742pif.doc 緣可包括相騎制，115上。封蓋絕 的％緣材質。封蓋絕緣層】π可:g ίο具有蝕刻選擇性 物以及氮氧化物所構成;族群如氧化^ 可以省略封蓋絕緣層117。 ’、为至少一種。或者， 第-罩幕層形成於封蓋絕
幕層以形成第-罩幕圖案二7上。圖案化第-罩 二方向上平行延伸，此第_ 幂圖案彼此間隔並在第 封蓋絕緣層117上彼此間隔並且^^ 12Gs:其在 更包括在源極罩幕線12〇d盘串。㊉一罩秦圖案 :、心緣層117卢舰間隔並平行延伸衫㈣—記憶胞 幕線偷。第一罩幕圖案相對源極罩幕線120d對稱。源 極罩幕線削形雜錢續餘巾形成共賴極線的區 域内。
封盍絕緣層1;[7 n7可包括相一成於蝕刻目標層 各弟一 6己fe胞罩幕線12〇c具有第一寬度wi，並且串 選擇罩幕線120s具有第二寬度W2。第二寬度W2大於第 一寬度W1。第一記憶胞罩幕線i2〇c中的相鄰罩幕線彼此 間隔第一距離D1。串選擇罩幕線i2〇s與相鄰的第一記憶 胞罩幕線l20c也彼此間隔第一距離D1。換句話說，此多 個第一記憶胞罩幕線120c與此多個串選擇罩幕線120s等 距地間隔第一距離D1。源極罩幕線㈤與相鄰的第一記 憶胞罩幕線120c彼此間隔第二距離D2。第一距離D1大 於第一記憶胞罩幕線120e的第一寬度W1。第一距離D1 12 200832623 26742pif.doc 至少三倍於第一記憶胞罩幕線120c的第一寬度Wi。例 如，第一距離D1可三倍於第一記憶胞罩幕線12〇c的第一 • 览度W1。弟^一距離D2大於第^~距離D1。 * · · .......... - - . . —， t • 第一罩幕圖案120d、120c以及120s由相對封蓋絕緣 層117以及至少相對蝕刻目標層115的上部(例如控制閘極 導電層110)具有蝕刻選擇性的材質製成。第一罩幕圖案 120d、120c以及120s可由例如複晶矽、氧化物、氮化物 φ 或氮氧化物製成。 參照圖4A至圖4B，距離調節層13〇順應性地形成於 包括第一罩幕圖案120d、120c以及120s的基板1〇〇上。 距離調節層130由相對第一罩幕圖案12〇(1、120c以及120s 具有钱刻選擇性的材質製成。距離調節層13〇沿第一罩幕 圖案120d、120c以及120s的頂面與側壁以及第一罩幕、圖 案120d、120c以及120s之間的封蓋絕緣層Π7的頂面是 順應性的。因而，距離調節層13〇包括位於第一罩幕圖案 φ 120d、120c以及120s之間的溝槽132以及134。也就是， 溝槽132以及134由第一罩幕圖案120d、120c以及120S 之間的距離調節層130包圍。溝槽132以及134在平行於 弟一罩幕圖案120d、120c以及120s的方向上延伸。第一 溝槽132分別配置於相鄰的第一記憶胞罩幕線12〇c的對之 間以及串選擇罩幕線12〇s與相鄰的第一記憶胞罩幕線 • 120c之間。第二溝槽134設置於源極罩幕線120d與相鄰 的第一記憶胞罩幕線120之間。 第一溝槽132具有第三寬度W3，而第二溝槽134具 13 200832623 26742pif.doc 有第四寬度W4。第二溝槽314的第四寬度W4大於第一 溝槽132的第三寬度W3。第一溝槽132的第三寬度W3 …..........可等於第一記憶胞罩幕線120c的第一寬度W1，並且第二 • 溝槽134的第四寬度W4可等於串選擇罩幕線120s的第二 覓度W2。距離調節層130的厚度t可等於第一記憶胞罩幕 線120c的第一寬度W1。然而，距離調節層130的厚度tl 不同於第一記憶胞罩幕線120c的第一寬度W1。 Φ 參照圖5A與圖5B，第二罩幕層形成於基板1〇〇的整 個表面上，以填充溝槽132與134。蝕刻第二罩幕層，以 在各溝槽132以及134内形成第二罩幕圖案。第二罩幕層 的姓刻能夠以等向性姓刻（is〇tr〇pic etching)的形式實施。或 者，非等向性地蝕刻第二罩幕層，以形成第二罩幕圖案。 第二罩幕圖案包括分別位於相應的第一溝槽132内的 多個弟一罩幕線140c以及位於第二溝槽134内的接地選擇 線140g。弟一罩幕圖案i20d、120c以及120s與第二罩幕 圖案以及140c交替地排列。換句話說，接地選擇罩 幕線140g a又置於源極罩幕線和與源極罩幕線i2〇d相鄰的 第一記憶胞罩幕線120c之間，並且第一記憶胞罩幕線12〇c 與弟一 a己’fe胞罩幕線140c交替地重複排列。第二記憶胞罩 幕線140c设置於串選擇罩幕線120s和與串選擇罩幕線 _ 120s相鄰的第一記憶胞罩幕線i20c之間。 • 由於第一溝槽132,第二記憶胞罩幕線l4〇c的線寬等 •於第一溝槽132的第三寬度W3。進一步，由於第二溝槽 134,接地選擇罩幕線140的線寬等於第二溝槽134的第四 14 200832623 26742pif.doc 寬度W4。因而，接地選擇罩幕線i4〇g的寬度與串選擇罩 幕線120s相同，並且第二記憶胞罩幕線i4〇c的寬度與第 . 一記憶胞罩幕線120c相同。 距離調節層130也相對第二罩幕圖案140g以及140c 具有蝕刻選擇性。例如，第一與第二罩幕圖案12〇d、120c、 120s、140g以及l4〇c可由複晶矽形成並且距離調節層i3〇 可由氧化物製成。 馨 由於距離調節層130，交替地設置的第一罩幕圖案 l2〇d、120c、120s與第二罩幕圖案MOg、140c以規則的 定義距離(regular defined distance)進行排列。例如，第一與 第一罩幕圖案12〇d、120C、120s、140g以及140c可排列 成與相鄰的其他罩幕圖案間隔規則的距離，此規則的距離 由距離調節層130的厚度t所定義。 進一步，奇數個第一與第二罩幕圖案140g、12〇c和 140c形成於源極罩幕線12〇d與串選擇罩幕線12加之間。 Φ 由於最鄰近於源極罩幕線的第二罩幕圖案是接地選 擇罩幕線140g，偶數個第一與第二記憶胞罩幕線12〇c以 及140c設置於源極罩幕線12〇d與串選擇罩幕線i2〇s之 間、、Ό果，第一與第一記憶胞罩幕線120c和140c的數量 ♦ 總和可以是2n(n是等於或大於3的正整數）。 ί…、圖6八與圖68，具有開口144的光阻圖案142形 成於基板100的整個表面上。提供開σ 144以暴露形成於 源極罩奉線12〇d上的距離調節層13〇。使用光阻圖案142 作為罩幕來餘刻距離調節層13〇，以暴露源極罩幕線 15 200832623 26742pif.doc 120d。移除暴露的源極罩幕線12〇d。使用等 暴露的源極罩幕線UOd的移除。 仃 •................…*照圖.7A與圖7B ’移除光阻圖案142，並且逐步地 . 等向性地蝕刻相鄰於第—與第二罩幕圖案…14〇g、i2〇c、 140曰c以及⑽兩侧的轉調節層⑽以及封蓋絕緣層η? 以暴露爛目標層115。因而，空區域(即，空間)形成於第 一與第二罩幕圖案140g、12〇c、14〇c以及12〇s之間。由 籲於距離調節層130，形成於第一與第二記憶胞罩幕線12如 以及140c兩側的空間可具有相同的寬度。例如，接地選擇 f幕線和與接地選擇罩幕線14〇g最接近的第—記憶胞罩 幕線120c兩側的空間可具有相同的寬度。類似地，最接近 串選擇罩幕線12〇s的第二記憶胞罩幕線12〇c兩側的空間 可具有相同的寬度。 封盍絕緣圖案117a是封蓋絕緣層Π7的剩餘部分，並 且保留在第一記憶胞罩幕線12〇c下方以及串選擇罩幕線 _ 下方。封盍絕緣圖案117a以及殘留圖案i3〇a(距離調 節層130的部份)分別存在於第二記憶胞罩幕線14〇c以及 接地選擇罩幕線140g的下方。 參照圖8A與圖8B，使用接地選擇罩幕線14〇g、第一 與第二記憶胞罩幕線120c與140c以及串選擇罩幕線i2〇s 作為鍅刻罩幕來圖案化姓刻目標層115，以形成接地選擇 ' 閘極線150g、記憶胞閘極線150c以及串選擇閘極線i5〇s。 接地選擇閘極線15〇g由接地選擇罩幕線i40g下方的結構 形成。記憶胞閘極線15〇c由第一與第二記憶胞罩幕線i20c 16 200832623 26742pif.doc 與140c下方的結構形成。串選擇閘極線i50s由串選擇罩 幕線120s下方的結構形成。 〜 記憶胞閘極線UOc分別包括以列舉的順序進行層轟 的穿隧絕緣體、電荷儲存圖案、阻擋絕緣圖案以及控^ 極電極。記憶胞閘極線150c更包括設置於控制閘極電極I 的封蓋％緣圖莱117a。電荷儲存圖案可由複晶發咬者评处 階陷阱的絕緣材質形成。接地選擇閘極線15〇g包括以二: 的順序進行堆疊的閘極絕緣體以及接地選擇閘極電極。二 地選擇閘極線150g更包括設置於接地選擇閘極電極上的 封蓋絕緣圖案117a。接地選擇閘極電極更包括控制閉極兩 極110的一部分。接地選擇閘極電極更包括電荷儲存層1 = 的-部分。在這種情況下，接地選擇閘極電極内的控曰 =電極1K)的-部份與電荷儲存層1G6的―部份“ 谁此f接。串轉雜線15GS包括㈣舉的順序進行 哪更包括設置於串選射刪極上的 117a。串選擇難電極更包括控㈣ 的/ 二份極電極更包括電储存層二11 二的芯 ^另—串選擇開極電極内的電荷錯存層106 叫皮Si則極導電層⑽的另-部份透過開口 12〇C ' I20^ ' -〇g ^ 案13〇a。者移广^拳1"木14〇§與l4〇c下方的殘留圖 歹欠田刀圖案隱時，還可以移除封蓋絕緣 17 200832623 26742pif.doc 圖案ing。或者’封蓋絕緣圖案117a可以如圖所示地進 行保留。 ........使用閘極線150名、150c以及150s作為罩幕來將摻質 離子注入主動區102，以形成共用源極區152s、記憶胞源 極/汲極區152c以及共用汲極區152d。共用源極區152s 形成於與接地選擇閘極線150g 一側相鄰的主動區1〇2内。 纪憶胞源極/汲極區152形成於與記憶胞閘極線15〇c兩侧 相鄰的主動區102内。共用〉及極區i52d形成於與串選擇閘 極線150s —侧相鄰的主動區1〇2内。接地選擇閘極線 150g、記憶胞閘極線150c、記憶胞源極/没極區152c以及 串選擇閘極線150s形成於共用源極區152s與共用汲極區 152d之間。 形成層間介電層154以覆蓋基板100的整個表面。圖 案化層間介電層154以形成暴露共用源極區i52s的源極溝 槽156。源極溝槽156平行於閘極線150g、150c以及15〇s 延伸。源極線158形成於源極溝槽156内並且填充源極溝 槽15 6。源極線15 8由導電材質形成。 根據上述方法，第一罩幕圖案内所包括的源極罩幕線 120d、第一記憶胞罩幕線120c以及串選擇罩幕線12〇s以 較大的距離彼此間隔。因而’可以更容易地執行第一罩幕 圖案120d、120c以及120s的曝光製程。溝槽132以及134 由距離調節層130形成。第二罩幕圖案14〇g以及i4〇c形 成於溝槽132以及134内。因而，第二罩幕圖案i4〇g以及 140c自對準於第一罩幕圖案120d、120c以及i2〇s之間。 18 200832623 26742pif.doc 由於間隔調節層130的厚度t，第一與第二罩幕圖案120d、 120c、120s、140g以及140c以規則的距離設置。結果， 設置於接地選擇閘極線15〇g與串選擇閘極線i50s之間的 所有記憶胞閘極線150c分別具有形成於其兩側的寬度相 同的空間。因此，可以降低包括記憶胞閘極線15〇c的記憶 胞電晶體中出現的特性分散。
此外，第一罩幕圖案包括源極罩幕線12〇d，其設置於 在後繽製程中形成共用源極區的區域内。因此，組合數量 為偶數的接地選擇罩幕線140g以及第一與第二記憶胞罩 幕線12加與14以設置於源極罩幕線120d與串選擇罩幕線 120s之間。結果，第一與第二記憶胞罩幕線丄旅與⑽。 的組合數$可以是2n(n是等於或大於3的正整數）。 圖I3是顯示制找方法軸的非揮發性記憶體裝 =憶胞電晶體的特性分散的測試資料的曲線圖。在用 以:=非揮發性記憶體裝置中，32個記憶胞閘極線150c =^的1離形成於接地選擇閑極線啊與串選擇閑極 的記㈣二士卜現在將茶照目13料非揮發性記憶體裝置 別分散，在圖13的錢圖巾，x轴與y軸分 別表讀除時間以及臨界轉。 刀 參照圖8 A、圖抓 地選擇_5(>==3圖13，實線細表示包括從接 胞電晶體的臨界替^=記憶胞閘極線15Gc的記憶 極線啊開始的/32個^21G表示包括從接地選擇閘 體的臨界電壓。虛線21 極f15Ge的記憶胞電晶 表示包括隶接近串選擇閘極線 19 200832623 26742pif.doc
的此1閘極線15()e的記憶胞電晶體的臨界電壓。 如圖所不，隨虛線210之抹除時間的臨 似等於實線200。這顯示了以下事每· ， 波動L 體中，與串選擇閘極線15Gs相鄰的’紀_ . 2k胞電, 界電壓以及抹除時間近似等於居中抹除臨 咕甲目又置的記憶胞電晶體。 j ’可㈣解’與接地選擇間極線啊和/或串選擇閑 極線15Gs相鄰的記憶胞電晶體的特徵分散被降低了。 ，在將财與上述方法__彡成轉發性記憶體裝 置的其他方法。這些新的方法可以包括上文參照圖3A至 圖5A以及圖3B至圖5B所描述的方法。 圖9A至圖12A是顯示根據本發明其他實施例的 非揮發性記憶體裝置的方法的頂部平面圖。圖9B至圖 分別是沿圖9A至圖12A的線1141，的截面圖。 ^照圖SA、圖SB、圖9A以及圖兜，在形成接地選 擇罩幕線14〇g與第二記憶胞罩幕線14〇c之後，逐步地非 等向性地钱刻源極罩幕線、接地選擇罩幕線、第一記憶胞 罩幕線、第二記憶胞罩幕線以及串選擇罩幕線⑽ 140g、120c、140c以及120s兩側的距離調節層以及封芸 絕緣層117，以暴露餘刻目標層115。因而，在第一與第一 罩幕圖案120d、120s、140g以及i4〇c的兩侧形成空間。 殘留圖案117a是封蓋絕緣層117的一部份並且保留=^極 罩幕線120d的下方。 ° 參照圖10A以及圖10B，使用源極罩幕線、接地選擇 罩幕線、第一記憶胞罩幕線、第二記憶胞罩幕線以及串選 20 200832623 26742pif.doc 擇罩幕線120d、140g、140c以及120s作為蝕刻罩幕來圖 案化姓刻目彳示層115 ’以形成虛設源極線15()(1、接地選擇 閘極線150g、多個記憶胞閘極線150c以及串選擇閘極線 150s。虛設源極線150d由與記憶胞閘極線i5〇c相同的堆 S材質形成。 移除源極罩幕線、接地選擇罩幕線、第一記憶胞罩幕 線、第二記憶胞罩幕線以及串選擇罩幕線120d、14〇g、 120c、140c以及120s。移除設置於接地選擇罩幕線以及第 二記憶胞罩幕線140g以及140c下方的殘留圖案i3〇a。當 移除殘留圖案130a時，可以移除包括在閘極線i5〇g、150c 以及150s與虛設源極線150d内的封蓋絕緣圖案ii7a。或 者，保留包括在閘極線150g、150c以及150s與虛設源極 線150d内的封蓋絕緣圖案117a。 使用虛設源極線150d與閘極線15〇g、150c以及150s 作為罩幕將第一摻質離子注入主動區102,以形成第一摻 質摻雜區域152f、記憶胞源極/汲極區152c以及共用汲極 區152d。第一摻質摻雜區域l52f形成於虛設源極線150d 與接地選擇閘極線150g之間的主動區1〇2處。 層間介電層154形成在基板1〇〇的整個表面上。將層 間介電層154圖案化以形成暴露虛設源極線I50d的初始源 極溝槽155。 參照圖11A與圖11B，移除暴露的虛設源極線150d 以形成源極溝槽156。第二摻質離子經源極溝槽156注入 源極溝槽156下方的主動區102，以形成第二摻質掺雜區 21 200832623 26742pif.doc 域157。由於弟一與第二換質離子是相同類型的，它們在 侧向方向上彼此連接。第一與第二摻質摻雜區域152£與 157構成共用源極區152s’。 參,%、圖12A與圖12B，形成源極線158以填充源極溝 槽156。源極線158連接共用源極區i52，s。 根據上述方法，不需要曝光製程來移除源極罩幕線 120d。此外，由於使用用以移除源極溝槽的光罩來移 除由源極罩幕線120d形成的虛設源極線i5〇d，不需要與 源極罩幕線120d相關的附加製程。結果，降低了非揮發性 記憶體裝置的製造成本，並增強了產量。 如所描述的，在形成其間具有大距離的第一罩幕圖幸 後，距離觸層職性地形成於其上並且形㈣二罩幕圖 案以^充由第-罩幕圖案定義的溝槽。因而，可以增加在 形成第1幕__光過程中可獲得的裕度(丽㈣並 離形成接地選擇閑極線、記憶胞閑極線以及 串祕閘極線。結果’可以降低與串選擇和/或接 門 極線相鄰的記憶胞電晶體的特徵分散。/ 、甲 以及=於=罩幕圖案包括源極罩幕線、串選擇罩幕線 罩幕線與串選擇罩幕線之間的多個第-記 -盘第i因此’組合數量為偶數的祕選擇罩幕線以 幕線之間二置於源極罩幕線與串選擇罩 以是=技於線軸合數量可 ^已餐結合附圖中顯示的各種實施例描述了本發 22 200832623 26742pif.doc 明，但本發明並不侷限於此。 知道可以在脫離本發明的範圍 換、修飾以及變化。 本領域熟知此項技藝者顯然 及精神的情況下進行各種替 【圖式簡單說明】 圖1是一種f ^NAND'_記憶體裝置_部平面 圖2是顯不習知NAND快閃記憶體裝置中的
性的曲線圖。 ^也知 圖3A至圖8A是根據本發明的某些實施例的形 揮發性記憶體裝置的方法的頂部平面圖。 圖。圖3B至圖8B是分別沿圖3A至圖δΑ的線14,的截面 圖9Α至圖12Α根據本發明的其他實施例的形 發性記憶體裝置的方法的頂部平面圖。 圖9Β至圖12Β是分別沿圖9Α至圖12Α的線η
截面圖。 J 圖13疋顯不根據本發明的某些實施例的非揮癸 憶體骏置中的記憶胞特性的曲線圖。 ° 【主要元件符號說明】 1 *主動區 2a :接地選擇閘極線 2b :串選擇閘極線 3:記憶胞閘極線 3a ··記憶胞閘極線 23 200832623 26742pif.doc 3b :記憶胞閘極線 4 :距離 5 :距離 β 7a:第一外記憶胞電晶體的抹除臨界電壓 ‘ 7b :第二外記憶胞電晶體的抹除臨界電壓 100 :半導體基板 102 :主動區 0 104 :穿隧絕緣體 106 :電荷儲存層 108 :阻擋絕緣層 109:孔洞 110 :控制閘極導電層 115 :蝕刻目標層 117 :封蓋絕緣層 117a :封蓋絕緣圖案 120c :第一記憶胞罩幕線 β 120d :源極罩幕線 120s :串選擇罩幕線 130 :距離調節層 130a:殘留圖案 ， 132 :第一溝槽 ~ 134 :第二溝槽 140c :第二罩幕線 140g:第二罩幕圖案 24 200832623 26742pif.doc 142 :光阻圖案 144 :開口 150c :記憶胞閘極線 · 一 - . ·— * - - * *- ........ ..... * * * 150d :虛設源極線 • 150g :接地選擇閘極線 150s:串選擇閘極線 152c ·記憶胞源極/>及極區 152d :共用汲極區 • mf: L質摻雜區域 152s ·共用源極區 152s5 :共用源極區 154 :層間介電層 155 :初始源極溝槽 156 :源極溝槽 157 :第二摻質摻雜區域 158 :源極線 ⑩ 200 :實線 210 :虛線 D1 :第一距離 D2 :第二距離 ， W1 :第一寬度 - W2 :第二寬度 W3 :第三寬度 W4 :第四寬度 25 200832623 26742pif.doc t :厚度

Claims (1)

  1. 200832623 26742pif.doc 十、申請專利範属： 1.一種形成非揮發性記憶體裝置的方法，包括： - 在基板上的姓刻目標層上形成第一罩幕圖案，所述第 一罩幕圖案包括源極罩幕線、串選擇罩幕線以及設置於所 述源極罩幕線與所述串選擇罩幕線之間的多個第一記憶胞 罩幕線， 形成距離調節層，所述距離調節層順應性地覆蓋所述 _ 第一罩幕圖案，並且在所述距離調節層上定義溝槽，所述 構槽位於所述第一罩幕圖案的相鄰罩幕圖案對之間，並且 平行於所述第一罩幕圖案延伸； 在所述第一罩幕圖案之間的所述溝槽内形成第二罩幕 圖案，所述第二罩幕圖案包括位於與所述源極罩幕線相鄰 的所述溝槽内的接地選擇罩幕線以及分別位於與所述第一 呑己憶胞罩幕線相鄰的所述構槽内的多個第二記憶胞罩幕 線； 非等向性地蝕刻所述接地選擇罩幕線、所述串選擇罩 ® 幕線、所述第一記憶胞罩幕線以及所述第二記憶胞罩幕線 兩侧的所述距離調節層，以暴露部份所述蝕刻目標層，、以 及 使用所述接地選擇罩幕線、所述串選擇罩幕線、所述 弟一 §己te胞罩幕線以及所遍弟一|己憶胞罩幕線作為餘刻罩 ' 幕來圖案化所述蝕刻目標層，以分別形成接地選擇閘極 線、串選擇閘極線以及多個記憶胞閘極線。 2·如申請專利範圍第1項所述之形成非揮發性記憶體 27 200832623 26742pif.doc 裝置的方法，其中在圖案化所述餘刻目標層之前 移除所述源極罩幕線，其中在圖案介炅匕括 之所述源極罩幕線雜置上的所额除位於移除 3·如中請專利範’ 2項所述之形成^|性 之傻，更包括·
    使用所述接地選擇閘極線、所述記憶胞閑極線以及所 述串選擇閘極線作為罩幕將摻質離子注入所述基板，以在 所述基㈣分卿成共⑽、記憶胞祕^極區 共用汲極區； 形成覆蓋所述基板的整個表面的層間介電厣； 圖案化所述層間介電層，以形成暴露所述基板之所述 共用源極區的源極溝槽；以及 在所述源極溝槽内形成源極線。 4.如申請專利範圍第3項所述之形成非揮發性記憶體 ，置的方法，更包括移除所述第一罩幕圖案與所述第二罩 幕圖案。 5·如申請專利範圍第1項所述之形成非揮發性記憶體 裝置的方法，其中圖案化所述蝕刻目標層包括使用所述源 極罩幕線、所述接地選擇罩幕線、所述第一記憶胞罩幕線 與所述第二記憶胞罩幕線以及所述串選擇罩幕線作為蝕刻 罩幕來圖案化所述蝕刻目標層，以分別形成虛設源極線、 所述接地選擇閘極線、所述記憶胞閘極線以及所述串選擇 28 200832623 26742pif.doc 閘極線。 6.如申請專利範’ 5補述之形成轉發性記憶體 裝置的方法，:其中在形成所述虛設源極線、所述接地選擇 閘極線、所述記憶胞閘極線以及所述串選擇問極之後， 更包括： ' 使用所述虛設源極線、所述接地選擇閘極線、所述記 ，胞閘極線以及所述串選擇閘極線作為罩幕來將第一捧質 離子注入所述基板，以分別取士'當 、 極/及極區以及共岐極區“絲域、記憶胞源 在所述基板的整個表面上形成層間介電層； 圖案化所述層間介雷芦 v#曰 的初始源極溝槽； 形“露所述虛設源極線 ，露的所述虛設源極線，以形成源極溝槽； 知弟一摻質離子經由所述、^ 以形成第二摻雜區域；以及 桃庄人所逑基板内， 形成基板的所述第二摻雜區域上的所述源極溝槽内 接地選IS〗〗雜區域形成於所述虛設源極線與所述 擇閘極線之間的所述基板的^ :雜區域與所述第二摻雜區域彼此連接以形成共=極 裝二I請專更= 幕圖案。 ； 罩幕圖案與所述第二罩 29 200832623 26742pif.doc s如申請尊剎範圍第1項所述之形成非揮發性州 裝置的方法，所甘士 BΜ 斤述昂二記憔胞罩 幕線的組合數¢1 寺於或大於3的正整數。 由冰|初範圍第1項所述之形成非捏數. 9 ·如申请暑牙罢*取耶揮發性記憶體 裝置的方法，其中所二° ；^罩秦線的相鄰記憶胞罩 幕線對之間的所益、見〜所麵—記憶胞罩幕線的 寬产相同。 Λα如㈣=^_發性記憶 體裝置的方法，f中融距"^卩層的厚鱗於所述第一 記憶胞罩幕線的寬度。 11.如申讀專 利範圍第1項所述之形成非揮發性記憶 體奘置的方法，其中 所述溝槽包栝第一溝槽以及第二溝槽； 所述第〆游槽設置於所述第一記憶胞罩幕線的相鄰記 憶胞軍幕線對之_及所述串選擇罩幕線和與所述串選擇 罩幕線相鄰的所述第一記憶胞罩幕線之間； 所述第二溝槽設置於所述源極罩幕線和與所述源極罩 幕線相鄰的所述第一記憶胞罩幕線之間；並且 戶斤述第二溝槽的覓度大於所述第一溝槽的寬度。 12•如申請專利範圍第11項所述之形成非揮發性記憶 體裝爹的方法，其中所述第—溝槽的寬度等於所述第-記 憶胞罩幕線的覓度。 13•如申請專利範圍第η項所述之形成非揮發性記憶 I的方法，其中所述第二溝槽的寬度等於所述串選擇 30 ZUU6,3ZOZ^ 26742pif.doc 罩幕線的寬度。 14.如申請專利範圍第丨項所 體裝置的方法，其中所述距離調=形成非揮發性記憶 圖案與所述第二罩幕圖案具 晴專利範，?所述之形成非揮發性記憶 =衣置的方法，其中所3^滅胞閘極線分別包括穿隧絕緣 位於所述穿隧絕緣雜上的電荷儲存圖案、位於所述電 荷儲存圖案上的阻擋絕緣圖案以及位於所述阻擋絕緣圖案 上的控制閘極電極。 31
TW096150334A 2006-12-28 2007-12-26 Methods of forming non-volatile memory device TW200832623A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136711A KR100787943B1 (ko) 2006-12-28 2006-12-28 비휘발성 기억 소자의 형성 방법

Publications (1)

Publication Number Publication Date
TW200832623A true TW200832623A (en) 2008-08-01

Family

ID=39147772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150334A TW200832623A (en) 2006-12-28 2007-12-26 Methods of forming non-volatile memory device

Country Status (6)

Country Link
US (1) US7611948B2 (zh)
JP (1) JP2008166819A (zh)
KR (1) KR100787943B1 (zh)
CN (1) CN101211860B (zh)
DE (1) DE102007060886A1 (zh)
TW (1) TW200832623A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289949A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 不揮発性半導体記憶装置
KR101082719B1 (ko) 2010-11-18 2011-11-15 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
US8455354B2 (en) * 2011-04-06 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layouts of POLY cut openings overlapping active regions
TWI473206B (zh) * 2012-07-03 2015-02-11 Powerchip Technology Corp 接觸窗的形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190021B1 (ko) 1996-02-26 1999-06-01 윤종용 불휘발성 메모리셀 어레이
JP3540640B2 (ja) 1998-12-22 2004-07-07 株式会社東芝 不揮発性半導体記憶装置
KR100655277B1 (ko) * 1999-12-04 2006-12-08 삼성전자주식회사 낸드형 플래시 메모리에서 공통 소오스 라인 형성 방법
JP2003051557A (ja) 2001-08-07 2003-02-21 Toshiba Corp 不揮発性半導体記憶装置
KR20030060313A (ko) 2002-01-08 2003-07-16 삼성전자주식회사 낸드형 플래쉬 메모리소자
KR20040022996A (ko) * 2002-09-10 2004-03-18 삼성전자주식회사 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법
KR100486309B1 (ko) * 2003-08-29 2005-04-29 삼성전자주식회사 플래쉬 메모리 소자의 제조 방법
KR20050101869A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 난드형 플래쉬 메모리 소자의 제조 방법
KR20060068908A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
KR100723769B1 (ko) * 2004-12-17 2007-05-30 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
KR20060093160A (ko) * 2005-02-21 2006-08-24 주식회사 하이닉스반도체 낸드형 플래쉬 메모리 소자의 제조방법
KR100697286B1 (ko) * 2005-05-31 2007-03-20 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR101200938B1 (ko) * 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법

Also Published As

Publication number Publication date
JP2008166819A (ja) 2008-07-17
US7611948B2 (en) 2009-11-03
KR100787943B1 (ko) 2007-12-24
CN101211860A (zh) 2008-07-02
US20080160693A1 (en) 2008-07-03
DE102007060886A1 (de) 2008-07-17
CN101211860B (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
TW567612B (en) Memory cell, memory cell arrangement and fabrication method
TWI374509B (en) Method for forming semiconductor device
TWI324386B (en) Semiconductor device and method for manufacturing the same
TWI356493B (en) Semiconductor device and method for fabricating th
TW560044B (en) Semiconductor memory device having floating gate and manufacturing method of the same
TWI344692B (en) Non-volatile memory device
TWI270985B (en) Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
TWI301655B (en) Method for fabricating semiconductor device
TWI259585B (en) Split gate flash memory and manufacturing method thereof
TWI270108B (en) Semiconductor devices having a bottle-shaped deep trench capacitor and methods for making the same using Epi-Si growth process
TW200401438A (en) Non-volatile semiconductor memory device and method of fabricating thereof
TW201203486A (en) Semiconductor device and method for manufacturing the same
TWI375302B (en) Semiconductor device and method for manufacturing the same
TW201112315A (en) Direct contact in trench with three-mask shield gate process
TW201234494A (en) Vertical transistor having buried junction and method for manufacturing the same
TW201138021A (en) Semiconductor device and method for fabricating the same
TW200845394A (en) Semiconductor device and method of fabricating the same
TW201232782A (en) Semiconductor device formed on semiconductor substrate having substrate top surface and preparation method thereof
TW201036169A (en) Semiconductor device and method of fabricating the same
TW200931589A (en) Semiconductor device and manufacturing method thereof
TW200832623A (en) Methods of forming non-volatile memory device
TW200945561A (en) Semiconductor device and method for fabricating the same
TW200822297A (en) Nonvolatile memory devices and methods of forming the same
TWI264088B (en) Method for fabricating an NROM memory cell arrangement
TWI344679B (en) Semiconductor device and method for fabricating the same