TW200830474A - Growth of metallic nanodots using specific precursors - Google Patents

Growth of metallic nanodots using specific precursors Download PDF

Info

Publication number
TW200830474A
TW200830474A TW096138742A TW96138742A TW200830474A TW 200830474 A TW200830474 A TW 200830474A TW 096138742 A TW096138742 A TW 096138742A TW 96138742 A TW96138742 A TW 96138742A TW 200830474 A TW200830474 A TW 200830474A
Authority
TW
Taiwan
Prior art keywords
metal
precursor gas
containing precursor
forming
film layer
Prior art date
Application number
TW096138742A
Other languages
English (en)
Inventor
Romain Coppard
Sylvie Bodnar
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of TW200830474A publication Critical patent/TW200830474A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/891—Vapor phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

200830474 九、發明說明： 【發明所屬之技術領域】 本發明通常係關於半導體裝置，且更特定言之係關於在 介電材料上產生金屬奈米結構之製造方法。 【先前技術】 電子可抹除可程式化唯讀記憶體（EEPR〇M)結構通常在 積體電路用於非揮發性資料儲存。如已知，EEPR〇M裝置
Ο 結構通常包括一具有電荷儲存能力之浮閘。可使用控制電 壓迫使電荷進人該浮閘結構或自該浮閘結構中移除。浮間 下方之通if之電導率由於儲存於浮閘巾之電荷的存在而顯 著地改、變。由於帶電或不_電之浮閘的電導率差異可經電 流感應，因此使二元記憶體狀態得以確定。電導率差異亦 由/、處於兩種不同狀癌下之裝置相關聯《臨限電壓(V〇之 偏移表示。 奴著半導體裝置繼續發展，該等半導體裝置之工作電々 通常降低以適應低功率應用。需要實現該工作電壓降低f 時確保裝置之遠度及功能得以保持或提高。包括浮間之譯 式化及擦除裝置所需之工作電壓的控制因素為載流子在、、: 閑與下伏通道區之間交換所經由的„氧化層之載厚产子^ ,ί許多先前技術裝置結構中，浮閑係由導體材料或諸々 夕日日石夕之半導體材料的均一 .^ ^ 構中，在哞”下* 曰形成。在该先刚技術裝置、 之較薄穿1^介電層呈現電荷經由較” 时電層中之缺陷自浮閘㈣至下伏通道之問題^ >曳漏可能導致儲在^^ “電彳’ 子於^置内之記憶體狀態降級且因此』 125374.doc 200830474 不適宜的。為避务铉雪尸 产妙1卜”何戌漏’通常增加穿隨介電層之厚 度。然而，車父厚穿險介翁 予 以自、孚門針芬 高（程式化及抹除）電魔 兮_焊宗喊入+ 此係口為電何载流子必須穿過 在夕數情況下，較高程式化電壓需要 於積體電路上使用雷丼石、 电1而要 使用電何泵μ增加電源電a來 壓需求。該等電荷泵 兩足知式化電 々W篮蛋路之大量晶粒面積 降低記憶體陣列面積效率且增加總成^ 、 」降低㈣介電層之所需厚度且藉由降低對電荷果的需 要來改良記憶體結構之面積 料房用將用於浮閘之均一材 料層用作為)¾離電荷儲在 ㈣存兀件之稷數個奈米簇置換。該等 奈米箱通常亦稱為奈米晶體，因為其可由石夕晶體形成。呈 組合形式之複數個奈米簇提供足夠的電荷儲存能力，同時 保持物理上互相隔離，以使得對於單-奈米簇經由局部下 伏缺陷發生之任何洩漏不會引 曰7丨％电何自其他奈米簇排盡。 亦即，藉由控制奈米簇之間之平妁 』I十岣間隔，可確保浮閘中之 奈米竊之間不存在測向電荷流。因此，較薄穿隨介電層可 用於該等裝置結構中。發生於該等較薄穿隨介電裝置中之 茂漏作用不會引起存在於包括均一浮閘層之裝置中、之狀能 資訊損失。 〜 製造包括由複數個奈錢構成之浮閘的裝置之限制因素 係關於控制浮閘結構内奈㈣之尺寸、密度及均—性。夺 米箱之密度對於確定裝置之臨限電壓在使浮閘充電或放電 之狀態之間的變化係重要的。較高密度係適宜的，因為當 每個儲存元件之電荷密度固^時其產生增加之臨限電壓二 125374.doc 200830474
化。在氧化物穿隧介電層上形成奈米簇之先前技術之技術 限於低至每平方公分5 (1011)奈米簇之密度。近年來，已報 導每平方公分1 (1〇12)奈米簇之奈米簇密度。對於此有限之 隔離儲存元件之密度，迫使每奈米簇之電荷密度或每一奈 求簇必須保留之载流子數目之量提高。每奈米簇之較高儲 存密度呈現由於量子侷限導致的儲存（亦即程式化）大量電 子之困難。與較高奈米簇密度之該限制對比，較低奈米簇 密度在給定程式化時間時產生較小程式窗（programming window)。此外’隨著每奈米簇之電荷密度增加，增加後 續載流子所需之程式化時間繼續增加。甚至增加程式化時 間可不足以產生適當數目之載流子。 在一形成矽奈米簇之先前技術中，使用離子植入以將矽 原子植入介電材料中。植入之後，退火步驟使該等植入之 石夕原子經由相分離集巾在—起以形成奈米簇。使用該技術 由於難以控制歸因於相分離的矽奈求簇在介電材料中之形 成之深度而出現問題。因為隔離儲存元件形成之深度顯著 地影響所《置之電特徵，所以離子植人未提供製造情況 中所需之控制量。 在形成石夕奈米箱之另-先前技術中，使非晶石夕薄層沈積 於穿随介電材料上。制_後續退火㈣以使非晶石夕再結 晶為奈米簇。為產生所需密度及尺寸之奈米薦，應使非晶 石夕層沈積以使得其厚度約為7_1G埃。該等非晶㈣層之沈 積難以控制且因此在製造方法中為不實料。除了該等於 制問題，由於非晶石夕層内先前存在之結晶區可能導致出現 125374.doc 200830474 其他問題。該等先前存在之微晶充當晶體成長之成核部 位，其不利地干擾形成奈米簇所需之自發晶體成長。 在形成奈米簇之其他先前技術中，使用諸如低壓化學汽 相沈積（LPCVD)之化學汽相沈積（CVD)技術以使奈米簇於 穿隧氧化層上直接成核且成長。該等先前技術之 術通常涉及極短之沈積時間，大約丨〇秒至3〇秒。該沈積時 間之部分包括培育期，其中足夠數目之矽原子在形成奈米 箱之結晶結構之簇集活動開始之前產生於介電層表面上。 該時間之剩餘部分係用以使奈米簇成核且成長至所需尺 寸。因為與成核及戍長相關聯之時間段如此短，所以處理 參數中之細微偏差對所得奈米簇之所得密度及尺寸均一性 具有深遠影響。此外，系統影響可為顯著的。舉例而言， 靠近反應物氣體源之所處理之部分矽晶圓可能有高得多的 奈米簇之密度及尺寸，而較遠離反應物氣體源之部分晶圓 可見到奈米簇之較低密度及較小尺寸。此等處理非均一性 在製造過程中係不適宜的。 存在之先前技術之技術僅關於使半導體奈米簇或奈米晶 體成長。並無關於使金屬奈米點圍繞半導體成核點（亦即 核）成長之已知方法。目前已知之既有方法僅基於諸如在 退火步驟期間發生之去濕現象的金屬物理汽相沈積（pvD) 塗佈，或單一步驟金屬CVD沈積。然而，該等技術均不可 控制奈米簇密度及奈米簇尺寸。 與半導體奈米晶體比較，金屬奈米點之優點包括因為幾 乎無或無量子侷限發生而可儲存較多電子的能力（例如在 125374.doc 200830474 快閃記憶體應用中）。因此， M此’目刖仍期待有能以提供儲存 -件之高密度，且同時保持對儲存元件之尺寸偏差之控制 的方式將金屬奈米蔟包括於半導體裝置内之方法。 【發明内容】 一般而言，本發明係關於@ ^, 3於具有包括複數個金屬奈米點之 洋問之半導體記憶體元件，及適用於製造該裝置之技術。 $防止所形成之奈米點氧化’可在形成控制介電層之前將 ;未叙封裝或鈍化。該封裝可包括在該等奈米點上形成較 薄介電薄膜層，諸如氮化石夕。隨後於控制介電層及部分封 ;介電層上形成閉電極。部分不位於間電極下方之複數個 *米點及封裝介電層經選擇性移除。源極及沒極區藉由將 摻雜劑植入或擴散至半導體層中來形成以使得問電極下方 之源極區與汲極區之間形成通道區。 在-例示性實施财，本發明為形成金屬奈米 該方法包括將-基板置於—反應室中，升高基板之广 度’及降低室内壓力。在該基板之 * 彤成介電薄 Θ，且在該介電薄膜層之暴露表面上形成複 、 位。該等石夕成核部位藉由包括以下步驟之步驟來成= 將含矽前軀物氣體引入該反應室中，及（2)使至少· (1) 石夕前躺物氣體解離。大體上該複數個石夕成核部二 屬塗層封裝，#中該金屬塗層大體上僅 矽成核部位形成。金屬封裝係藉由以下步驟執行.Μ專 金屬前軀物氣體引入該反應室中，及（2)使至少將含 屬前軀物氣體解離》 ^部分含金 125374.doc -10- 200830474 例不f生實知例中，本發明為形成快閃記憶體電晶 體：方法，其包括將一基板放置於一反應室中，升高基板 之’皿度条低至内壓力。在該基板之表面上形成一二氧 化矽薄臈層至經選擇以充當穿隧層之厚度。藉由以下步驟 在该二氧化石夕薄膜層之暴露表面上形成複數個石夕成核部 位（丨）將έ矽别軀物氣體引入該反應室中，及（2)使至少 -部：含矽前軀物氣體解離。大體上該複數個矽成核部位 中之每-者係以—金屬塗層封裝，@此形成複數個金屬奈
米^ "亥孟屬塗層係藉由以下步驟大體上僅圍繞該等矽成 核邛位選擇性形成··⑴將含金屬前軀物氣體引入該反應室 中及（2)使至少一部分該含金屬前軀物氣體解離。於該複 數個孟屬奈米點上形成一介電層且於該介電層上形成一閘 電極。 在另例示性實施例中，本發明為一快閃記憶體裝置。 名陕閃§己憶體裝置包括一基板，一於該基板上形成之穿隧 介電薄膜層，及於該穿隧介電層上形成之複數個金屬奈米 點。該複數個金屬奈米點係由一於一矽成核部位上形成之 金屬塗層構成。於該複數個金屬奈米點上形成一控制介電 薄膜層且於該控制介電薄膜層上形成一閘電極。 【實施方式】 諸如一發生於CVD工具中之基本薄膜沈積方法通常包括 多個連續步騁。產生於CVD室内之原子及/或分子吸附於 一基板之一表面上。吸附之後，該等原子及/或分子常在 併入存在於基板之表面上之任何介電薄膜層之前擴散一段 125374.doc 200830474 距離。併入包括所吸附之物質互相及與表面發生反應或聚 集作用以形成所吸附物質與介電薄膜層材料之間之鍵鈐。 所吸附物質之聚集稱為成核。 … 參考圖1 ’原子方法之一例示性實施例說明奈米點形成 之初始形成階段。諸如矽烷（SiH4)或二矽烷（以佴6)之前軀 物分子在一半導體裝置1〇5之介電薄膜層1〇3b的表面1〇3八 上形成前軀物101。介電薄膜層103B可為例如熱成長戋沈 積於一基板107上之二氧化矽膜。若介電薄膜層1〇把為^ 成長之一氧化矽膜，則基板i 〇7可為一矽晶圓。此外，對 於介電薄膜層103B使用二氧化矽可適用於構建一快閃記憶 體裝置。下文將參考圖3 A-圖3D詳細地描述該快閃記憶體 裝置。 " 前軀物分子，在該情況下為二矽烷，可直接吸附於二氧 化矽之表面上，且在介電薄膜層表面1〇3八上形成矽吸附原 子109。此整個過程可在諸如具有一冷壁反應室之低壓 CVD (LPCVD)或超高真空CVE) (UHCVD)沈積工具之典型 半導體製造工具内進行。室之細節詳細地描述於下文中。 稱為黏附係數之反應性因素為到達介電薄膜層表面之分 子併入該薄膜之機率。黏附係數可自整數變化至小於1 (10 )。如用於該例示性實施例中之二矽烷之黏附係數極 小（比1小得多）且因此大多數二矽烷前軀物以未反應之狀態 離開反應器。在圖1之例示性實施例中所說明之方法中， 在介電薄膜層103B附近局部加熱前軀物1〇1且因此形成活 性基團亞石夕烧基。活性亞矽烷基具有接近於整數之黏附係數且 125374.doc -12· 200830474 吸附於介電薄膜層103B之表面130A上。活性基團亞石夕烧 基易於分解以形成石夕吸附原子109。介電薄膜層103B之表 面103 A上之複數個矽吸附原子109在表面103 A上擴散。具 有不同尺寸之矽吸附原子之團簇113由於複數個矽原子1〇9 之無規碰撞而形成。矽吸附原子之團簇亦可解離（未展 示）。團簇繼續形成直至具有大於臨界尺寸之尺寸的較大 ' 團簇115形成為止。臨界尺寸大約為若干原子。穩定團簇 117可藉由表面吸附原子109或其他彼此黏附之團簇丨i 3、 115之擴散而成長。穩定團簇117亦可藉由活性基團或前軀 物之直接碰撞而成長。穩定團簇i丨7將充當圍繞穩定團簇 11 7形成金屬層之後期沈積步驟之成核部位。 反應副產物雙原子氫（H2)之解吸附為必需的且常出現， 其使介電薄膜層表面1〇3 A之用於形成吸附原子1〇9之區域 暴露。如所表明，吸附原子1 〇9可經受蒸發123之過程。蒸 發123為不適宜的，因為其減少吸附原子1〇9可用於成核之 t i 表面。如可自以上描述推測，藉由原子成核作用形成奈米 點成核部位為一複雜過程但可由對過程條件的仔細關注來 拴制剛描述之過程之一例示性實施例呈現於圖2中。 圖2之冷壁LPCVD室2〇1之截面包括一基板加熱元件 203、一進口及一出口。安置於室2〇ι内的基板具有一 於基板205之最上表面上形成之介電薄膜層—。基板加熱 元件203使基板2〇5及介電薄膜層2〇7在室別内繞一中心垂 ，車走轉⑹參考圖卜斤討論’在室2G1内可以多種方式操 縱吸附原子之形成速率以及表面擴散及原子蒸發以增加所 125374.doc -13· 200830474 得奈米點之表面密度。 當含有前軀物分子之前軀物氣體211於室201内流動時， 於介電薄膜層207及基板205之上形成流體動力及熱邊界層 209。室201之内部温度通常為溫度乃。可調整基板加熱元 件203以維持基板溫度Ts ’以使得Ts>Ti。邊界層2〇9有助於 達成吸附原子之所需形成速率。
在一特定例示性實施例中，室201内之總壓約在10把至 70托之範圍内，儘管可使用1托至3〇〇托或更高之壓力範 圍。室201之壁經冷卻至比基板205之溫度低得多之溫度。 基板205由基板加熱元件203加熱且維持在相對固定之溫度 下。在該實施例中，基板205之表面溫度係在約斗⑽它至 1000°C之範圍内。基板加熱元件2〇3可以光熱源、輻射熱 源之形式或藉由諸如電阻加熱元件之其他加熱元件來執 行0 邊界層209呈氣態。邊界層209之上邊界209A及下邊界 209B在下邊界209B處具有幾乎等於基板2〇5之溫度l且在 上邊界209A處具有接近於入口溫度凡之溫度。諸如二矽烷 氣體之前軀物以及諸如氫氣（HO之大量過量的惰性載氣^ 進口進入室201且該前軀物及載氣經混合。 在一特定例示性實施例中，前軀物氣體之分壓經選擇為 在約10毫托至觸毫托之範圍内以供自矽烷或二矽烷形成 石夕成核部位。該等氣體之人口溫度通常近似於環境溫度。 邊界層209在努特生數（Knudsen numbe〇小於〇 ι之條:下 在室201内存在任何流動氣體時形成。努特生數㈣為定 125374.doc -14- 200830474 義為分子平均自由路徑長度與代表性實際長度標度之比率 的無因次數。努特生數在數學上定義為： __
L V2TIa2PL 其中A為平均自由路徑（nm)，L為實際長度標度（nm)，匕 為波耳 & 曼常數（B〇ltzmann丨s c〇nstant)(1.38(10·23)焦耳 /°K)，T為氣體之溫度（〇κ)，σ為所研究之氣體分子之直徑 (nm)，且ρ為總壓（Pa)。 河軀物分子21丨（例如）在其穿越邊界層209輸送至介電薄 膜層207之上表面時被加熱。加熱前軀物分子Μ 1使得該前 軀物氣體部分或完全解離。舉例而言，已知發生如下文將 描述之氣相分解反應。 因此使介電薄膜層207之表面暴露於二石夕烧213、石夕烧 215及亞矽烷基217之混合物中。亞矽烷基217為具有極高 活性之物質且易於吸附於介電薄膜層2〇7之表面上而二矽 烷及矽烷在表面上具有大體上較低之黏附係數及反應速 率。所吸附之表面分子（二矽烷、矽烷及亞矽烷基）隨後在 基板溫度下分解以形成矽吸附原子219。雙原子氫H2作為 田1J產物經解吸附且自邊界層2〇9中移除。矽原子219成核形 成穩定矽簇221。 圖2進一步展示於邊界層2〇9内形成之氣流速度概況 223。在下邊界2〇9B(與介電薄膜層2〇7之頂面重合），氣流 速度之"IL體動力無滑動條件（no-slip conditon)暗示0速度條 件’而上邊界209A之氣流速度約等於室2〇1内之平均速 125374.doc -15- 200830474 度。 參考圖3A，圖1及圖2中所述之沈積過程係經完成。複數 個穩定矽簇221於介電薄膜層207上形成。在一特定例示性 貝施例中，基板205為一砍晶圓基板2〇5。介電薄膜層207 為下文所述之充當快閃記憶體裝置之穿隧氧化層的二氧化 矽層。 在圖3B中，將參考圖1及圖2所描述之類似沈積技術應用 於巫屬如4區物。金屬鈾|區物分子3 〇 1僅與複數個穩定石夕籙 2 21 (圖3 A )相互作用以形成複數個小型金屬奈米點3 〇 3。複 數個奈米點303中之每一者之核心因此為穩定石夕簇221 (圖 3B中未展示）。金屬前軀物分子僅圍繞穩定矽簇221之核心 材料沈積。因此，由於金屬前軀物分子3〇 1、穩定矽簇22 i 及介電薄膜層207之間之化學相互作用之性質，沈積並不 於介電薄膜層207上發生。可使用之特定含金屬氣體前軀 物包括四氣化鈦（TiCU)或六氟化鎢（WF6)，其每一者以與 氫氣載氣之混合物（例如TiCl4-H2或WF6-H2)形式輸送。使 用該等前軀物氣體中之一者於穩定矽簇221之上產生一金 屬塗層。該金屬塗層為（例如）石夕化鈦（TiSi2)或鎢（W)。熟習 此項技術者已知其他金屬前軀物及所得金屬。 在另一例示性實施例中，使TiCl4與H2及二氯矽烷 (SiHWh或DCS)混合。DCS係用來平衡於成核部位上沈積 與自成核或在毯覆式氧化層上形成金屬層之選擇性。在一 特定例示性實施例中，該過程在1托至1 〇〇托之壓力下，在 650°c至1000°C之溫度下，同時DCS及TiCl4分壓為0.1托至 125374.doc •16· 200830474 5托，每一者具有Η2載氣之反應器中進行。另外，可添加 鍺烧（GeH4)或氣化氫（HC1)以進一步增強選擇性控制。 在使用選擇性鎢成長之另一例示性實施例中，使WF6與 Η:及SiH4混合。此處，SiH4係用來平衡於成核部位上沈積 與自成核或在毯覆式氧化層上形成金屬層之選擇性。在一 特定例示性實施例中，該過程在i毫托至1〇〇毫托之壓力 下，在300 C至700°C之溫度下，同時對於Wf6為5至5〇 ( sccm之流速，對於SlH4為2至10 seem之流速，具有氬氣 (Ar)載氣之反應器中進行。另外，可添加較小Η〗流以進一 步增強選擇性控制。 總體而言，若Si核心奈米簇之形成及圍繞核心奈米簇之 金屬成長在同一反應器（例如在同一LpcvD反應器内或在 一书用團族工具内進行以使得所有過程在不間斷真空或N2 %浼:執仃）内發生，因此防止任何自然氧化層在該等核 心奈米簇上成長’則將增強所述過程之選擇性。 U 金屬前軀物分子301繼續沈積直至較大尺寸金屬奈米點 3〇5$形成為止（圖3C)。氣體流速、沈積時間及基板溫度為 可變化之參數以達成金屬奈米點3〇5之特定目標尺寸範 圍。 °中使用孟屬奈米點3 0 5以形成一例示性快閃記憶 體衣置4〇〇。基板2〇5可為各種材料。對於半導體應用，基 口、為石夕、錯或絕緣體上石夕（SOI)。然而，可使用其他 基板:料。舉例而言，可易於使用化合物半導體（例如元 素化"物，尤其元素週期表第III-V族及第II-VT族之元素） 125374.doc -17- 200830474 作為基板205。介電薄膜層2〇7可為各種材料，諸如二氧化 矽、氮化矽或氮氧化矽。此外，介電薄膜層2〇7可由多層 介電或高介電常數（高k)材料（高k介電材料為此項技術中所 已知且包括諸如五氧化二鈕（TkO5)、氧化锆（Zr〇2)、氧化 铪（Hf〇2)及鍅鈦酸鉛（PZT)之薄膜）構成。然而，亦可使用 其他介電材料。 在一特定例示性實施例中，介電薄膜層2〇7為在矽基板 之最上表面上藉由將矽加熱氧化形成之二氧化矽。金屬奈 米點藉由本文所述之方法於介電薄膜層2〇7之上形成。 另一介電薄膜層401，例如沈積氮化矽層係於金屬奈米 點305之上形成。控制閘極4〇3隨後沈積於另一介電薄膜層 401之上。控制閘極層403可為經沈積之多晶矽層。使用習 知光微影技術將介電薄膜層207之剩餘部分、另一介電薄 膜層401及控制閘極層403蝕刻為如圖4所示之最終形式。 薄膜層之沈積（不同於金屬奈米點305之成長及沈積）及光微 影技術為此項技術中所已知。 介電隔片405藉由沈積毯覆式介電薄膜層（未展示）、圖 案化且#刻來开々成。餘刻通常使用反應性離子餘刻 方法來執行，因此主要移除彼等大體上平行於基板2〇5之 最上表面之毯覆式介電薄膜層部分（亦即水平部分）。該 RIE方法因此保留大體上完整之毯覆式介電薄膜層之垂直 部分。因此，所得介電隔片405與給定特徵自對準。此 外’介電隔片405使圍繞給定特徵之蝕刻或對準臺階低於 光微影解析度極限’因為蝕刻或對準目前僅基於毯覆式介 125374.doc -18- 200830474 電薄膜層之厚度及近似結構之臺階高度。因為介電隔片 405之尺寸視所選薄膜層之厚度而定，所以可產生薄至約 3〇A或小於30A之隔片。 最終摻雜步驟為例示性快閃記憶體裝置400提供源極及 汲極摻雜區407。如熟習此項技術者所已知，摻雜區407可 經植入或擴散。 在上述說明書中，本發明已參考其特定實施例加以描 (' 述。然而，對於熟習此項技術者明顯在不悖離如隨附申請 專利範圍所闡明之本發明之廣泛精神及範疇的情況下可對 其進行各種修改及改變。舉例而言，熟習此項技術者應瞭 解可使用各種類型之介電層或介電層堆疊作為形成奈来點 之基礎。此外，存在各種類型可藉由使用本文所述之技術 執行以形成奈米點之金屬前軀物氣體。該等技術可在多種 處理工具中執行，該等工具諸如彼等用於原子層沈積 (ALD)、化學汽相沈積（cVD)、低壓CVD (LpcVD)、電漿 〇 增強CVD (PECVD)或電漿辅助CVD (PACVD)之工具。本 «兒明書及圖式因此應視為例示性的而非具有限制性意義。 【圖式簡單說明】 圖1為核心穩定矽簇之形成的圖解描述。 圖2為核心矽簇於一化學沈積工具内成長之圖解描述。 圖3 A-圖3C表明沈積於在產生金屬奈米點之圖2中產生之 穩定矽簇上之金屬成長。 圖4為圖3C之用於形成快閃記憶體裝置之金屬奈米點之 一例示性應用的截面圖。 125374.doc -19- 200830474 r
【主要元件符號說明】 101 月1j身區物 103A 介電薄膜層表面 103B 介電薄膜層 105 半導體裝置 107 基板 109 石夕吸附原子 113 矽吸附原子之團簇 117 穩定團簇 201 反應室 203 基板加熱元件 205 基板 207 介電薄膜層 209 邊界層 209A 上邊界 209B 下邊界 211 前躯物分子 213 二矽烷 215 矽烷 217 亞矽烷基 219 石夕吸附原子 221 穩定$夕藥 223 氣流速度概況 301 金屬前軀物分子 125374.doc -20- 200830474 303 小型金屬奈米點 305 較大尺寸金屬奈米點 400 快閃記憶體裝置 401 介電薄膜層 403 控制閘極/控制閘極層 405 介電隔片 407 源極及汲極摻雜區 125374.doc -21 -

Claims (1)

  1. 200830474 十、申請專利範圍： 1 · 一種形成金屬奈米點之方法，該方法包含： 在一基板之一表面上形成一介電薄膜層； 在該介電薄膜層之一暴露表面上形成複數個矽成核部 位’該複數個矽成核部位由包括以下各項之步驟來形 成：
    (0 將一含矽前軀物氣體引入反應室中，及 (η)使至少一部分該含^夕前躯物氣體解離；及 以一金屬塗層封裝該複數個矽成核部位，該金屬塗層 係藉由包括以下各項之步驟且大體上僅圍繞該等矽成核 部位選擇性地形成： (1)將一含金屬前軀物氣體引入該反應室中，及 (U)使至少一部分該含金屬前軀物氣體解離。 2·如請求項1之方法，其中該含矽前軀物氣體經選擇為 烷。 “、、矽 3·如請求項1之方法，其中該含矽前軀物氣體經選擇為 矽烷。 其中該含金屬前軀物氣體經 4·如請求項1之方法 四風》化鍊。 5 ·如明求項1之方法，其中該含金屬前軀物氣體經選择為 六說化鎢。 、 6·如請求項1之方法，其中使該基板之温度升高至約400。 至1000°C之範圍。 7·如請求項1之方法，其中使該室内之壓力降至約丨托至 125374.doc 200830474 300托之範圍。 8.如睛求項1之方法，其進一步包含將該介電薄膜層選擇 為二氧化石夕。 9· 一種形成金屬奈米點之方法，該方法包含： 在石夕基板之一表面上形成一二氧化石夕薄膜層至經選 擇以充當一穿隧層之厚度； 在該二氧化矽薄膜層之一暴露表面上形成複數個矽成
    核部位’該等矽成核部位由包括以下各項之步驟來形 成： (I) 將一含矽前軀物氣體引入反應室中，及 (II) 使至少一部分該含矽前軀物氣體解離；及 以一金屬塗層封裝該複數個矽成核部位，該金屬塗層 係藉由包括以下各項之步驟且大體上僅圍繞該等矽心 部位選擇性地形成： (0將一含金屬前軀物氣體引入該反應室中，及 (ii)使至少一 10·如請求項9之方法 烷。 部分该含金屬前軀物氣體解離。 ，其中該含矽前軀物氣體經選擇為矽 物氣體經選擇為 11.如請求項9之方法，其中該含矽前軀 屬前軀物氣體經選擇為 12·如請求項9之方法，其中該含金 四氯化鈦。 前軀物氣體經選擇為 13·如請求項9之方法，其中該含金屬 六氟化鹤。 125374.doc 200830474 14. 一種形成一快閃記憶體電晶體之方法，該方法包含： 在一矽基板之一表面上形成一二氧化矽薄膜層至經選 擇以充當一穿隧層之厚度； 在該二氧化矽薄膜層之一暴露表面上形成複數個矽成 核部位，該等矽成核部位由包括以下各項之步驟來形 成· (i) 將一含矽前軀物氣體引入反應室中，及 (ii) 使至少一部分該含矽前軀物氣體解離； 以一金屬塗層封裝該複數個矽成核部位，因此形成複 數個金屬奈米點，該金屬塗層係藉由包括以下各項之步 驟且大體上僅圍繞該等矽成核部位選擇性地形成： (0將一含金屬前躯物氣體引入該反應室中，及 (π)使至少一部分該含金屬前軀物氣體解離； 於該複數個金屬奈米點之上形成一介電層；及 於該介電層之上形成一閘電極。 1 5·如：求項14之方法，其中該含矽前軀物氣體經選擇為矽 烧0 、、 16.如請求項14之方法，其中該含矽前軀物氣體經選擇為 矽烷。 # 其中該含金屬前軀物氣體經選擇為 17.如請求項14之方法， 四氯化鈦。 18·如請求項14之方法 六I化鶴。 19·如請求項14之方法 其中該含金屬前軀物氣體經選擇為 其中經選擇用於該閘電極之材料為 125374.doc 200830474 多晶梦。 20· —種快閃記憶體裝置，其包含： 一基板；
    一於该基板之上形成之穿隧介電薄膜屑· 於該穿隨介電層之上形成之複數個：屬’ 數個金屬奈米點中之每一者由於— ^ 〃以子之-金屬塗層構成; 成核部位之上形成 一於該複數個金屬奈米點之 層；及 ^成之控制介電薄膜 21. 一於該控制介電薄膜層之上 如請求項20之快閃記憶體裝置 係由二氧化矽構成。 形成之閘電極。 其中該穿隧介電薄膜層 22.如請求項20之快閃記憶體裝置， 係由氮化二氧化矽構成。 其中該穿隧介電薄膜層
    23.如請求項20之快閃記憶體裝置 係由氮氧化矽構成。 其中該穿隧介電薄膜層 其中該穿隧介電薄膜層 其中該基板係由矽構 24·如請求項20之快閃記憶體裝置， 係由高k介電材料構成。 25.如請求項20之快閃記憶體裝置 成0 26·如請求項25之快閃纪情 少 。己U體破置，其中該穿隧介電薄膜層 係由熱成長之二氧化矽構成。 27·如請求項20之快閃 J。己L體裝置，其進一步包含： 在該複數個金屬太半赴* ^ 鸯7Γ、米點之一弟一邊緣上及在該基板之 125374.doc 200830474 表面附近形成且與該複數個金屬奈米點電連通之一源 極摻雜區；及 在4複數個金屬奈米點之一第二邊緣上及在該基板之 表面附近形成且與該複數個金屬奈米點電連通之一沒 極摻雜區，該第二邊緣係遠離該第一邊緣。 28· 一種形成金屬奈米點之方法，該方法包含： 在一基板之一表面上形成一介電薄膜層； 藉由使一含矽前軀物氣體於該介電薄膜層之上反應來 形成複數個碎核；及 … 以一金屬塗層封裝該複數個矽核。 29.如請求項28之方法，其中該含矽前軀物氣體經選擇為石 烷。 …矽 30·如請求項28之方法，其中該含矽前軀物氣體經選擇為一 矽烷。 # — 31·如請求項28之方法，其中該以一金屬塗層封裝該複數個 矽核之步驟包含： 將一含金屬前軀物氣體引入該反應室中；及 使至少一部分該含金屬前軀物氣體解離。 32·如請求項3 1之方法，其中該含金屬前躯物氣體經選擇為 四氯化鈦。 3 3 ·如請求項3 1之方法，其中該含金屬前軀物氣體經選擇為 六氟化鎢。 125374.doc
TW096138742A 2006-10-30 2007-10-16 Growth of metallic nanodots using specific precursors TW200830474A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/554,355 US7687349B2 (en) 2006-10-30 2006-10-30 Growth of silicon nanodots having a metallic coating using gaseous precursors

Publications (1)

Publication Number Publication Date
TW200830474A true TW200830474A (en) 2008-07-16

Family

ID=39329086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138742A TW200830474A (en) 2006-10-30 2007-10-16 Growth of metallic nanodots using specific precursors

Country Status (4)

Country Link
US (1) US7687349B2 (zh)
CN (1) CN101535172A (zh)
TW (1) TW200830474A (zh)
WO (1) WO2008115266A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7687349B2 (en) 2006-10-30 2010-03-30 Atmel Corporation Growth of silicon nanodots having a metallic coating using gaseous precursors
KR100849854B1 (ko) * 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US8431921B2 (en) * 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8481386B2 (en) * 2009-04-09 2013-07-09 The Regents Of The University Of California Nanocrystal memories and methods of forming the same
US8207593B2 (en) * 2009-07-28 2012-06-26 Hewlett-Packard Development Company, L.P. Memristor having a nanostructure in the switching material
TWI450313B (zh) 2012-05-14 2014-08-21 Nat Univ Tsing Hua 以飛秒雷射脈衝製備自我組裝奈米點陣列於透明導電薄膜表面之方法
US9929007B2 (en) * 2014-12-26 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. e-Flash Si dot nitrogen passivation for trap reduction
WO2017070634A1 (en) * 2015-10-23 2017-04-27 Applied Materials, Inc. Methods for spatial metal atomic layer deposition

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048616A (en) * 1993-04-21 2000-04-11 Philips Electronics N.A. Corp. Encapsulated quantum sized doped semiconductor particles and method of manufacturing same
US7144627B2 (en) * 1997-03-12 2006-12-05 William Marsh Rice University Multi-layer nanoshells comprising a metallic or conducting shell
US6344272B1 (en) * 1997-03-12 2002-02-05 Wm. Marsh Rice University Metal nanoshells
US6322901B1 (en) * 1997-11-13 2001-11-27 Massachusetts Institute Of Technology Highly luminescent color-selective nano-crystalline materials
US6699724B1 (en) * 1998-03-11 2004-03-02 Wm. Marsh Rice University Metal nanoshells for biosensing applications
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
WO2002059226A2 (en) * 2000-11-03 2002-08-01 Wm. Marsh Rice University Partial coverage metal nanoshells and method of making same
US20030066998A1 (en) * 2001-08-02 2003-04-10 Lee Howard Wing Hoon Quantum dots of Group IV semiconductor materials
KR100438408B1 (ko) * 2001-08-16 2004-07-02 한국과학기술원 금속간의 치환 반응을 이용한 코어-쉘 구조 및 혼합된합금 구조의 금속 나노 입자의 제조 방법과 그 응용
US6992298B2 (en) * 2001-11-21 2006-01-31 The Board Of Trustees Of The University Of Illinois Coated spherical silicon nanoparticle thin film UV detector with UV response and method of making
JP2004243507A (ja) * 2002-12-19 2004-09-02 Hitachi Software Eng Co Ltd 半導体ナノ粒子及びその製造方法
US7198820B2 (en) * 2003-02-06 2007-04-03 Planar Systems, Inc. Deposition of carbon- and transition metal-containing thin films
DE112004000337T5 (de) * 2003-02-25 2006-07-06 Manfred R. Lincoln Kuehnle Eingekapselte Nanopartikel zur Absorption von elektromagnetischer Energie
US6784103B1 (en) * 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure
US6958265B2 (en) * 2003-09-16 2005-10-25 Freescale Semiconductor, Inc. Semiconductor device with nanoclusters
US7306823B2 (en) * 2004-09-18 2007-12-11 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
GB0404442D0 (en) * 2004-02-27 2004-03-31 Trackdale Ltd Composite quantum dot structures
US7482059B2 (en) * 2004-05-10 2009-01-27 Evident Technologies Semiconductor nanocrystal complexes comprising a metal coating and methods of making same
DE112005001429T5 (de) * 2004-06-18 2007-04-26 Innovalight, Inc., St. Paul Verfahren und Vorrichtung zum Bilden von Nanopartikeln unter Verwendung von Hochfrequenzplasmen
US7091130B1 (en) 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US7405002B2 (en) * 2004-08-04 2008-07-29 Agency For Science, Technology And Research Coated water-soluble nanoparticles comprising semiconductor core and silica coating
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP4555055B2 (ja) * 2004-11-12 2010-09-29 日立ソフトウエアエンジニアリング株式会社 高発光特性を有する半導体ナノ粒子
US20060110883A1 (en) * 2004-11-23 2006-05-25 Intel Corporation Method for forming a memory device
US7261940B2 (en) * 2004-12-03 2007-08-28 Los Alamos National Security, Llc Multifunctional nanocrystals
JP4740753B2 (ja) * 2005-01-28 2011-08-03 三星エスディアイ株式会社 充放電するリチウム電池、及び充放電するリチウム電池の負極に含まれる負極活物質の製造方法
JP5557127B2 (ja) * 2005-02-14 2014-07-23 オーストラリアン ニュークリア サイエンス アンド テクノロジー オーガニゼーション 層状ナノ粒子
US20060199438A1 (en) * 2005-02-15 2006-09-07 Server Technology, Inc. Ganged electrical outlets, apparatus, and methods of use
US20060189079A1 (en) 2005-02-24 2006-08-24 Merchant Tushar P Method of forming nanoclusters
US20090189215A1 (en) 2005-04-20 2009-07-30 National University Of Singapore Nonvolatile flash memory device and method for producing the same
US7173304B2 (en) * 2005-06-06 2007-02-06 Micron Technology, Inc. Method of manufacturing devices comprising conductive nano-dots, and devices comprising same
US20070085130A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten-containing nanocrystal, an array thereof, a memory comprising such an array, and methods of making and operating the foregoing
KR101165100B1 (ko) * 2005-12-01 2012-07-12 삼성전자주식회사 다층구조 나노결정의 제조방법
TWI270168B (en) * 2005-12-05 2007-01-01 Promos Technologies Inc Method for manufacturing non-volatile memory
US8067402B2 (en) * 2005-12-12 2011-11-29 Allaccem, Inc. Methods and systems for coating an oral surface
US7399654B2 (en) * 2006-03-06 2008-07-15 Atomic Energy Council - Institute Of Nuclear Energy Research Method for fabricating optical sensitive layer of solar cell having silicon quantum dots
US8044292B2 (en) * 2006-10-13 2011-10-25 Toyota Motor Engineering & Manufacturing North America, Inc. Homogeneous thermoelectric nanocomposite using core-shell nanoparticles
US7687349B2 (en) 2006-10-30 2010-03-30 Atmel Corporation Growth of silicon nanodots having a metallic coating using gaseous precursors

Also Published As

Publication number Publication date
US20080099820A1 (en) 2008-05-01
US7687349B2 (en) 2010-03-30
WO2008115266A2 (en) 2008-09-25
WO2008115266A3 (en) 2009-02-05
CN101535172A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
TW200830474A (en) Growth of metallic nanodots using specific precursors
US7491634B2 (en) Methods for forming roughened surfaces and applications thereof
US9496355B2 (en) Conductive nanoparticles
US6808986B2 (en) Method of forming nanocrystals in a memory device
US7846793B2 (en) Plasma surface treatment for SI and metal nanocrystal nucleation
US7811883B2 (en) Method of forming a nanowire based non-volatile floating-gate memory
US7830016B2 (en) Seed layer for reduced resistance tungsten film
US20080135914A1 (en) Nanocrystal formation
TW200816494A (en) Nanoscale floating gate and methods of formation
US20100258851A1 (en) Nanocrystal memories and methods of forming the same
KR100578104B1 (ko) 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법
JP2010232657A (ja) メモリ装置を製造するための方法
JP2016211038A (ja) 遷移金属シリサイド膜、その製造方法及び製造装置並びに半導体装置
CN102229421A (zh) 纳米线结构的制备方法
TW494572B (en) Memory device including nanoclusters and method for manufacture
WO2011105871A2 (ko) 나노입자 형성방법 및 이를 이용한 플래시 메모리 소자 제조방법
US10446392B2 (en) Self-aligned nanodots for 3D NAND flash memory
KR101062998B1 (ko) 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법
CN114171452A (zh) 半导体结构的形成方法
KR20090031193A (ko) 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법
JP2005217400A (ja) ナノ粒子構造を有する多結晶シリコン層およびその製造方法
Kim et al. The benefits of atomic layer deposition in non-semiconductor applications; producing metallic nanomaterials and fabrication of flexible display