TW200822341A - Integrated circuit devices and capacitor pairs - Google Patents

Integrated circuit devices and capacitor pairs Download PDF

Info

Publication number
TW200822341A
TW200822341A TW096114006A TW96114006A TW200822341A TW 200822341 A TW200822341 A TW 200822341A TW 096114006 A TW096114006 A TW 096114006A TW 96114006 A TW96114006 A TW 96114006A TW 200822341 A TW200822341 A TW 200822341A
Authority
TW
Taiwan
Prior art keywords
capacitor
finger
unit
array
column
Prior art date
Application number
TW096114006A
Other languages
English (en)
Other versions
TWI345302B (en
Inventor
Chia-Yi Chen
Chung-Long Chang
Chih-Ping Chao
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200822341A publication Critical patent/TW200822341A/zh
Application granted granted Critical
Publication of TWI345302B publication Critical patent/TWI345302B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200822341 九、發明說明： 【發明所屬之技域】 本發明録«I補健電路裝置 一種具有特定錢_的電容顧之佈局。 關於 艽.'八： 【先前技術】 在:見今積體電路’例如混合模式(mixed—d盘频 ㈣1〇 frequency)電路的應用，通常需要一组且）=頻 容比例（通常指的是1:N的電容哭， :寸疋電 數)的…。笔容的比例通常需要具有高準確性以確： 積體電路能準確地運作。例 ^確保 讀的準確性㈣產生的數位信號:換 因此需要非常高準確度的電容器比例。 ， 第1圖係顯示一傳統提供1:N電容比例之〜。。 電路。此電路包含1_成I去< 书各斋對 哭十成有完全相同電容的單位命t J0陣列。X，碼器與γ_解碼器包各 =於自電容器陣列中選擇—些單元電容。且被 f:中早:二容器10’可形成具有更高電心電容:所選 1圖中所顯不的陣列具有九個單^益。第 達到任何介於I:lil.9 ~ 口此可以被用於 單位電容器’數字^表^；#比例’其中數字1代表- 容器10的電容器。、過亚聯所有9個單位電 弟1圖中所顯示之電路具〜 優點特徵。然而一些缺點侷限了其使二一:: 0503-A32730TWF/alice 200822341 陣列的結構與易受製程影響。雖然所有單位電容被設計 成:究全相同，實際上，一些單位電容器可能靠选案稀 V V少的.區域.，一些單位電容器可能靠近圖案稠密的區域。 ^勝此…單位電容器的電容具有變動性，此變動性會影響 電容器對的準確性。通常具有較高數量單位電容器的電> 容器陣列會具有更多的電容變動。 另一個缺點為X-解碼器與Y-解碼器會佔用晶片面 積。特別是對於1:N電容器，其中當N為小數目時，解 碼器所佔用的晶片面積相較於單位電容器所佔用的小面 積為更顯著的消耗。因此，需要一種改良準確性以及減 少晶片面積消耗的電容器對。 【發明内容】 根據本發明之一實施例，一種積體電路裝置包括， 一電容器陣列，具有排列成行與列的單位電容器，其中 每個單位電容器由兩電性絕緣的電容板組成，一至少一 第一單位電容器，位於電容器陣列的每一行與每一列中 並且彼此互相電性連接，其中電容器陣列的每一列如同 其他列與行，具有相同數量的至少一第一單位電容器， 並且其中電容器陣列的每一行如同其他行與列，具有相 同數量的至少一第一單位電容器，以及一至少一第二單 位電容器，位於電容器陣列的每一行與每一列中並且彼 此互相電性連接，其中電容器陣列的每一列如同其他列 與行，具有相同數量的至少一第二單位電容器，並且其 0503-A32730TWF/alice 6 200822341 中電容器陣列的每一行如同其他行與列，具有相同數量 的至少一第二單位電容器。，n: 根據本發明之另一實施倒^一種積體電路裝置包括 一共同節點，具有一第一傳導匯流排與複數第一指狀結 構，第一指狀結構耦接至第1傳導匯流排，複數第二指 狀結構，每個第二指狀結構介於兩個第一指狀結構之 間，並與兩個第一指狀結構電性絕緣，一第二傳導匯流 _ 排，與第二指狀結構互相電性連接，複數第三指狀結構， 每個第三指狀結構介於兩個第一指狀結構之間，並與兩 個第一指狀結構電性絕緣，一第三傳導匯流排，與第三 指狀結構互相電性連接，其中第一指狀結構、第二指狀 結構與第三指狀結構為位於一金屬層中的金屬線，並且 其中第二指狀結構與第三指狀結構形成具有複數行與複 數列的一陣列，其中在每一行與每一列中，第二指狀結 構的數量等於在其他行與其他列中的第二指狀結構的數 φ 量，並且其中在每一行與每一列中，第三指狀結構的數 量等於在其他行與其他列中的第三指狀結構的數量。 根據本發明之另一實施例，一種電容器對包括一共 同節點，具有一第一傳導匯流排與複數第一指狀結構， 第一指狀結構耦接至第一傳導匯流排，複數數量為 Μ*(Μ+Ν)的第二指狀結構，每個第二指狀結構介於兩個 第一指狀結構之間，並與兩個第一指狀結構電性絕緣， 其中Μ與Ν為非零之整數，一第二傳導匯流排，與第二 指狀結構互相電性連接，複數數量為Ν*(Μ+Ν)的第三指 0503-A32730TWF/alice 7 200822341 :結個f三指狀結構介於兩個第-指狀結構之 J，Γ第f第—指狀結構電性絕緣’—第三傳導匯流 第二=2狀結構互相電性連接，其中第一指狀結構心 屬^構為位於―金屬層中的金; M+N行鱼M、电弟一指狀結構與第三指狀結構形成具有 有μ = 的m巾在每—行與每—列中， 罘一指狀結構個第三指狀結構。 【實施方式】 顯易懂造、操作方法、目標和優點能更明 作詳細說明如下： 佺貝施例，亚配合所附圖式， 貫施例： 弟2圖係顯示本發 ^ 包括排列成2X2陣列的四個f貫施例的上視圖，圖中 容器_^C2°單位電 接以形成-共同透過匯流排B互相⑽ 打與指狀結構D側壁之早^電容器C2形成於指狀結構 接而形成一大電容器電容器Ci互相電性連 成另一大電容器。 早位氧谷〇互相電性連接而形 在本發明之較伟卷 以下方式排列：在陣歹中’單位電容器C1與C2由 在陣歹i的母—列中只有—個ci，並且在 °5〇3-A3273〇TWF/alice 200822341 陣列的每一行中只有一個ci。相同地，在陣列的每一列 ϋ中只有一個C2,並且在陣列的每一行中只有一個C2。因 此在第2圖中顯示的實施例為一 1:1的電容器對。電容器 :C1與電容漯C2的質量中心大體重疊。 第3Α:圖係顯示一 1:2電容器對的上視圖，包括9個 單位電容器排列成一 3x3的陣列，其中三個單位電容器 標記為C1，剩餘六個單位電容器標記為C2。單位電容器 0 C1互相電性連接形成第一較大電容器，而單位電容器C2 互相電性連接形成第二較大電容器，並且其具有比第一 較大電容器大兩倍之電容值。 在此較佳實施例中，單位電容C1與C2由以下方式 排列：在陣列的每一列與每一行中都只有一個單位電容 器C1，並且在陣列的每一列與每一行中都只有兩個單位 電容器C2。電容器C1與電容器C2的質量中心大體重 疊。第3Α圖僅顯示單位電容的一個佈局圖，其餘更多可 φ 能的佈局圖顯示於第3Β圖。在每個佈局圖中，每個數字 僅出現於每列一次，且僅出現於每行一次。這樣的佈局 圖通成稱為拉丁方塊(Latin Squares)。為了形成1:2的電 容器對，所有標記為數字1的單位電容器可並聯，並且 所有標記為數字2與3單位電容器可並聯。 第4A圖係顯示一 1:3電容器對的上視圖，包括16 個單位電容排列成一 4x4陣列，其中4個單位電容標記 為C1且剩餘12個單位電容標記為C2。單位電容器C1 互相電性連接形成一較大電容器，而單位電容器C2互相 0503-A32730TWF/alice 9 200822341 電性連接形成另一較大電容器，其具有比由單位電容器 C1形成的較大電容器;大三^倍的電容值。相似於1:1以及 1:2電容器對，在此較佳實施例中，單位電容器C1與C2 排列成在陣列的每一列與每一行中都只有一個單位電容 器C1，並且在陣列的.每^列與每行中都只有三個單位 電容器C2。電容器C1與電容器C2的質量中心大體重 疊。第4B圖係顯示更多可能形成1:3電容器對的佈局 0 圖。在每個可能的佈局圖，每個數字1、2、3與4僅出 現於每一行與每一列一次。為了形成一 1:3的電容器對， 所有標記為數字1的單位電容器互相電性連接，且所有 標記為數字2、3與4的電容器互相電性連接。 第5圖係顯示一較佳1:N電容器對的佈局圖，其中N 為一大於三的整數。把相同的原則應用於此，單位電容 器C1僅出現於陣列的每一列與每一行中一次。藉由增加 數字N，可因此延伸單位電容陣列，具有較大電容比例 φ 的電容器對可因此產生。值得注意的是第5圖僅顯示一 個可能的佈局圖。任何熟習此項技藝者可根據第3B圖與 第4B圖決定更多的佈局圖。在這些佈局圖中，單位電容 器C1與單位電容器C2的質量中心大體重疊為較佳。 具有比例M:N的電容器對也可藉由使用以上段落中 揭露之技術佈局，其中Μ與N為非零之整數（大於零）。 在較佳的實施例中，如此的電容器對最好佈局為具有 Μ+Ν列與Μ+Ν行的陣列。在每一行與每一列中，僅有Μ 個互相電性連接單位電容Cl。在每一行與每一列中，僅 0503-A32730TWF/alice 10 200822341 有N個互相電性連接單位電容C2。在每一行與每一列 中，每個“單涖電容器C1的配置盡可能遠離其他同d行^以 及同m列:的單位電容器C1，每個單位電容器C2.的配置 盡可能遠離其他同一行以及同一列的單位電容器G2:。换 言之:單位電容器C1與C2平均分部於每一行與每一列 中為較佳。:此外，單位電容器C1與C2平均分部於陣列 中為較佳。例如，若數字Μ與數字N很接近，單位電容 _ 器C1與C2可大體輪流佈局。一 2:3電容器對的佈局圖 顯示於第ό圖中。 根據本發明之另一實施例，以上段落中揭露之技術 佈局可更包括至少一第三單位電容器與至少一第四單位 電容器，第三單位電容器可耦接至單位電容器C1，第四 單位電容器可耦接至單位電容器C2，其中第三單位電容 器與第四單位電容器形成一額外陣列，使由單位電容器 C1與C2所形成之電容器陣列與由第三單位電容器與第 φ 四單位電容器开少成之額外陣列可位於相同金屬層中，或 可位於不同金屬層中，並且其中單位電容器C1並聯於第 三單位電容器，單位電容器C2並聯於第四單位電容器。 複數電容器對可被整合於一陣列中。第7圖係顯示 兩個6x6單位電容器陣列的佈局圖，其可用於形成一 1:2 電容器對，一 1:3電容器對，以及一 2:3電容器對。在此 實施例中，所有編號為數字1的單位電容器互相電性連 接形成第一電容器，所有編號為數字2與3的單位電容 器互相電性連接形成第二電容器，所有編號為數字4、5 0503-A32730TWF/alice 11 200822341 與6的單位電容器互相電性連接形成第三電容器。因此 第一、第二、第三電容器具有比例:ί:2:3。使用以上段落 中揭露之技術佈局，一 Μ:Ν的電容，器對，一 Μ:Ρ的電容 器對，'以及一 Ν:Ρ的電容器對可藉」由形戒具有Μ+Ν+Ρ行 與Μ+Ν+Ρ列的單位電容器陣列而形成;。每個互相電性連 接的單位電容器平均分佈於每一行與每一列並且橫越陣 列為較佳。 _ 在本發明之較佳實施例中，電容器對中的兩個電容 器共用一共同節點（於第2、3Α與4Α圖中為指狀結構 D)，因此可需要較少的晶片面積。在另一實施例中，單 位電容器C1與C2彼此電性分離且不具有共同節點。第 8圖係顯示一 1:1電容器對之實施例，其中每個單位電容 器C1包括一第一電容板Ν1與一第二電容板Ν2,每個電 容器C2包括一第一電容板Ν3與一第二電容板Ν4。每個 電容板N1、Ν2、Ν3與Ν4耦接於其他具有相同編號數字 φ 的電容板。值得注意的是，相較於第2圖中所示的佈局 圖，第8圖的佈局圖需要更多的電容板，因此第8圖的 佈局圖需要更多的晶片面積。 先前段落中討論的電容器以實作成金屬-氧化物-金 屬（MOM)電容器為較佳。一形成MOM電容器之實施例 可利用第2圖解釋說明，第2圖可為用於形成半導體晶 片互相電性連接結構的金屬層之上視圖。母個導體指狀 結構FI、F2以及D與它們之間的一薄絕緣體緊密地配 置，並且電容形成於鄰近的指狀結構之間。耦接匯流排 0503-A32730TWF/alice 12 200822341 B1與B2可形成於與指狀結構F1、F2以及〇相同的 層。然而，耦接屋流4非B1與B2也可形成於與指狀結 F1、F2以及D麵:驗屬層’並透過介層窗分別 狀結構FI、F2歇及D。 _雖然在先前:騎論'過的實施例中，單位電容器形成於 同-金屬層中’但它們也可以分散於多個金屬層中並透 過介層窗互相電性連接。例如’一電容器對可包括複數 • 電谷器陣列，並且每個陣列可相似於第2、3A與4A圖 中所顯示之陣列。這些電容器陣列可位於同一金屬層： 分散於多個金屬層中。透過串聯或並聯，這些位於不同 金屬層中的電容器陣列可彼此互相電性連接。 較佳實施例的優點特徵為製程的變化，可減少或大 2消除由圖案密度差異形成的變化。例如，若一單位電 C1由於更高或更低的圖案密度而具有較其他單= ，容器大的電容，鄰近的單位電容C2也會具有較大的電 各，並因此減低不利於電容器對之比例的影響。尤其是 田數子N越大，電容比例的變化越小。這與傳統具有解 】的私谷态對相反，當N增加時傳統具有解碼器的電 容器對會有更大的變動。 本發明之内容與優點雖詳細揭露如上，然而必須說 明的是在不脫離本發明之精神和範圍内，當可做些許的 更，與潤飾，因此本發明之保護範圍當視後附之申請專 ^範圍所界定者為準。此外，本發明之範圍並不受限於 說明書中所描述之有關於製程、機構、製造、以及組成 °503.A32730TWF/alice 13 200822341 元件、工具、方法與步驟等特定實施例。任何熟習此項 ，技藝者皆可根據本發明所揭露之内容，配合稞春：或未來 ,發展出:之製程、機構、製造、以及組成元件玉具、方 :法與步驟等，執行與根據本發明所描述之可被利用之對 :，應實施例大體相同之功能或達到大體相同之綍果$因此 後附之申請專利範圍將涵蓋本發明之製程、機構、:製造、 以及組成元件、工具、方法與步驟之範圍。 0503-A32730TWF/alice 14 200822341 【圖式簡單說明】 第1圖係顯示傳統提供電:餐屢對的電路，其中單位 電容器陣列用於形成具有更高電容的電容器。 第2圖係顯示具有1:1電容器對的上視圖。 第3 A圖係顯示具有1:2、電容器對的上視圖。 第3B圖係顯示形成1:2電容器對的可能佈局圖。 第4A圖係顯示具有1:3電容器對的上視圖。 第4B圖係顯示形成1:3電容器對的可能佈局圖。 .第5圖係顯示可發展成1:N段容器組的佈局圖。 第6圖係顯示形成2:3電容器對的佈局圖。 第7圖係顯示可形成1:2:3電容器對的佈局圖。 第8圖係顯示具有1:1電容器對的上視圖，其中電容 器對中的兩電容器埠具有共同節點。 【主要元件符號說明】 10〜單位電容器； B、B1、B2〜匯流_才非；
Cl、C2〜單位電容器； D、FI、F2〜指狀結構；
Nl、N2、N3、N4〜電容板〇 0503-A32730TWF/alice 15

Claims (1)

  1. 200822341 十、申請專利範圍： 1. 一種積體V電路裝置，包括： ；r： 一電容屬雜剥，具有排列成行與列的單位電容器爆 其中每個單:姐電:溶器由兩電性絕緣的電容板組成； 至少一第一單位電容器，位於上述電容器陣列的每 一行與每一列中，上述至少一第一單位電容器彼此互相 電性連接，其中上述電容器陣列的每一列如同其他列與 ^ 行，具有相同數量的上述至少一第一單位電容器，並且 其中上述電容器陣列的每一行如同其他行與列，具有相 同數量的上述至少一第一單位電容器；以及 至少一第二單位電容器，位於上述電容器陣列的每 一行與每一列中，上述至少一第二單位電容器彼此互相 電性連接，其中上述電容器陣列的每一列如同其他列與 行，具有相同數量的上述至少一第二單位電容器，並且 其中上述電容器陣列的每一行如同其他行與列，具有相 _ 同數量的上述至少一第二單位電容器。 2. 如申請專利範圍第1項所述之積體電路裝置，其中 於上述電容器陣列的每一行與每一列中只有一個上述至 少一第一單位電容器。 3. 如申請專利範圍第2項所述之積體電路裝置，其中 於上述電容器陣列的每一行與每一列中具有複數上述至 ’少一第二單位電容器。 4. 如申請專利範圍第1項所述之積體電路裝置，其中 上述至少一第一單位電容器與上述至少一第二單位電容 0503-A32730TWF/alice 16 200822341 器共用一共同節點。 5. 如申請專利範圍第1項所述之積體電路裝置，其中 :、·上述至少一第一單位電容器與上述至少一第二單位電容 :器不具有共同節點。 6. 如申請專利範圍第1項所述之積體電路裝置，其中 上述電容器陣列形成於一金屬層中，並且其中每個上述 至少一第一單位電容器與上述至少一第二單位電容器形 成於金屬指狀結構的侧壁之間。 7. 如申請專利範圍第1項所述之積體電路裝置，更包 括至少一第三單位電容器，位於上述電容器陣列的每一 列與每一行，上述至少一第三單位電容器彼此互相電性 連接，其中上述電容器陣列的每一列如同其他列與行， 具有相同數量的上述至少一第三單位電容器，並且其中 上述電容器陣列的每一行如同其他行與列，具有相同數 量的上述至少一第三單位電容器。 8. 如申請專利範圍第7項所述之積體電路裝置，其中 上述至少一第一單位電容器與上述至少一第二單位電容 器形成一第一電容器對，上述至少一第二單位電容器與 上述至少一第三單位電容器形成一第二電容器對，並且 上述至少一第三單位電容器與上述至少一第一單位電容 器形成一第三電容器對。 9. 如申請專利範圍第1項所述之積體電路裝置，更包 括至少一第三單位電容器，耦接至上述至少一第一單位 電容器，以及至少一第四單位電容器耦揍至上述至少一 0503-A32730TWF/alice 17 200822341 第二單位電容器，其 第四單位電咖 :-弟—單位電容器並聯且其令上 谷益’並且上述至少—第二單位電容/卑三單位電 一第四單位電容器。 叩亚如於上述至少 中上專利範圍第9項所述之積體電卿置1 〒上逑電容器陣列盥 包略衣置，其 中。 終上相外陣列位於1同金屬層 11. 如申請專利範圍第9項所 中上述電容器陣列鱼上、+、檟版电路裝置，其 中。 兵上述頭外陣列位於不同的金屬層 12. 如申請專利範圍第9項所述之 币 中在上述電容器陣 貝二路裝置’其 夕弟早位電容器與上述至少一第_ 上述至 平均分佈。 弟—早位電容器大體 ^一種，體電路裝置，包括： ㈣：共同節點，具有—第-傳導匯流排〜數m 狀、、、°構，t述第—指狀結構輕接至上述第-傳IΛ一指 複數第二指狀結構，每個上述第、排； 個上述第一指狀結構之曰狀m構介於兩 電性絕緣； a 、〜、处兩個第—指狀結構 連接；#¥M/"排’與上述第二指狀結構互相電性 複數第三指狀結構’每個上述第三指狀結構介於兩 0503-A32730TWF/alice 18 200822341 個上述第-指狀結構之間，並盘 電性絕緣％以及 “、兩们弟一指狀結構 m傳導匯流排，與上 娃= 連接，其中上诚笼—知狀、、、。構互相電胜' 述第三指狀結構:狀、、、°構、上述昂二指狀結樣與上 有複數行與複與上述第三㈣ 中，上述r J ’其中在每—行與每-列 列中二二^的數量’並且其中在每—行與每一 禾—知狀結構的數量。 中至::二範圍第13項所述之積體電路裝置，其 述第：傳Γ二第二傳導匯流排與至少-部分的上 第二指狀結構不同的金屬層中u m構以及上述 二;二專：圍第13項所述之積體電路裝置，其 母一列中只有一個上述第二指狀結構。 中在每請專利範圍第15項所述之積體電路展置，並 中在『7二與每—列中具有複數上述第三指狀結構。’、 勺申睛專利範圍第13項所述之積體電路裝置，更 =括複數h指狀結構，其巾每個上述第 =個上述第-指狀結構之間，並與上述兩二 結輸絕緣，並且其中在每-行與每-列中上= 構的數里尋於在其他行與其他列的上述第四指 〇503-A32730TWF/aliC( 19 200822341 狀結構的數量。 18.-種電容器對，包括： 一共同節點，呈右—糾 狀結構，上述第—指^^傳導匯流排與複數第—指 * _ 狀、，構耦接至上述..篇一傳導匯..流排； 複笫—才曰狀結構，數量為 Μ 二指狀結構介於兩個上计笙北 兩個第-指狀結構電性狀結構之㈤，並與上述 傅兒H緣，其中Μ與Ν為非零之整數； 連接了第二傳導匯流排，與上述第二指狀結構互相電性 ?夂數第二指狀結構，數量為μ :f狀結構介於兩個上述第-指狀結構之間 兩個第一指狀結構電性絕緣； /、 ^ -第三傳導匯流排，與上述第三指狀結構互 、妾二其中上述第一指狀結構，上述第二指狀結構以 上述第三指狀結構為位於一金屬層中的金屬線；。以及 其中上述第二指狀結構與上述第三指狀結構形 有M+N行與M+N列的一陣列，其中在每—行虚每一^ 中，有Μ個上述第二指狀結構與則固上述第三指狀 19.如申請專利範圍第】8項所述之 ^ 為1且Ν大於卜 對，其中Μ a.如申請專利範圍第〗8項所述之電容器對，i :第=狀結構的質量中心與上述第二指” 中心大體重疊。 母〜貝里 〇503-A32730TWF/alice
TW096114006A 2006-11-01 2007-04-20 Integrated circuit devices and capacitor pairs TWI345302B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/591,643 US7612984B2 (en) 2006-11-01 2006-11-01 Layout for capacitor pair with high capacitance matching

Publications (2)

Publication Number Publication Date
TW200822341A true TW200822341A (en) 2008-05-16
TWI345302B TWI345302B (en) 2011-07-11

Family

ID=39329813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096114006A TWI345302B (en) 2006-11-01 2007-04-20 Integrated circuit devices and capacitor pairs

Country Status (3)

Country Link
US (1) US7612984B2 (zh)
CN (2) CN101488498B (zh)
TW (1) TWI345302B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154847B2 (en) * 2008-09-12 2012-04-10 Mediatek Inc. Capacitor structure
US9595526B2 (en) 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
US10468381B2 (en) 2014-09-29 2019-11-05 Apple Inc. Wafer level integration of passive devices
US10453791B2 (en) * 2018-02-06 2019-10-22 Apple Inc. Metal-on-metal capacitors
US11152458B2 (en) * 2020-02-07 2021-10-19 Macronix International Co., Ltd. Metal capacitor
CN112768607B (zh) * 2020-12-31 2022-08-09 上海交通大学 一种高密度mom电容器结构及其设计方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024572B2 (ja) 2002-03-28 2007-12-19 ユーディナデバイス株式会社 インタディジタルキャパシタを有するデバイス
CA2395900A1 (en) 2002-08-12 2004-02-12 Christopher Andrew Devries Matched vertical capacitors
DE102005030585B4 (de) * 2005-06-30 2011-07-28 Globalfoundries Inc. Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
US8133792B2 (en) * 2006-07-04 2012-03-13 United Microelectronics Corp. Method for reducing capacitance variation between capacitors
US7545022B2 (en) * 2006-11-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor pairs with improved mismatch performance

Also Published As

Publication number Publication date
US20080100989A1 (en) 2008-05-01
CN101174623A (zh) 2008-05-07
TWI345302B (en) 2011-07-11
CN101488498A (zh) 2009-07-22
CN101488498B (zh) 2010-07-28
CN100539143C (zh) 2009-09-09
US7612984B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
TWI342064B (en) Integrated circuit chips
TWI271754B (en) Three-dimensional capacitor structure
CN102224589B (zh) 具有交互连接侧翼的整合电容器
TW548779B (en) Integrated capacitor and method of making same
US7561407B1 (en) Multi-segment capacitor
TW200822341A (en) Integrated circuit devices and capacitor pairs
CN101894795B (zh) 具有多级电容器的集成电路系统及其制造方法
US7161228B1 (en) Three-dimensional integrated capacitance structure
TW200807729A (en) Improved metal-insulator-metal capacitors
US20090201625A1 (en) Conductive structure having capacitor
US8133792B2 (en) Method for reducing capacitance variation between capacitors
TW201039409A (en) Integrated circuit 3D memory array and manufacturing method
TW200822156A (en) Semiconductor device and integrated circuit
JP2012509595A (ja) グリッドプレートを有する集積キャパシタ
TW423062B (en) Power supply bypass capacitor circuit for reducing power supply noise and semiconductor integrated circuit device having the capacitor circuit
CN103887264B (zh) 预空间变换器、空间变换器、以及半导体装置检查设备
TWI285410B (en) Interlayer interconnect of three-dimensional memory and method for manufacturing the same
TW548775B (en) Layered capacitor device
CN102629602A (zh) 半导体器件
TW201011921A (en) Capacitor structure
TWI308821B (en) Multi-terminal capacitor
TW480672B (en) Method to produce a ferro-electric memory device
US20160359473A1 (en) Stacked delay element and method of assembling same
CN106505068B (zh) 存储器结构
TWI250638B (en) Semiconductor device and voltage division circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees