TW200820231A - Error code correction device with high memory utilization efficiency - Google Patents

Description

200820231 九、發明說明： 【發明所屬之技術領域】 本發明係關於糾錯處理的技術，尤指一種高記憶體使 用效率的糾錯處理裝置及方法。 5 【先前技術】 數位多功能光碟片（Digital Versatile Disc，DVD)的資 料架構係由連續的錯誤糾正碼區塊(Error Correction Code Block，ECC Block)所組成。錯誤糾正碼區塊係一種具有錯 10 誤糾正能力的資料區塊。其中，一張DVD光碟至少含有 143,500個錯誤糾正碼區塊。 當DVD光碟機讀取DVD光碟片時，會對所讀取之資料 區塊執行錯誤糾正。圖1係一習知錯誤糾正系統使用記憶體 的示意圖。如圖1所示，錯誤糾正碼區塊#3係一未經錯誤糾 15 正處理的錯誤糾正碼區塊。錯誤糾正碼區塊#2係一正在執 行錯誤糾正處理的錯誤糾正碼區塊。錯誤糾正碼區塊#1係 ( 一已經經過錯誤糾正處理的錯誤糾正碼區塊。 圖2係習知錯誤糾正系統的時序示意圖。如圖2所示， 於τι時，錯誤糾正系統由一資料通道（data channel)輸入一 20 未經錯誤糾正處理的的錯誤糾正碼區塊（EFM #1)。於丁2 時，錯誤糾正系統由該資料通道輸入一未經錯誤糾正處理 的錯誤糾正碼區塊（EFM #2)，並且對先前輸入的錯誤糾正 碼區塊（EFM #1)執行錯誤糾正處理（ECC #1)。於丁3時，錯 誤糾正系統由該資料通道輸入一未經錯誤糾正處理的錯誤 200820231 •糾正碼區塊（EFM #3)，並且對先前輸入的錯誤糾正碼區塊 阳Μ #2)執行錯誤糾正處理（咖#2)，同時輪出已經經過 錯"吳糾正處理的錯誤.糾正碼區塊（DMA # 1)。 然而，習知錯誤糾正系統輸出已經經過錯誤糾正處理 5的錯誤糾正碼區塊（DMA #1)時，由於該錯誤糾正碼區塊包 ^該解碼資料及檢查位元組’此不僅增加記憶體的使用 量，更增加記憶體傳輸頻寬的需求，因此可知，習知錯誤 糾正系統仍存有諸多之缺失而有予以改進之必要。曰°、 Γ' 10 【發明内容】 本發明之一目的係在提供一種高記憶體使用效率的糾 錯處理裝置，俾減少節省記憶體的使用量，以減少成本。 本發明之另一目的係在提供一種高記憶體使用效率的 糾錯處理裝置，俾減少記憶體存取頻寬，而能增加系统效 15 能。 本發明之再-目的係在提供一種高記憶體使用效率的 ( 糾錯處理裝置，俾增加記憶體的使用效率。 依據本發明之-特色，本發明係提出一種高記憶體使 用效率的糾錯處理裝置，包含一記憶體、一匯流排裝置、 20 —輸入緩衝器及-糾錯處理模多且。該記憶體用以儲存資 料；該匯流排裝置連接至該記憶體，以控制該記憶體的存 取；該輸入緩衝器用以接收並暫存一編碼區塊碼（blockcode) 資料’並經由該匯流排裝置將該編碼區塊碼資料寫入該記 憶體中；該、糾錯處理模組連接至該匯流排裝置，其經由該 6 200820231 匯流排裝置，以讀取該記憶體中之該編碼區塊碼資料，並 對該編碼區塊碼資料進行列方向解碼及行方向解碼、\ 得一解碼資料及一檢查位元組；其中， ^ 鑌糾錯處理模組僅 將该解碼資料經由該匯流排裝置而寫入該記憶體中，二 糾錯處理模組並拋棄該檢查位元組。 ^ 10 15 依據本發明之另一特色，本發明係提出一種一 =使用效率的糾錯處理裝置，包含_記憶體…匯= 衣置、-輸人緩衝器、-糾錯處理模組、—輸出直接 體存取模組。該記憶體用以儲存資料；該匯流排裝置連: 至該記憶體’用以控制該記憶體的存取；該輸人緩衝 :接收並暫存一未經錯誤糾正處的編碼區塊石馬資料，並妹 由遠匯㈣裝置㈣未經錯㈣正處的編碼區塊碼資料寫 ^亥§己憶體中：該糾錯處理模組連接至該匯流㈣置，立 經由該匯流排裝置以讀取該記憶體中之該未經錯誤^ 的編碼區塊碼資料’並對該編碼區塊碼資料作列： 及仃方向解碼，以獲得一解碼資料及一檢查位元組补 =憶:級组連接至該匯流排裝置，以經由： -排衣置’而項取並輸出該記憶體中的資料 於該輸人緩衝n巾的未經錯誤取處理 巧 ^ 料被寫入該記情！#中，廿日兮，丨〜名 雨馬&塊碼貧 碑次心± 糾錯處理模組對該編碼區塊 馬貝科的—主㈣與前述檢查位元組執行錯誤糾正产理， 以產生該編碼區塊碼資料的前述解碼資料： 組，該糾錯處理模組僅將該編碼區塊碼 二= 經由該匯流排褒置而寫入該記憶體中，且二，:料 1θ判錯處理模組 20 200820231 並拋棄該檢查位元組’該輸出直接記憶體存取模組對記憶 體中先前的該編碼區塊碼資料的前述解竭資料執行直接記 憶體存取。 5 【實施方式】 有關本發明之高記憶體使用效率的糾錯處理裝置，其 係由一資料通道（data channel)接收一經由通道編碼 (channel coding)之編碼訊號，藉由編碼訊號中的多餘資訊 (redundancy information)以更正所接收的編碼訊號。該資料 10 通道可為一無線通道（wireless channel)，例如 IEEE802.1 1a、IEEE802.1 1b或是IEEE802.16中所定義的射頻 通道。該資料通道可亦可為一有線通道（wire channel)。例 如將本發明的錯誤更正碼解碼系統使用於光碟（compact disk，CD)、數位錄音帶（digital audio tape，DAT)、迷你唱 15 盤（minidisc，MD)、或數位多功能光碟（Digital Versatile Disc，DVD)之中。 圖3係本發明之高記憶體使用效率的糾錯處理裝置的 方塊圖。該糾錯處理裝置包含：一記憶體310、一匯流排裝 置320、一輸入緩衝器330、一糾錯處理模組340、及一輸出 20 直接記憶體存取模組350。 該記憶體310用以儲存資料。該記憶體310為一動態隨 機存取記憶體（DRAM)。該動態隨機存取記憶體可為同步動 態隨機存取記憶體（SDRAM)或是倍數資料率動態隨機存取 記憶體（Double Data Rate DRAM)。當該動態隨機存取記憶 8 200820231 體為倍數資料率動態隨機存取記憶體時，該倍數資料率動 態隨機存取記憶體可為下列其中之一種：DDR-I、DDR_n、 DDR-333、或 DDR-400。 忒匯流排裝置320連接至該記憶體3 1()，以控制該記憶 5體310的存取。該匯流排裝置320包含一資料切換模組321及 一匯流排仲裁者322(buS arbiter)。該資料切換模組321用以 將資料在該記憶體310、該輸入緩衝器33〇、該糾錯處理模 組340及該輸出直接記憶體存取模組35〇間傳送。 該匯流排仲裁者322用以決定該輸入緩衝器33〇、該糾 10錯處理杈組340及該輸出直接記憶體存取模組350間存取該 記憶體的優先次序。該匯流排仲裁者322係使用固定優先次 序（fixed-priority)以決定該輸入緩衝器33〇、該糾錯處理模 組340及該輸出直接記憶體存取模組35〇間存取該記憶體的 $先次序。於其他實施例中，該匯流排仲裁者亦可使=輪 15 流平均（r〇Und_robin)以決定該輸入緩衝器330、該糾錯處理 杈組340及該輸出直接記憶體存取模組350間存取該記憶體 的優先次序。 _ 口亥輸入緩衝為3 3 0用以接收並暫存該資料通道傳送之 一編碼區塊碼（bl〇ck code)資料，並經由該匯流排裝置32〇 20 將該編碼區塊碼資料寫入該記憶體310中。其中，該區塊碼 貝料係線性區塊碼（linear bl〇ck c〇de)，該編碼區塊碼資料 係經由理得-所羅門（Reed-Soloman)編碼。 '、 该糾錯處理模組340連接至該匯流排裝置32〇，其纟<τ<由 該匯流排裝置320，以讀取該記憶體310中之該編碼區^碼 9 200820231 貧料，並對該編碼區塊碼資料 碼，《獲得—解碼資料及-檢查位元組解 理模組340僅將哕鲧踩：欠刹丄 '、 μ J錯處 以音體3· 貝勒由該匯流排裝置32〇而寫入該 …以 該糾錯處理模組州並拋棄該檢查位元組。 圖^本發明之記憶體使用示意圖。如圖*所示 Ο 10 15 20 Γ將:錯誤糾正碼區塊的主資料與檢查位元組分開，以增 使用效率。如圖4所示，由於錯誤糾正碼區 體Ή〇φ 、錯誤糾正碼區塊#3檢查位元組係儲存在記憶 = 310中不同位置，當配置記憶體空間時，只需較小的記憶 體空間即可達成，故可增加記憶體31〇的使用效率。 S係本务明鬲5己憶體使用效率的糾錯處理裝置的時 序丁 w圖如圖5所不’於”時，儲存於該輸入緩衝器 中的未、、二釦σ吳糾正處理的主資料與檢查位元組（EFM # j 主貝料、EFM #1檢查位元組）被寫入該記憶體31〇中。 於T2日守，儲存於該輸入緩衝器33〇中的一未經錯誤糾正 處理的主資料與檢查位元組（EFM 主資料、^疆以檢查 位元組）被寫入该記憶體3丨〇中。並且糾錯處理模組34〇對先 前輸入的主資料與檢查位元組（EFM #1主資料、EFM #1檢 查位元組）執行錯誤糾正處理。該糾錯處理模組34〇僅將該 解碼資料經由該匯流排装置32〇而寫入該記憶體3 1〇中，且 該糾錯處理模組340並拋棄該檢查位元組。 於T3時’儲存於該輸入緩衝器33〇中的一未經錯誤糾正 處理的主資料與檢查位元組（EFM #3主資料、EFM #3檢查 位元組）被寫入該記憶體31〇中。並且糾錯處理模組34〇對先 10 200820231 前輸入的主資料與檢查位元組（EFM #2主資料、efm #2檢 查位元組）執行錯誤糾正處理。該糾錯處理模組僅將該 解碼資料經由該匯流排裝置32〇而寫入該記憶體31〇中，且 該糾錯處理才莫組340並拋棄該檢查位元組。該輸出直接記憶 5體存取模組350讀取記憶體31〇中的該解碼資料（DMA #1主 資料）。 ,由上述說明可知，本發明將一錯誤糾正碼區塊的主資 料與檢查位元組分開，以增加記憶體31〇的使用效率。同 Γ、 時，該糾錯處理模組在執行理得-所羅門解碼後，僅將解碼 資料寫回„亥δ己丨思體310中，該糾錯處理模組34〇並拋棄該檢 查位元組，如此可節省記憶體的使用量。又，由於解 抛棄該檢查位元組，輸出直接記憶體存取模組35〇僅需讀取 記憶體310中的該解碼資料（DMA#1主資料），可大量地節省 記憶體存取頻寬。 15 1述實施例僅係為了方便說明而舉例而已，本發明所 主張之權利範圍自應以申請專利範圍所述為準，而非僅限 於上述實施例。 又 【圖式簡單說明】 圖1係習知錯誤糾正系統使用記憶體的示意圖。 圖2係習知錯誤糾正系統的時序示意圖。 圖3係本發明之高記憶體使用效率的糾錯處理裝置的 方塊圖。 圖4係本發明之記憶體使用示意圖。 11 200820231 圖5係本發明高記憶體使用效率的糾錯處理裝置的時 序不意圖。 【主要元件符號說明】 記憶體 310 匯流排裝置 320 輸入緩衝器 330 糾錯處理模組 340 輸出直接記憶體存取模組 350 資料切換模組 321 匯流排仲裁者 322 Γ 12

Claims (1)

1. 200820231 十 '申請專利範圍： 1 · 種局°己’丨思體使用效率的糾錯處理裳置，勹人 一記憶體’用以儲存資料； έ 一匯流排裝置，連接至該記憶 的存取； 用从制该記憶體 、,：輸入緩衝器，用以接收並暫存'編碼 亚經由該匯流排裝置將該編碼區塊兮貝”、 中；以及 貝τ十舄入该記憶體 -糾錯處理模組，連接至該匯流 模組經由該匯流排裝置，以讀取該記憶體中之=錯處理 碼資料，並對該編碼區塊碼資料作 ：、扁：區塊 瑪，以獲得一解碼資料及一檢查位元組⑽碼及-方向解 =中’該糾錯處理模組將該解碼資料經由 置而寫入該記憶體中，且該糾錯處 排衣 15 組。 处I衩、、且拋棄該檢查位元 包含： 2·如申請專利範圍第旧所述之糾錯處理裝 置，其更 一輸出直接記憶體存取模組，其 置’以經由該匯流排裝置，而讀取 '^匯流排裝 20 資料。 輪“記憶體中解碼 3. ”請專利範圍第2項所述之 中，該區塊碼資料係線性區塊碼。 衣置其 4. 如申請專利範圍第3項 Φ，分4錯處理裝詈，苴 中，该編碼區塊碼資料係藉由理得_所羅門編碼。衣置其 13 200820231 5 ·如申請專利範圍第1項所述之糾錯處理裝置，其 中，該匯流排裝置包含： 一資料切換模組，用以將資料在該記憶體、該輸入緩 衝器、該糾錯處理模組及該輸出直接記憶體存取模組之間 5 傳送；以及 一 L辨谉裁者，用从厌疋該输入緩衝时鯖厲 理模組及該輸出直接記憶體存取模組之間存取該記憶體^ 次序。 μ Γ 15 6.如申請專利範圍第5項所述之糾錯處理裝置，4 中」。該匯流排仲裁者係使用固定優先次序以決定該輸入箱 衝器、該糾錯處理模組及該輸出直接記憶體存取模组之& 存取該記憶體的次序。 E 7·如申請專利範圍第6項所述之糾錯處理裝置，戈 2該E •排仲裁者係使用輪流平均以決定該輸入緩權 盗、該糾錯處理魅及_出直接記憶體 = 取該記憶體的次序。 帛、、且之間名 中 8.如申請專利範圍第】項所述之糾錯處理 該記憶體為—動態隨機存取記憶體。 、置，、 中 ，如：請專利範圍第8項所述之糾錯處理 直 该動悲隨機存取、 /、 取记fe體為同步動態隨機存 丨。·如申請專利範圍第8項所述之糾錯處=體。 中’該動態隨機存取記憶體 ：置，其 憶體。 貝丁十+動悲隨機存取記 20 200820231 11·如申請專利範圍第10項所述之糾錯處理裝置，其 中，該倍數資料率動態隨機存取記憶體可為、 DDR-II、DDR-3 33、或 DDR-400其中之一。 12· —種鬲記憶體使用效率的糾錯處理裝置，包含· 一記憶體，用以儲存資料； 用以控制該記憶體 一匯流排裝置，連接至該記憶體 的存取； C 10 15 20 一輸入緩衝器’用以接收並暫存—未經錯誤糾正處的 編碼區塊碼資料，並經由職流排裝置將該未經錯誤糾 正處的編碼區塊碼資料寫入該記憶體中； 糾錯處理模組，連接至該匯流排裝置，其經由該匯 置以讀取該記憶體中之該未經錯誤糾正處的編碼區 “、、、貝料’亚對該編碼區塊碼資料作列方向解碼及行方向 解碼，以獲得-解碼資料及一檢查位元組；以及 —輸出直接記憶體存取模組，其連接至該匯 以經由該匯流排裝置，而讀取並輸出該記憶體中的資 兮編儲存於該輸人緩衝11中的未經錯關正處理的 ==塊碼資料被寫人該記憶體中，並且該糾 =;1Τ塊碼資料的一主資料與前述檢查位元組執行 及前Μ產生$編碼資料的前述解碼資料 料查位元組，該糾錯處理模組僅將該編碼區塊碼資 馬育料經由該匯流排裝置而寫入該記刪，且 相處理模組並拋棄該檢查位元組，該輸出直接記憶體 15 200820231 η 10 15 1. 20 存取模組對記憶體中先前的該編碼區塊碼資料的前述解碼 資料執行直接記憶體存取。 13·如申請專利範圍第12項所述之糾錯處理裝置，其 該區塊碼資料係線性區塊碼。 14·如申請專利範圍第13項所述之糾錯處理裝置 该編碼區塊碼資料係藉由理得-所羅門編碼。 15.如申請專利範圍第12項所述之糾錯處理裝置 該匯流排裝置包含： 一資料切換模組，用以將資料在該記憶體、該輸入緩 衝器、該糾錯處理模組及該輸出直接記憶體存取模組之間 傳送；以及 从一匯流排仲裁者，用以蚊該輸人緩衝器、該糾錯處 理核組及該料直接記憶體存取餘之时取該記憶 次序。 I6·如申請專利範圍第15項所述之糾錯處理裝置，其 二:該=排仲裁者係使用固定優先次序以決定該輸入緩 二…、錯處理_組及該輸出直接記㈣存取模組之間 存取该記憶體的次序。 17.如申請專利範圍第16項所述之糾錯處理 中，該匯流排仲裁者係❹輪流平均以決定^衝 器、該糾錯處理模έ且万$仏山士仏 緩衝 犋、、且及该輸出直接記憶體存取模缸之門左 取該記憶體的次序。 、、、之間存 18·如申請專利範圍第12項所述之糾錯 中，該記憶體為一紅…α 衣1 具 马動悲隧機存取記憶體。 中 中 中 其 其 16 200820231 · 請專利範圍第Μ項所述之糾錯處理裝 動態隨機存取記憶體為同步動態隨機存取峰體Γ :申請專利範圍第18項所述之糾錯處理裝置：其 中’該動態隨機存取記憶體為倍數資料率動態隨機存取記 憶體。 21·如申請專利範圍第20項所述之糾錯處理裝置，其 中，該倍數資料率動態隨機存取記憶體可為DDR]、 DDR-II、DDR-333、或 DDR-400 其中之一。 17