JP2021044673A - ビデオサーバ装置及び映像データ書き込み／読み出し方法 - Google Patents

Abstract

【課題】 映像データのストレージに大容量フラッシュメモリを採用した場合でも、放送等の送出用として要求されるリアルタイム処理を実現する。【解決手段】 実施形態のビデオサーバ装置は、ＧＯＰ構造のＭＰＥＧ方式で符号化された映像データを格納するフラッシュメモリと、前記フラッシュメモリの書き込みデータ、前記フラッシュメモリからの読出しデータを一時格納するバッファメモリと、前記バッファメモリ及び前記フラッシュメモリの書き込み／読み出し処理を制御するメモリコントローラとを備える。前記メモリコントローラは、前記バッファメモリと前記フラッシュメモリとの間の書き込み／読み出し処理をＭＰＥＧのＧＯＰ単位とし、ブランクフレームの期間でリードリトライ処理を行う。【選択図】図１

Description

本実施形態は、ビデオサーバ装置及び映像データ書き込み／読み出し方法に関する。

デジタル放送を行う放送局は、ＨＤや４Ｋのような大容量で高解像度のコンテンツを取り扱う機会が増えており、制作・編集から送出までのワークフローのなかで、コンテンツを短時間で効率的に運用したいというニーズが高まっている。

このような高速通信プラットフォームのニーズに対して、ビデオサーバ装置は、できるだけ低い要求性能で、データ転送の高速化、高品質を実現する方法を模索している。特に、ストレージの記録媒体としてフラッシュメモリを用いるビデオサーバ装置では、大容量化に伴い、フラッシュメモリにＭＬＣ／ＳＬＣ（Multi Level Cell/Single Level Cell）−ＮＡＮＤに代わって３Ｄ−ＮＡＮＤ（例えばBiCS NAND（登録商標））を採用することが検討されている。

しかしながら、３Ｄ−ＮＡＮＤの場合、ＭＬＣ／ＳＬＣ−ＮＡＮＤと比べてパフォーマンスと信頼性の面で劣り、ＢＵＳＹ時間とリードリトライ回数の大幅な増加が余儀なくされる。このため、ビデオサーバ装置の開発に当たり、従来技術の延長線上では放送送出用として要求されるリアルタイム処理の実現が困難となる。

特開２０００−１４８６０４号公報

以上述べたように、従来のビデオサーバ装置では、映像データのストレージに大容量フラッシュメモリを採用した場合に、パフォーマンスの面で課題があり、放送等の送出用として要求されるリアルタイム処理の実現が極めて困難であった。

本実施形態は上記課題に鑑みなされたもので、映像データのストレージに大容量フラッシュメモリを採用した場合でも、放送等の送出用として要求されるリアルタイム処理を実現することのできるビデオサーバ装置及び映像データ書き込み／読み出し方法を提供することを目的とする。

上記の課題を解決するために、本実施形態に係るビデオサーバ装置は、ＧＯＰ構造のＭＰＥＧ方式で符号化された映像データを格納するフラッシュメモリと、前記フラッシュメモリの書き込みデータ、前記フラッシュメモリからの読出しデータを一時格納するバッファメモリと、前記バッファメモリ及び前記フラッシュメモリの書き込み／読み出し処理を制御するメモリコントローラとを具備し、前記メモリコントローラは、前記バッファメモリと前記フラッシュメモリとの間の書き込み／読み出し処理をＭＰＥＧのＧＯＰ単位とし、ブランクフレームの期間でリードリトライ処理を行う。

図１は、第１及び第２の実施形態に係るビデオサーバ装置の概略構成を示すブロック図である。 図２は、第１の実施形態に係るビデオサーバ装置におけるメモリコントローラ部およびメモリ部の構成を具体的に示すブロック図である。 図３は、第１の実施形態において、映像データの書き込み時、読み出し時それぞれのデータの流れの処理の様子を示す概念図である。 図４は、第１の実施形態において、データの処理期間を示すタイムチャートである。 図５は、第２の実施形態に係るビデオサーバ装置におけるメモリコントローラ部およびメモリ部の構成を具体的に示すブロック図である。 図６は、第２の実施形態において、コンテンツの書き込み時、読み出し時それぞれのデータの流れの処理の様子を示す概念図である。 図７は、第２の実施形態において、データの処理期間を示すタイムチャートである。

以下、実施形態について、図面を参照して説明する。

図１は、以下に説明する第１及び第２の実施形態に係るビデオサーバ装置の概略構成を示すブロック図である。図１において、ビデオサーバ装置１０は、収録部（エンコーダ）１００、メインコントローラ２００、再生部（デコーダ）３００、メモリコントローラ４００及びメモリ５００を備える。

メインコントローラ２００は、外部（例えばＡＰＣ（Automatic Program Controller System：自動番組制御装置））からの収録（書き込み）／再生（読み出し）指示に従って装置全体の制御を行う。収録部１００は、カメラやビデオデッキ等から入力される映像信号をＭＰＥＧ２（Moving Picture Experts Group phase 2）方式の映像データに符号化し、収録処理を実行する。メモリコントローラ４００は、収録部１００からのＭＰＥＧ２映像データをメモリ５００に書き込む。また、メモリコントローラ４００は、メモリ５００に記憶されたＭＰＥＧ２映像データを読み出す。メモリ５００は、不揮発性メモリ（ここでは３Ｄ−ＮＡＮＤフラッシュメモリ）である。再生部３００は、メモリ５００から読み出されたＭＰＥＧ２映像データを映像信号に復号化し、映像信号を再生して出力する。

（第１の実施形態）
図２は、第１実施形態に係るビデオサーバ装置におけるメモリコントローラ部およびメモリ部の構成を具体的に示すブロック図である。図２において、メモリ５００は、３Ｄ−ＮＡＮＤフラッシュメモリによる複数のメモリチップ１〜Ｍを並列接続した複数のメモリチップ群Ｇ（Ｇ１，Ｇ２，…）を含む。このため、書き込み動作および読み出し動作において、各メモリチップ群Ｇにおける複数のメモリチップ１〜Ｍは並列にアクセスされる。

メモリコントローラ４００は、ＣＰＵ４１０からの書き込み制御指示に従ってメモリ５００への書き込みを制御する。また、メモリコントローラ４００は、ＣＰＵ４１０からの読み出し制御指示に従ってメモリ５００からの読み出しを制御する。メモリコントローラ４００は、例えばＦＰＧＡ（Field Programmable Gate Array）であり、ＥＣＣ（Error Collection Code）回路４３０およびメモリインターフェース４４０を備える。ＥＣＣ回路４３０及びメモリインターフェース４４０は、互いに内部バス４５０Ａで接続される。また、メモリインターフェース４４０は、ＣＰＵバス４５０Ｂを介してメモリコントローラ４００外のＣＰＵ４１０に接続される。なお、ＣＰＵ４１０は、メモリコントローラ４００内に設けられてもよい。

ページバッファ４２０は、収録部１００から出力されるＭＰＥＧ２映像データをメモリ５００に書き込むまで一時格納し、メモリ５００から読み出されたＭＰＥＧ２映像データを再生部３００へ出力するまでに一時格納する。ページバッファ４２０は、ＲＡＭ（Random Access Memory）であり、例えばＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、またはＭＲＡＭ（Magnetic Random Access Memory）などの汎用メモリである。

ページバッファ４２０は、収録部１００から出力されるＭＰＥＧ２映像データを、１ＧＯＰ（Group Of Picture:１５フレーム単位、Ｐフレーム距離は３）をデータブロックとして所定の容量分蓄積する。ここで、所定の容量とは、メモリチップのページサイズに対して１個のメモリチップ群Ｇにおけるメモリチップ１〜Ｍの並列数を乗じた容量である。

ＥＣＣ回路４３０は、ページバッファ４２０に格納されたデータブロック（映像データ）にＥＣＣ符号を付加する（ＥＣＣ符号化）。ＥＣＣ符号の方式は任意であり、例えばＢＣＨ（Bose Chaudhuri Hocquenghem）、ＲＳ（Reed Solomon）、およびＬＤＰＣ（Low Density Parity Check）等が挙げられる。また、ＥＣＣ回路４３０は、ＥＣＣ符号が付加されたデータブロックに対してＥＣＣ符号に基づいてエラー訂正する（ＥＣＣ復号化）。

ＣＰＵ４１０は、メモリコントローラ４００を統括的に制御する。ＣＰＵ４１０は、外部から制御コマンドを受けた場合に、その制御コマンドに従った制御を行う。例えば、ＣＰＵ４１０は、ＡＰＣからの収録制御コマンドに従って、メモリ５００へのＭＰＥＧ２映像データの書き込み制御を行うようにメモリインターフェース４４０へ指示する。また、ＣＰＵ４１０は、ＡＰＣからの再生制御コマンドに従って、メモリ５００からのＭＰＥＧ２映像データの読み出し制御を、メモリインターフェース４４０へ指示する。

メモリインターフェース４４０は、ＣＰＵ４１０から書き込み制御の指示を受けた時、入力されたＭＰＥＧ２映像データをメモリチップ群Ｇにおける複数のメモリチップ１〜Ｍに並列に書き込む。また、メモリインターフェース４４０は、ＣＰＵ４１０から読み出し制御の指示を受けた時、ＭＰＥＧ２映像データを各メモリチップ群Ｇにおける複数のメモリチップ１〜Ｍから並列に読み出す。

上記構成において、図３及び図４を参照して、第１の実施形態に係るビデオサーバ装置の具体的な処理内容を説明する。

図３は、第１の実施形態において、ＭＰＥＧ２映像データの収録（書き込み）時、再生（読み出し）時それぞれのデータの流れの処理の様子を示す概念図で、図３（ａ）は収録（書き込み）時、図３（ｂ）は再生（読み出し）時を示している。また、図４（ａ）は、従来の映像データの読み出し処理を示すタイムチャート、図４（ｂ）は第１の実施形態において、ＭＰＥＧ２映像データの読み出し時の処理を示すタイムチャートである。

ＣＰＵ４１０は、まず、ＡＰＣから収録制御コマンドを受けると、図３（ａ）に示すように、メモリコントローラ（ＦＰＧＡ）４００に書き込み制御を行うように指示を送る。メモリコントローラ４００は、収録部１００でエンコードされたＭＰＥＧ２映像データを順次取り込んで（Ｗ１）、ページバッファ４２０に格納し（Ｗ２）、１ＧＯＰをデータブロックとして所定の容量分蓄積する。一方、メモリコントローラ４００は、メモリ５００に書き込み状態とし、ページバッファ４２０からデータブロックを読み出して（Ｗ３）、メモリ５００に書き込む（Ｗ４）。

また、ＣＰＵ４１０は、ＡＰＣから再生制御コマンドを受けると、図３（ｂ）に示すように、メインコントローラ４００に読み出し制御を行うように指示する。メモリコントローラ４００は、メモリ５００からコマンドで指定のＭＰＥＧ２映像データを読み出し（Ｒ１）、ページメモリ４２０にいったん格納し（Ｒ２）、１ＧＯＰをデータブロックとして順次読み出して（Ｒ３）、再生部３００に出力する（Ｒ４）。

ここで、放送送出用として要求されるリアルタイム処理に際して、再生時に映像データに欠落が生じないように、読み出し時にリードリトライが行われる。ただし、メモリ５００に３Ｄ−ＮＡＮＤフラッシュメモリが使用される場合、前述のように、ＭＬＣ−ＮＡＮＤフラッシュメモリと比べてパフォーマンスと信頼性の面で劣るため、リードリトライの規定回数が５倍以上と大幅に増加している。

ここで、メモリコントローラ４００が従来の読み出しと同様に処理したとすれば、図４（ａ）に示すように、最大転送レート３３ｍｓで映像データの１フレームの期間に、リード転送、ライト転送、リードリトライ転送が実行される。ところが、リードリトライ転送回数が５倍以上に増大しているため、リードリトライが１フレーム期間に収まらず、オーバーシュートしてしまう。このようなオーバーシュートはパフォーマンスと信頼性を損なう。

そこで、本実施形態では、放送用映像データがＭＰＥＧ２形式であることに着目し、フレーム単位での読み出し制御を、図４（ｂ）に示すように、１ＧＯＰ＝１５フレーム（最大使用期間８フレーム、ブランク期間７フレーム）をデータブロックの単位とする。そして、リード転送に４５ＣＨ−８フレーム、ライト転送に６ＣＨ−８Ｆフレーム、リードリトライ転送に残りチャンネルＸＸＣＨ−７フレームを割り当てる。これにより、８フレーム分のリードリトライ回数Ｎ×８をブランクフレームの７フレーム内で実行することができ、オーバーシュートを回避することができる。

すなわち、本実施形態では、必要なデータ転送サイズを損なわずに、リードリトライに要する時間を最大限に確保するため、ＭＰＥＧ２規格のＧＯＰ構造を利用し、使用可能な時間フレームと使用されていないブランクフレームの両方のサイクル間のバランスをとっている。

メモリの大容量化が要求されるビデオサーバ装置では、転送ブロックの容量を増加させる必要があるが、ビットレート及び転送待ち時間の点から限界がある。そこで、本実施形態では、必要な転送サイクルを最大限にするため、リードリトライ転送時間にＧＯＰフレームを利用している。現在のセッティングに基づいて、リード、ライト及びリードリトライのアクセス・コマンドは１５フレームから成る各ＧＯＰで実行される。利用可能な１５フレームでは、最大８フレームだけがリード転送及びライト転送に使用される。１ＧＯＰが１つのフレーム当たり最大３３ｍｓの必要条件を上回るので、リードリトライコマンドはブランクのフレームに代わりに割り当てられた時間を使用することができる。これは、リードリトライコマンドによって必要とされる追加時間の要求を満たすことができる。

以上のように、本実施形態に係るビデオサーバ装置は、ＮＡＮＤの書き込み／読み出し処理を従来の映像フレーム同期からＭＰＥＧ２のＧＯＰ単位とすることで、これまで処理をしていなかった映像／音声データが存在しないブランクフレームの期間でリードリトライ処理を行うため、ビデオサーバ装置として必要不可欠なフレーム（３３ｍｓ）同期によるリアルタイム処理を実現することができる。

なお、上記実施形態では、収録映像データがＭＰＥＧ２形式であるものとして説明したが、ＧＯＰ構造を持ち、リードリトライ期間を確保可能なブランクフレームを含むのであれば、他の画像圧縮形式であっても同様に実施可能である。

（第２の実施形態）
図５は、第２実施形態に係るビデオサーバ装置におけるメモリコントローラ部およびメモリ部の構成を具体的に示すブロック図である。図５において、メモリ５００、メモリコントローラ４００、ＣＰＵ４１０、ページメモリ４２０、ＥＣＣ回路４３０、メモリインターフェース４４０、内部バス４５０Ａ、ＣＰＵバス４５０Ｂは、図２と同様なので、ここでは説明を省略する。本実施形態に係るビデオサーバ装置は、オンエア直前の素材を蓄えるサイズを持つ小容量のキャッシュディスク４６０をページバッファ４２０とは別に備え、オンエア素材の読み出しをＮＡＮＤからではなく、キャッシュディスク４６０から読み出す。

図６は、第２の実施形態において、ＭＰＥＧ２映像データの収録（書き込み）時、再生（読み出し）時それぞれのデータの流れの処理の様子を示す概念図で、図６（ａ）は収録（書き込み）時、図６（ｂ）は再生（読み出し）時を示している。また、図７は第２の実施形態において、ＭＰＥＧ２映像データの読み出し時の処理を示すタイムチャートである。

ＣＰＵ４１０は、まず、ＡＰＣから収録制御コマンドを受けると、図６（ａ）に示すように、メモリコントローラ（ＦＰＧＡ）４００に書き込み制御を行うように指示を送る。メモリコントローラ４００は、第１の実施形態と同様に、収録部１００でエンコードされたＭＰＥＧ２映像データを順次取り込んで（Ｗ１）、ページバッファ４２０に格納し（Ｗ２）、１ＧＯＰをデータブロックとして所定の容量分蓄積する。一方、メモリコントローラ４００は、メモリ５００に書き込み状態とし、ページバッファ４２０からデータブロックを読み出して（Ｗ３）、メモリ５００に書き込む（Ｗ４）。このように、書き込み時にはキャッシュディスク４６０は使用されない。

一方、ＣＰＵ４１０は、ＡＰＣから再生制御コマンドを受けると、図６（ｂ）に示すように、メインコントローラ４００に読み出し制御を行うように指示する。メモリコントローラ４００は、メモリ５００からコマンドで指定のＭＰＥＧ２映像データを読み出し（Ｒ１）、ページメモリ４２０に順次格納し（Ｒ２）、オンエア相当の映像データを読み出して（Ｒ３）キャッシュディスク４６０に格納する（Ｒ４）。ここまでは、オンエア前までに済ませておく。その後、キャッシュディスク４６０から映像データを読み出し（Ｒ５）、再生部３００に出力する（Ｒ６）。

上記キャッシュディスク４６０の出力は、図７に示すように、１フレーム期間内にリード転送、ライト転送が順次実行されるが、素材の読み出しはＮＡＮＤからではなくキャッシュディスク４６０からとなり、リードリトライ転送は発生しないので、オーバーシュートは生じない。この方式は、第１の実施形態と組み合わせることで、ＪＰＥＧ（Joint Photographic Experts Group）画像のように毎フレームにデータが存在する素材においてもリードリトライの時間を確保・隠蔽することができ、リアルタイム処理が可能となる。

その他、本発明は上記実施形態をそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１０…ビデオサーバ装置、１００…収録部（エンコーダ）、２００…メインコントローラ、３００…再生部（デコーダ）、４００…メモリコントローラ、４１０…ＣＰＵ、４２０…ページメモリ、４３０…ＥＣＣ回路、４４０…メモリインターフェース、４５０Ａ…内部バス、４５０Ｂ…ＣＰＵバス、４６０…キャッシュディスク、５００…メモリ。

Claims (4)

1. ＧＯＰ（Group Of Picture）構造のＭＰＥＧ（Moving Picture Experts Group）方式で符号化された映像データを格納するフラッシュメモリと、
   前記フラッシュメモリの書き込みデータ、前記フラッシュメモリからの読出しデータを一時格納するバッファメモリと、
   前記バッファメモリ及び前記フラッシュメモリの書き込み／読み出し処理を制御するメモリコントローラと
   を具備し、
   前記メモリコントローラは、前記バッファメモリと前記フラッシュメモリとの間の書き込み／読み出し処理をＭＰＥＧのＧＯＰ単位とし、ブランクフレームの期間でリードリトライ処理を行うビデオサーバ装置。
2. 前記フラッシュメモリは、３Ｄ−ＮＡＮＤを記憶媒体とする請求項１記載のビデオサーバ装置。
3. さらに、前記バッファメモリより小容量のキャッシュディスクを備え、
   前記メモリコントローラは、前記バッファメモリに書き込まれた映像データのうち指定期間のデータを前記キャッシュディスクに転送し出力させる請求項１記載のビデオサーバ装置。
4. ＧＯＰ（Group Of Picture）構造のＭＰＥＧ（Moving Picture Experts Group）方式で符号化された映像データを格納するフラッシュメモリへの書き込みデータ、前記フラッシュメモリからの読出しデータをバッファメモリに一時格納する際に、
   前記バッファメモリと前記フラッシュメモリとの間の書き込み／読み出し処理をＭＰＥＧのＧＯＰ単位とし、ブランクフレームの期間でリードリトライ処理を行う映像データ書き込み／読み出し方法。

Images