JP2007072839A - 記録制御装置および方法、並びにプログラム - Google Patents

記録制御装置および方法、並びにプログラム Download PDF

Info

Publication number
JP2007072839A
JP2007072839A JP2005260307A JP2005260307A JP2007072839A JP 2007072839 A JP2007072839 A JP 2007072839A JP 2005260307 A JP2005260307 A JP 2005260307A JP 2005260307 A JP2005260307 A JP 2005260307A JP 2007072839 A JP2007072839 A JP 2007072839A
Authority
JP
Japan
Prior art keywords
recording
block
data
recorded
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005260307A
Other languages
English (en)
Inventor
Tsutomu Shimozato
努 下里
Atsushi Sawai
淳 澤井
Masaaki Hara
雅明 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005260307A priority Critical patent/JP2007072839A/ja
Priority to US11/516,284 priority patent/US20070067701A1/en
Priority to CN2006101447234A priority patent/CN1932780B/zh
Publication of JP2007072839A publication Critical patent/JP2007072839A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol

Abstract

【課題】書き込みのエラーに対して、少ないバッファメモリで、かつ、高速に対処することができるようにする。
【解決手段】 フラッシュメモリを構成する複数のブロックのうちのブロックAにおいて、先頭のページから順にデータを記録させている場合に、ブロックAの先頭から４０番目のページであるｐ４０で書き込みエラーが発生したことにより、ブロックAが欠陥ブロックとなったときに、フラッシュメモリを制御するメモリ制御部は、ブロックAのｐ４０以降のデータを、退避ブロックとしてのブロックCに仮に記憶させる。本発明は、例えば、記録媒体に対するデータの記録を制御する記録制御装置に適用できる。
【選択図】図５

Description

本発明は、記録制御装置および方法、並びにプログラムに関し、特に、書き込みのエラーに対して、少ないバッファメモリで、かつ、高速に対処することができる記録制御装置および方法、並びにプログラムに関する。
NAND型フラッシュメモリ（以下、単にフラッシュメモリと称する）は、複数のブロックからなり、そのブロックそれぞれは、所定バイト数からなるページが複数集められて構成されている。また、フラッシュメモリでは、例えば、データの記録（書き込み）は、ページ単位で行われ、データの消去はブロック単位で行われる。
例えば、記憶容量が２ギガビット（Gbit）のフラッシュメモリでは、図１に示すように、２０４８個のブロック（２０４８ブロック）で構成され、１ブロックは、６４ページで構成されている。また、１ページは、２０４８バイトに冗長部６４バイトを加えた２１１２バイトで構成されている。
このようなフラッシュメモリは、画像データなどの大容量ファイルの保存または運搬に適しており、近年、デジタルビデオカメラ（デジタルカメラ）、またはハードディスクやDVD (Digital Versatile Disc)などの記録媒体にコンテンツデータを記録する記録再生装置などに装着することができるようになってきている（例えば、特許文献１参照）。
ところで、フラッシュメモリでは、全ブロックのうちの所定数のブロックが、出荷時点から欠陥ブロックとなっていることがある。ここで、欠陥ブロックとは、使用不可能なブロック、換言すれば、データの記録ができないブロックである。
従って、フラッシュメモリを組み込んだシステムでは、フラッシュメモリを最初に使用する場合に、欠陥ブロックが（どこに）あるかどうかをチェックし、検出された欠陥ブロックを使用しないように制御する必要がある。
図１の例では、全２０４８ブロックのうちの所定数のブロックを、欠陥ブロックを代替する代替ブロックとして割り当てるブロックの領域である代替ブロック領域を設ける。そして、初期動作確認時の欠陥検出処理で検出された図示しない１つの欠陥ブロックの代替ブロックとして、代替ブロック領域内のブロックR（Rで示されているブロック）が割り当てられ、検出された欠陥ブロックに記録するべきデータが、ブロックRに記録されるようにする。
また、フラッシュメモリでは、出荷時点から存在する欠陥ブロックの他に、これまで使用可能だったブロックが使用中に欠陥ブロックとなることもある。即ち、データを記録している所定ブロック内のあるページで、エラー（書き込みエラー）が発生した場合、そのエラーが発生したページを含むブロックは、それ以降欠陥ブロックとなる。この場合も、出荷時点から存在している欠陥ブロックと同様に代替ブロックが割り当てられる。
図２を参照して、図１で示した２Gbitのフラッシュメモリにおいて、ブロックA（Aで示されるブロック）内のあるページでエラーが発生した場合における、従来の代替ブロック処理について説明する。
フラッシュメモリを制御する制御部が、バッファメモリからデータを取り出し、ブロックAの先頭ページであるｐ１から順に、ｐ２，ｐ３，・・・とデータを記録させる。そして、バッファメモリから取り出したデータをｐ４０に記録させているときにエラーが発生したとする。ここで、ｐ１乃至ｐ３９に記録されたデータをデータａ1とする。
この場合、制御部は、ブロックAの代替ブロックとして、代替ブロック領域内のブロックB（Bで示されているブロック）を割り当てる。そして、制御部は、バッファメモリからブロックAのｐ１乃至ｐ３９に記録させたデータａ1を再度取り出し、ブロックBに先頭ページから順に記録させる。そして、ブロックBのｐ１乃至ｐ３９に対して、データａ1の記録が終了した後、制御部は、ブロックBのｐ４０以降に記録するべきデータａ2をバッファメモリから読み出し、ブロックBのデータａ1に続けて記録させる。
特開平１０−２４７１６４号公報
上述したような従来の代替ブロック処理では、あるページでエラーが発生した場合に、ブロックの先頭のページからエラーが発生したページまでのデータを再度バッファメモリから読み出すので、ブロック内の全ページに対するデータの記録が正常に終了したことが確認されるまで、そのブロックに記録させるデータをバッファメモリで保持しておく必要がある。従って、バッファメモリには、少なくとも１ブロック分のデータ容量が必要となる。
また、上述の代替ブロック処理では、エラーが発生したページ（ｐ４０）以前のデータａ1については、ブロックAとブロックBに対して２回書き込むことになり、データの記録速度が低下する。このことは、記録するデータが文書ファイルなどのリアルタイム性が要求されないデータであれば問題にはならないが、例えば、カメラで撮像された動画像データの記録などのように、連続して供給されるデータをリアルタイムに記録する必要のある場合には、一部の画像が記録されないなど致命的な問題が起こり得る。
記録速度の低下を補うために、フラッシュメモリを複数個並列に動作させる方法などもあるが、その方法は、回路規模および消費電力の増大という新たな問題を発生させる。例えば、１６個のフラッシュメモリを並列に動作させた場合には、バッファメモリもそれに対応して１個のフラッシュメモリのときの１６倍だけ必要となり、バッファメモリのさらなる増大につながる。
例えば、１個のフラッシュメモリに対しては上述したように少なくとも１ブロック分のバッファメモリがあれば良いが、エラーによる再書き込み中に再度エラーが発生することも考慮して、１個のフラッシュメモリに対して２ブロック分のバッファメモリを用意する場合、１６個のフラッシュメモリを並列に動作させる構成では、約４メガバイト（２[ブロック]×２K[バイト/ページ]×６４[ページ]×１６[個]）の容量のバッファメモリが必要となる。
本発明は、このような状況に鑑みてなされたものであり、書き込みのエラーに対して、少ないバッファメモリで、かつ、高速に対処することができるようにするものである。
本発明の一側面の記録制御装置は、データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録を制御する記録制御装置において、複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させる記録制御手段を備える。
前記記録制御手段には、さらに、前記所定の記録ブロックを代替する代替記録ブロックを決定し、前記代替記録ブロックの先頭の前記記録単位から、前記所定の記録ブロックの前記所定の記録単位より前までの前記記録単位に記録されている前記データであるエラー記録単位前データを順に記録させ、前記エラー記録単位前データに続けて、前記退避ブロックに記録されている前記エラー記録単位以降データを記録させることができる。
前記記録制御手段には、前記記録媒体への前記データの記録または再生の処理が行われていないアイドル状態のときに、前記代替記録ブロックを決定し、前記代替記録ブロックの先頭の前記記録単位から、前記エラー記録単位前データを順に記録させ、前記エラー記録単位前データに続けて、前記エラー記録単位以降データを記録させることができる。
前記記録制御手段には、さらに、前記退避ブロックに記録されている前記エラー記録単位以降データが前記代替記録ブロックに記録された後に、前記退避ブロックの前記エラー記録単位以降データを消去させることができる。
前記退避ブロックおよび前記代替記録ブロックは、前記欠陥ブロックを代替する代替ブロック領域として確保されている前記記録ブロックのなかから決定させることができる。
前記記録媒体は、NAND型フラッシュメモリとすることができる。
本発明の一側面の記録制御方法は、データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録制御処理を行う記録制御方法において、複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させるステップを含む。
本発明の一側面のプログラムは、データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録制御処理を、コンピュータに実行させるプログラムにおいて、複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させるステップを含む。
本発明の一側面においては、データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録を制御する際、複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データが、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録される。
記録制御装置は、独立した装置であっても良いし、記録制御処理を行うブロックであっても良い。
本発明の一側面によれば、書き込みのエラーに対して、少ないバッファメモリで、かつ、高速に対処することができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の記録制御装置は、
データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録を制御する記録制御装置（例えば、図３の記録装置１２）において、
複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させる記録制御手段（例えば、図４のメモリ制御部４１）
を備える。
本発明の一側面（第１の側面）の記録制御方法またはプログラムは、
データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録制御処理を行う記録制御方法、または、前記記録制御処理をコンピュータに実行させるプログラムにおいて、
複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させる（例えば、図６のステップＳ１７）
ステップを含む。
以下、図を参照して、本発明の実施の形態について説明する。
図３は、本発明を適用した情報処理システムの一実施の形態の構成例を示している。
図３の情報処理システムは、ホスト装置１１と記録装置１２により構成されている。
ホスト装置１１は、例えば、パーソナルコンピュータ、デジタルビデオカメラ（デジタルカメラ）、ハードディスクやDVDなどの記録媒体にデータ（画像データなど）を記録する記録再生装置、テレビジョン受像機、携帯電話機、PDA(Personal Digital Assistant)、または、フラッシュメモリやハードディスクを有する携帯型のデジタルオーディオプレーヤなどのポータブルデバイスなどであり、自身（ホスト装置１１）が受信または生成したデータを記録装置１２に供給し、記憶させる。
また、ホスト装置１１は、ドライブ２１を備えており、そこに装着される、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)を含む）、光磁気ディスクを含む）、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア２２から読み出されたプログラムやデータを記録装置１２に供給する。
なお、ホスト装置１１が、ルータ、モデムなどの通信部を有している場合には、ホスト装置１１は、リムーバブルメディア２２から読み出されたものの他、通信部を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体から取得されたプログラムやデータを、記録装置１２に供給することもできる。
記録装置１２は、記録媒体として、NAND型フラッシュメモリ３１を有し、ホスト装置１１から供給されるデータ（例えば、画像データ）をNAND型フラッシュメモリ３１に記録（記憶）する。NAND型フラッシュメモリ３１は、上述したように、複数のブロックからなり、そのブロックそれぞれは、所定バイト数からなるページが複数集められて構成される。
図４は、記録装置１２の詳細な構成例を示すブロック図である。
記録装置１２は、NAND型フラッシュメモリ３１、メモリ制御部４１、プログラム記憶部４２、バッファメモリ４３、フラッシュインタフェース４４、ファイル管理部４５、および論物アドレス変換テーブル４６により構成されている。
NAND型フラッシュメモリ３１（以下、単にフラッシュメモリ３１と称する）は、図４に示すように、管理情報記録領域、データ記録領域、および代替ブロック領域により構成される。
管理情報記録領域には、フラッシュメモリ３１の属性情報（例えば、記憶容量、ブロック数や１ブロック当たりのページ数などの構成情報）、どのブロックに何のデータが記録されているかを表すデータ情報、ブロックの使用、未使用、またはブロックが欠陥ブロックであるかを表すブロック情報、フラッシュメモリ３１の物理アドレスと論理アドレスの対応を表す論物アドレス変換情報などが記憶される。
データ記録領域には、ホスト装置１１から供給されたデータ（以下、適宜、記録データと称する）が記録される。代替ブロック領域は、出荷時点から存在する、または、使用中に発生した欠陥ブロックの代替ブロック用に割り当てられるブロックの領域である。
なお、フラッシュメモリ３１は、従来の図１における場合と同様の記憶容量および代替ブロック領域を有しているものとする。
メモリ制御部４１は、プログラム記憶部４２に記憶されている制御プログラムに従い、記録装置１２の各部を制御する。なお、レジスタ５１には、各部を制御する際の一時的なデータが必要に応じて記憶される。
例えば、メモリ制御部４１は、記録装置１２が起動された場合、フラッシュメモリ３１の管理情報記録領域に記憶されている属性情報、データ情報、ブロック情報、および論物アドレス変換情報を読み出し、属性情報、データ情報、およびブロック情報をファイル管理部４５に、論物アドレス変換情報を論物アドレス変換テーブル４６にそれぞれ記憶させる。なお、ファイル管理部４５に記憶される属性情報とデータ情報を合わせてファイル情報と称する。
また、メモリ制御部４１は、記録指令のコマンドとともに、ホスト装置１１（図３）から供給される、記録データと、その記録データの記録先としてのフラッシュメモリ３１の論理アドレス（ブロックアドレス）を取得する。なお、ホスト装置１１は、ファイル管理部４５に記憶されているファイル情報を参照し、空きブロックを指定することができる。
メモリ制御部４１は、供給された記録データをバッファメモリ４３に一旦記憶させるとともに、論物アドレス変換テーブル４６に記憶されている論物アドレス変換情報を参照し、ホスト装置１１に指定された論理アドレスを物理アドレスに変換する。そして、メモリ制御部４１は、変換された物理アドレスのブロックに対して、記録データを１ページ分ずつバッファメモリ４３から取り出し、フラッシュインタフェース４４を介して、フラッシュメモリ３１に供給する（転送する）。これにより、記録データがフラッシュメモリ３１の所定のブロック（のページ）に書き込まれる。なお、メモリ制御部４１は、１ページ分の記録データを転送するたびに、転送した記録データが所定のページに正常に書き込まれたかどうかをステータスにより確認する。
プログラム記憶部４２は、記録装置１２の各部を制御する制御プログラムを記憶する。ここに記憶されている制御プログラムは、例えば、ドライブ２１に装着されたリムーバブルメディア２２から読み出され、インストールされたものである。バッファメモリ４３は、メモリ制御部４１から供給される記録データを一時記憶する。フラッシュインタフェース４４は、メモリ制御部４１とフラッシュメモリ３１との間でデータを中継する。
ファイル管理部４５は、上述したように、メモリ制御部４１から供給される、ファイル情報（属性情報およびデータ情報）およびブロック情報を記憶する。また、ファイル管理部４５は、必要に応じてファイル情報をホスト装置１１に供給する。論物アドレス変換テーブル４６は、メモリ制御部４１から供給される論物アドレス変換情報を記憶する。
次に、図５を参照して、図２で示した例と同様に、ブロックAに記録データを書き込んでいる最中に、ｐ４０においてエラー（書き込みエラー）が発生した場合の、記録装置１２が行う代替ブロック処理について説明する。なお、図５において、図２と対応する部分については同一の符号を付してあり、その説明を適宜省略する。
図５Aに示すように、メモリ制御部４１が、バッファメモリ４３から１ページ分ずつ記録データを取り出し、その取り出した記録データをブロックAのｐ１から順に記録させる（フラッシュメモリ３１に転送する）。そして、ブロックAのｐ４０に対して記録データを記録させているときにエラーが発生したとする。
この場合、メモリ制御部４１は、エラーの発生したｐ４０のアドレス（エラーページアドレス）と、エラーの発生したブロックAのアドレス（エラーブロックアドレス）をレジスタ５１に記憶する。そして、メモリ制御部４１は、ブロックAのｐ４０以降に記録するべき記録データであるデータａ2を一時的に記憶させる退避ブロックを、代替ブロック領域のなかから決定する。図５Aでは、ブロックC（Cで示されているブロック）が、決定された退避ブロックを表している。
次に、メモリ制御部４１は、バッファメモリ４３に記憶されているデータａ2を１ページ分ずつ順次取り出し、退避ブロックCに記録させる。これにより、ブロックAのｐ４０乃至ｐ６４に記録するべきデータａ2が、退避ブロックCのｐ１乃至ｐ２５に記録される。
その後、まだバッファメモリ４３に記録データがある場合には、次のブロック（例えば、図５Aに示すブロックD）が決定され、そこに、次の記録データが書き込まれる。
そして、ホスト装置１１から供給された記録データのフラッシュメモリ３１への記録（転送）が一旦終了し、フラッシュメモリ３１への記録データの書き込みまたはフラッシュメモリ３１に記録されているデータの読み出しのいずれの処理も行われていない、記録装置１２のアイドル状態のときに、メモリ制御部４１は、図５Bおよび図５Cに示す処理を実行する。
即ち、メモリ制御部４１は、ブロックAの代替ブロックを、代替ブロック領域内のブロックのなかから決定する。図５Bでは、ブロックBがブロックAの代替ブロックとして決定されている。次に、メモリ制御部４１は、レジスタ５１に記憶されているエラーブロックアドレス（ブロックAを示すアドレス）とエラーページアドレス（ｐ４０を示すアドレス）を読み出し、ブロックAのｐ１からｐ３９（エラーページアドレスが表すページの前のページ）までのデータａ1を代替ブロックBに記録させる。さらに、メモリ制御部４１は、データａ1に続けて、退避ブロックCに記録されているデータａ2（エラーページアドレスが表すページ以降のデータ）を代替ブロックBに記録させる。
なお、メモリ制御部４１が、フラッシュメモリ３１に記憶されているデータを読み出し、読み出したブロックと異なるブロックに記録させる場合には、ホスト装置１１から供給された記録データをフラッシュメモリ３１に記録させる場合と同様に、フラッシュメモリ３１から読み出したデータを１ページずつバッファメモリ４３に記憶させ、代替ブロックB内のページに記録させる。
そして、ブロックAおよび退避ブロックCに記録されている全ての記録データが、即ち、データａ1およびａ2が、ブロックAの代替ブロックBに記録された後、メモリ制御部４１は、図５Cに示すように、退避ブロックCに記録されているデータａ2を消去する。
以上のように、記録装置１２の代替ブロック処理によれば、ホスト装置１１から供給されている記録データをフラッシュメモリ３１に転送している最中に、ブロックAのｐ４０でエラーが発生した場合には、エラーが発生したｐ４０以降のデータａ2を退避ブロックCに記憶させる。
そして、記録装置１２がアイドル状態となったときに、ブロックAの代替ブロックとしてブロックBを決定し、ブロックAのｐ４０より前に記録されているデータａ1と、退避ブロックCに記録されているエラーが発生したｐ４０以降のデータａ2を、ブロックBに記録させる。
従って、ホスト装置１１から供給される記録データが、動画像データなどのようにリアルタイム性が要求されるデータであっても、記録装置１２から供給されて記録しているときに、バッファメモリ４３から２回読み出す必要のあるデータは、ブロックAのｐ４０に記録させる予定だった１ページ分のデータのみであるので、記録速度の低下を（ほとんど無視できる程度に）抑えることができる。
また、バッファメモリ４３に必要な記憶容量も１ページ分のデータ量で済むことになり、従来における場合と比較して、回路規模および消費電力を極力少なくすることができる。このことは、装置の小型化やバッテリによる長時間駆動が求められるポータブルデバイスなどには効果が大きい。
なお、従来例と同様に、１６個のフラッシュメモリを並列に動作させ、かつ、１個のフラッシュメモリに対して、エラーによる再書き込み中の再エラーも考慮して、２ページ分のバッファメモリを用意する場合、バッファメモリ４３では、約６４Kバイト（２[ページ]×２K[バイト/ページ]×１６[個]）の容量が必要となる。即ち、図４の記録装置１２によれば、バッファメモリの容量を、従来の４メガバイトの１／６４に削減することができる。フラッシュメモリの容量は、今後、増大していくことが予想され、その場合、必要となるバッファメモリの容量の差は、ますます大きくなり、本発明がより有用となる。
図６および図７のフローチャートを参照して、プログラム記憶部４２に記憶された制御プログラムに従ってメモリ制御部４１が行うブロック代替処理について説明する。図６は、ブロック代替処理のうちの、記録データがホスト装置１１から供給されたときに実行されるリアルタイム記録処理のフローチャートであり、図７は、ブロック代替処理のうちの、記録装置１２がアイドル状態となったときに実行される退避データ記録処理のフローチャートである。
記録指令のコマンドとともに、記録データと、その記録データの記録先としてのフラッシュメモリ３１の論理アドレスが、ホスト装置１１から記録装置１２のメモリ制御部４１に供給されると、メモリ制御部４１は、供給された記録データをバッファメモリ４３に記憶させるとともに、論物アドレス変換テーブル４６に記憶されている論物アドレス変換情報を参照し、ホスト装置１１に指定された論理アドレスを物理アドレスに変換する。また、メモリ制御部４１は、変換された物理アドレスのなかの（最初の）ブロックを決定する。ここで、決定されたブロックを以下では、決定ブロックと称する。
初めに、ステップＳ１１において、メモリ制御部４１は、１ページ分の記録データをバッファメモリ４３から取り出し、フラッシュインタフェース４４を介して、フラッシュメモリ３１に供給（転送）し、決定ブロック内の所定のページ（初回は、先頭のページ）に記録させて、ステップＳ１２に進む。
ステップＳ１２において、メモリ制御部４１は、ステップＳ１１の記録データの転送から、予め設定された所定時間が経過したか否かを判定し、所定時間が経過したと判定されるまで待機する。
ステップＳ１２で、所定時間が経過したと判定された場合、ステップＳ１３に進み、メモリ制御部４１は、転送した記録データが所定のページに正常に書き込まれたかどうかを表すステータスを、フラッシュインタフェース４４を介してフラッシュメモリ３１から取得する。
ステップＳ１４において、メモリ制御部４１は、取得したステータスに基づいて、正常に書き込みが終了したか否かを判定する。ステップＳ１４で、正常に書き込みが終了したと判定された場合、処理を終了する。
一方、ステップＳ１４で、正常に書き込みが終了しなかったと判定された場合、即ち、ページに対する書き込みのエラーが発生した場合、ステップＳ１５に進み、エラーが発生したページであるエラーページのアドレス（エラーページアドレス）と、エラーページを含むブロック、即ち、欠陥ブロックのアドレスをレジスタ５１に記憶する。
ステップＳ１６において、メモリ制御部４１は、決定ブロックのエラーページ以降に記録するべき記録データを一時的に記憶させる退避ブロックを、代替ブロック領域のなかから決定して、ステップＳ１７に進む。
ステップＳ１７において、メモリ制御部４１は、エラーページの記録データを再度バッファメモリ４３から読み出し、退避ブロックに記録させ、処理を終了する。
以上のリアルタイム記録処理が、ページに対するエラー（書き込みエラー）が発生するまでの間、決定ブロック内の６４ページそれぞれについて順番に実行される。決定ブロック内の６４ページのいずれかのページでエラーが発生した場合には、図５を参照して説明したように、図６のステップＳ１６で決定された退避ブロックにエラーページ以降の記録データが記録される。
そして、図６のリアルタイム記録処理において、あるページに対する書き込みでエラーが発生した場合、その後の記録装置１２がアイドル状態となったとき、図７の退避データ記録処理が実行される。
即ち、ステップＳ３１において、メモリ制御部４１は、エラーページを含むブロックの代替ブロックを代替ブロック領域のなかから決定して、ステップＳ３２に進む。図５に示した例では、これにより、ブロックBがブロックAの代替ブロックとして決定される。
ステップＳ３２において、メモリ制御部４１は、レジスタ５１に記憶されているエラーページアドレスと欠陥ブロックのアドレスを読み出し、ステップＳ３３に進む。図５に示した例では、メモリ制御部４１は、エラーの発生したｐ４０のアドレス（エラーページアドレス）と、エラーの発生したブロックAのアドレス（エラーブロックアドレス）をレジスタ５１に記憶する。
ステップＳ３３において、メモリ制御部４１は、欠陥ブロックに記録されている、エラーページ前のデータを代替ブロックに記録させ、ステップＳ３４に進む。図５に示した例では、メモリ制御部４１は、ブロックAのｐ１からｐ３９までのデータａ1を代替ブロックBに記録させる。
ステップＳ３４において、メモリ制御部４１は、退避ブロックに記録されている、エラーページ以降のデータを代替ブロックに記録させ、ステップＳ３５に進む。図５に示した例では、これにより、ブロックAのｐ４０乃至ｐ６４に記録するべきデータａ2が、退避ブロックCのｐ１乃至ｐ２５に記録される。
ステップＳ３５において、メモリ制御部４１は、退避ブロックに記録されているデータを消去して、ステップＳ３６に進む。図５に示した例では、メモリ制御部４１は、図５Cに示したように、退避ブロックCに記録されているデータａ2を消去する。
ステップＳ３６において、メモリ制御部４１は、論物アドレス変換テーブル４６に記憶されている論物アドレス変換情報を更新して、処理を終了する。即ち、メモリ制御部４１は、欠陥ブロックの論理アドレスと対応付けられている物理アドレスを、代替ブロックの物理アドレスに変更して、処理を終了する。図５に示した例では、ブロックAの論理アドレスに対応付ける物理アドレスが、ブロックBの物理アドレスとされる。
以上のように、記録装置１２のブロック代替処理によれば、フラッシュメモリ３１を構成する複数のブロックのうちのブロックAにおいて、先頭のページから順にデータを記録させている場合に、ｐ４０でエラーが発生したことにより、ブロックAが欠陥ブロックとなったときに、メモリ制御部４１は、ブロックAのｐ４０以降に記録するべきデータを、退避ブロックとしてのブロックCに仮に記憶させる。そして、フラッシュメモリ３１へのデータの記録または再生の処理が行われていないアイドル状態のときに、メモリ制御部４１は、ブロックAを代替する代替記録ブロックとしてブロックBを決定し、ブロックBの先頭のページから、ブロックAのエラーページ（ｐ４０）より前までの（即ち、ｐ１からｐ３９までの）データを順に記録させ、それに続けて、ブロックCに記録されているデータを記録させる。
これにより、ホスト装置１１から供給される記録データをフラッシュメモリ３１に書き込む場合に、エラーが発生したときでも記録速度の低下を抑えることができる。また、フラッシュメモリ３１に記録させる記録データを一時的に記憶するバッファメモリ４３を少ない容量で構成することができ、回路規模の縮小および省電力を実現することができる。
なお、上述した例では、データを所定のブロックに記録させる際に、ブロックの先頭のページからデータを記録させるようにしたが、ブロックの任意のページにデータを記録させることが可能な場合には、ブロックAのｐ４０で書き込みエラー発生後、仮ブロックとして決定したブロックCのｐ４０以降にブロックAのｐ４０以降に記録するべきデータを記録させ、アイドル時にブロックCのｐ１乃至ｐ３９にブロックAに記録されているデータを記録させるようにしてもよい。この場合、ブロックCをそのままブロックAの代替ブロックとすることができる。
また、上述した例では、欠陥ブロックの代替ブロック用にフラッシュメモリ３１の一部の領域を代替ブロック領域として予め確保しておくようにしたが、代替ブロック領域を予め確保しておく必要は必ずしもなく、欠陥ブロックが発生した時点で、ファイル管理部４５に記憶されているブロック情報に基づいて、フラッシュメモリ３１内のブロックのなかから、欠陥ブロックでなく、未使用であるブロックを決定するようにしてもよい。
本発明は、NAND型フラッシュメモリに限らず、データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体で、記録ブロック内の１つの記録単位で書き込みエラーが発生したとき、その記録ブロックを欠陥ブロックとして扱う必要がある記録媒体に採用することができる。
本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
NAND型フラッシュメモリを説明する図である。 従来のブロック代替処理を説明する図である。 本発明を適用した情報処理システムの一実施の形態の構成例を示すブロック図である。 記録装置１２の詳細な構成例を示すブロック図である。 記録装置１２のブロック代替処理を説明する図である。 リアルタイム記録処理を説明するフローチャートである。 避データ記録処理を説明するフローチャートである。
符号の説明
１２ 記録装置， ３１ NAND型フラッシュメモリ， ４１ メモリ制御部， ４３ バッファメモリ， ５１ レジスタ

Claims (8)

  1. データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録を制御する記録制御装置において、
    複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させる記録制御手段
    を備える記録制御装置。
  2. 前記記録制御手段は、さらに、前記所定の記録ブロックを代替する代替記録ブロックを決定し、前記代替記録ブロックの先頭の前記記録単位から、前記所定の記録ブロックの前記所定の記録単位より前までの前記記録単位に記録されている前記データであるエラー記録単位前データを順に記録させ、前記エラー記録単位前データに続けて、前記退避ブロックに記録されている前記エラー記録単位以降データを記録させる
    請求項１に記載の記録制御装置。
  3. 前記記録制御手段は、前記記録媒体への前記データの記録または再生の処理が行われていないアイドル状態のときに、前記代替記録ブロックを決定し、前記代替記録ブロックの先頭の前記記録単位から、前記エラー記録単位前データを順に記録させ、前記エラー記録単位前データに続けて、前記エラー記録単位以降データを記録させる
    請求項２に記載の記録制御装置。
  4. 前記記録制御手段は、さらに、前記退避ブロックに記録されている前記エラー記録単位以降データが前記代替記録ブロックに記録された後に、前記退避ブロックの前記エラー記録単位以降データを消去する
    請求項３に記載の記録制御装置。
  5. 前記退避ブロックおよび前記代替記録ブロックは、前記欠陥ブロックを代替する代替ブロック領域として確保されている前記記録ブロックのなかから決定される
    請求項１に記載の記録制御装置。
  6. 前記記録媒体は、NAND型フラッシュメモリである
    請求項１に記載の記録制御装置。
  7. データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録制御処理を行う記録制御方法において、
    複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させる
    ステップを含む記録制御方法。
  8. データを記録するときの単位である記録単位が複数集められた記録ブロックを複数有する記録媒体に対する、前記データの記録制御処理を、コンピュータに実行させるプログラムにおいて、
    複数の前記記録ブロックのうちの所定の記録ブロックにおいて、先頭の前記記録単位から順に前記データを記録させている場合に、所定の記録単位でエラーが発生したことにより、前記所定の記録ブロックが、データの記録が不可能な欠陥ブロックとなったときに、前記所定の記録ブロックの前記所定の記録単位以降に記録するべき前記データであるエラー記録単位以降データを、退避ブロックとしての、複数の前記記録ブロックのなかの１つの前記記録ブロックに仮に記録させる
    ステップを含むプログラム。
JP2005260307A 2005-09-08 2005-09-08 記録制御装置および方法、並びにプログラム Pending JP2007072839A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005260307A JP2007072839A (ja) 2005-09-08 2005-09-08 記録制御装置および方法、並びにプログラム
US11/516,284 US20070067701A1 (en) 2005-09-08 2006-09-06 Recording control device, recording control method and program
CN2006101447234A CN1932780B (zh) 2005-09-08 2006-09-08 记录控制装置以及记录控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260307A JP2007072839A (ja) 2005-09-08 2005-09-08 記録制御装置および方法、並びにプログラム

Publications (1)

Publication Number Publication Date
JP2007072839A true JP2007072839A (ja) 2007-03-22

Family

ID=37878625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260307A Pending JP2007072839A (ja) 2005-09-08 2005-09-08 記録制御装置および方法、並びにプログラム

Country Status (3)

Country Link
US (1) US20070067701A1 (ja)
JP (1) JP2007072839A (ja)
CN (1) CN1932780B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022379A (ja) * 2016-08-04 2018-02-08 株式会社リコー 電子機器、電子機器の制御方法およびプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888823B1 (ko) * 2007-06-27 2009-03-17 삼성전자주식회사 비휘발성 메모리 시스템, 및 비휘발성 메모리 시스템의프로그램 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69033262T2 (de) * 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5935258A (en) * 1997-03-04 1999-08-10 Micron Electronics, Inc. Apparatus for allowing data transfers with a memory having defective storage locations
JPH1153235A (ja) * 1997-08-08 1999-02-26 Toshiba Corp ディスク記憶装置のデータ更新方法、ならびにディスク記憶制御システム
US20050204187A1 (en) * 2004-03-11 2005-09-15 Lee Charles C. System and method for managing blocks in flash memory
CN100399460C (zh) * 2002-09-25 2008-07-02 联发科技股份有限公司 光盘数据管理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022379A (ja) * 2016-08-04 2018-02-08 株式会社リコー 電子機器、電子機器の制御方法およびプログラム

Also Published As

Publication number Publication date
US20070067701A1 (en) 2007-03-22
CN1932780B (zh) 2010-06-16
CN1932780A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
TWI381272B (zh) 快閃記憶體裝置及快閃記憶體的存取方法
JP5378197B2 (ja) メモリコントローラ、メモリカード、不揮発性メモリシステム
JP2007072839A (ja) 記録制御装置および方法、並びにプログラム
CN1261944C (zh) 记录再生盘控制装置和使用该控制装置的盘装置
JP4372168B2 (ja) 半導体メモリ情報蓄積装置とその蓄積データ処理方法
US8165454B2 (en) Recording control apparatus, recording control method and recording apparatus integral with camera
JP5178355B2 (ja) 記録装置
TW594690B (en) Method for managing defects of optical disk
JP2007249662A (ja) メモリカード及びメモリカードの制御方法
JP2009140233A (ja) 映像記録装置および監視システム
JP3631234B2 (ja) ファイルデータ記憶管理方法、ファイルデータ記憶装置、ファイルデータを記憶するための処理を実行するプログラムおよび記憶媒体
JPH11232791A (ja) 情報記録方法及び装置
JP3717922B2 (ja) ファイルデータ記憶管理方法、ファイルデータ記憶装置、ファイルデータを記憶するための処理を実行するプログラムおよび記憶媒体
US8509597B2 (en) Recording apparatus, imaging and recording apparatus, recording method, and program
CN1258073A (zh) 记录和/或再现设备和方法以及分配媒体
JP3811127B2 (ja) 情報記録装置及び情報記録方法
JP2008112535A (ja) 情報記録再生方法
JP4664869B2 (ja) データ記録システム
JP2007249509A (ja) 不揮発性記憶装置のデータ管理方法
JP5632628B2 (ja) 記録装置、及びその制御方法
JP2008217992A (ja) 情報処理方法及び装置
US20090313431A1 (en) Disk Array Recording Apparatus and Recording Control Method Thereof
JP5051310B2 (ja) 情報記録方法及び装置
JP2016170595A (ja) 映像収録再生装置、記憶媒体管理方法及びコンピュータプログラム
JP2010152832A (ja) 情報記録装置、半導体記憶装置のファイル管理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602