CN117170574A - 用于存储器裸片的堆叠的数据保护 - Google Patents

用于存储器裸片的堆叠的数据保护 Download PDF

Info

Publication number
CN117170574A
CN117170574A CN202310601889.8A CN202310601889A CN117170574A CN 117170574 A CN117170574 A CN 117170574A CN 202310601889 A CN202310601889 A CN 202310601889A CN 117170574 A CN117170574 A CN 117170574A
Authority
CN
China
Prior art keywords
data
memory
die
memory die
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310601889.8A
Other languages
English (en)
Inventor
M·斯福尔津
P·阿马托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117170574A publication Critical patent/CN117170574A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及用于存储器裸片的堆叠的数据保护。堆叠中的一些存储器裸片可在外部连接到所述堆叠，并且所述堆叠中的其它存储器裸片可在内部连接到所述堆叠。在外部连接的所述存储器裸片可充当在内部连接至其的其它存储器裸片的接口裸片。为存储器裸片的所述堆叠提供的数据保护和恢复方案可基于在单个数据流中传送的数据，而不具有来自所述堆叠的所述存储器裸片的那些数据传送之间的不连续性。

Description

用于存储器裸片的堆叠的数据保护
技术领域
本公开大体上涉及半导体存储器和方法，且更特别地，涉及用于存储器裸片的堆叠的数据保护的设备、系统和方法。
背景技术
存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未供电时保持所存储数据来提供持久数据，并且可包含NAND快闪存储器、NOR快闪存储器、铁电随机存取存储器(FeRAM)和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)和磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。
存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令和/或指令以在操作计算机或电子系统的同时供主机使用。举例来说，数据、命令和/或指令可在计算或其它电子系统的操作期间在主机与存储器装置之间传送。控制器可用于管理主机与存储器装置之间的数据、命令和/或指令的传送。
发明内容
本公开的实施例提供了一种用于为存储器裸片集合提供数据保护的设备，其包括：第一数目个存储器单元，其被配置成用于主机数据，第一数目个存储器单元中的每一存储器单元进一步包括：初级存储器裸片，其被配置成用于主机数据的相应第一部分且经由相应第一外部数据链路耦合到相应第一衬底；以及次级存储器裸片，其被配置成用于主机数据的相应第二部分且经由相应第一内部数据链路耦合到初级存储器裸片；以及第二存储器单元，其被配置成用于奇偶校验数据以对主机数据执行错误校正操作，第二存储器单元进一步包括：初级存储器裸片，其被配置成用于奇偶校验数据的相应第一部分且经由相应第二外部数据链路耦合到相应第二衬底；以及次级存储器裸片，其被配置成用于奇偶校验数据的相应第二部分且经由相应第二内部数据链路耦合到初级存储器裸片。
本公开的另一实施例提供了一种为存储器裸片集合提供数据保护的方法，其包括：在突发长度的第一部分期间：经由第一外部数据链路从第一数目个存储器单元中的每一存储器单元的相应初级存储器裸片发送指示第一主机数据的信号；以及经由第二外部数据链路从第二存储器单元的初级存储器裸片发送指示用于对第一主机数据执行错误校正操作的第一奇偶校验数据的信号；以及在突发长度的第二部分期间：经由第一外部数据链路从第一数目个存储器单元中的每一存储器单元的次级存储器裸片发送指示第二主机数据的信号；以及经由第二外部数据链路从第二存储器单元的次级存储器裸片发送指示用于对第二主机数据执行错误校正操作的第二奇偶校验数据的信号。
本公开的又一方面提供了一种为存储器裸片集合提供数据保护的方法，其包括：在突发长度的第一部分期间：经由相应第一外部链路从第一数目个存储器单元的相应初级存储器裸片接收指示第一数目个数据符号的信号；以及经由第二外部链路从第二存储器单元的初级裸片接收指示第一数目个奇偶校验符号的信号；在突发长度的第二部分期间：经由相应第一外部链路从第一数目个存储器单元的相应次级存储器裸片接收指示第二数目个数据符号的信号；以及经由第二外部链路从第二存储器单元的次级存储器裸片接收指示第二数目个奇偶校验符号的信号；以及使用第一数目个奇偶校验符号和第二数目个奇偶校验符号对包括第一数目个数据符号和第二数目个数据符号以及第一数目个奇偶校验符号和第二数目个奇偶校验符号的码字执行错误校正操作以校正码字中的一或多个符号错误。
附图说明
图1是根据本公开的数个实施例的计算系统的框图。
图2是根据本公开的数个实施例的存储器装置架构的框图。
图3是示出根据本公开的数个实施例的读取操作的存储器裸片之间的链路架构的框图。
图4是根据本公开的数个实施例的读取操作的时序图。
图5是示出根据本公开的数个实施例的写入操作的存储器裸片之间链路架构的框图。
图6是根据本公开的数个实施例的写入操作的时序图。
图7是根据本公开的数个实施例的存储器裸片的堆叠的框图。
图8是根据本公开的数个实施例的用于芯片猎杀操作的存储器裸片的堆叠的框图。
图9是根据本公开的数个实施例的用于芯片猎杀操作的存储器裸片的堆叠的另一框图。
图10是根据本公开的数个实施例的用于存储器裸片的堆叠的数据保护的方法的流程图。
图11是根据本公开的数个实施例的用于存储器裸片的堆叠的数据保护的另一方法的流程图。
具体实施方式
描述了与用于存储器裸片的堆叠的数据保护相关的系统、设备和方法。在一些实施例中，堆叠中的一些存储器裸片可在外部连接到堆叠，并且堆叠中的其它存储器裸片可在内部连接到堆叠。在外部连接的所述存储器裸片可充当在内部连接至其的其它存储器裸片的接口裸片。在一些实施例中，外部连接用于将指示数据的信号传输到存储器裸片和/或从存储器裸片传输指示数据的信号，而堆叠中的存储器裸片通过级联连接来连接以用于传输其它信号，例如命令、地址、功率、接地等。如本文中所使用，在内部彼此耦合的那些存储器裸片可被称为存储器单元。
本公开的实施例提供用于上文所描述的存储器裸片的堆叠的数据保护和恢复方案以用于提供数据保护和恢复方案。数据保护和恢复方案可由“芯片猎杀”提供，其中即使例如一或多个存储器裸片等构成芯片损坏，存储器系统也可恰当地工作；由此，避免芯片中的一个的情形为存储器系统的单点故障(SPOF)。基于分布在堆叠的存储器裸片之上的数据而提供芯片猎杀。来自堆叠的不同存储器裸片的数据在单个数据流中传送，而不具有来自存储器裸片的那些数据传送之间的不连续性。
在一些实施例中，存储器系统可为与计算快速链路(CXL)兼容的存储器系统。主机接口可用CXL协议管理且经由外围组件互连高速(PCIe)接口耦合到主机。CXL是被设计成促进下一代数据中心性能的高速中央处理单元(CPU)到装置和CPU到存储器互连件。CXL技术维持CPU存储器空间与附接装置上的存储器之间的存储器一致性，与不采用CXL协议的方法相比，这允许资源共享以提高性能、减少软件堆叠复杂性且降低总体系统成本。随着越来越多地使用加速器来补充CPU以支持新兴应用，例如人工智能和机器学习，CXL被设计成用于高速通信的行业开放标准接口。CXL技术构建在PCIe基础结构上，利用PCIe物理和电接口以提供例如输入/输出(I/O)协议、存储器协议(例如，初始地允许主机与加速器共享存储器)和相干性接口等先进区域协议。
如本文中所使用，除非本文另有明确指示，否则单数形式“一(a/an)”和“所述”包含单个和多个指示物。此外，贯穿本申请以许可的意义(即，有可能、能够)，而非以强制性的意义(即，必须)使用单词“可”。术语“包含”和其派生词意谓“包含但不限于”。术语“耦合”意谓直接或间接连接。
本文中的图遵循编号惯例，其中前一或多个数字对应于附图编号，并且其余数字识别附图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。举例来说，336可参考图3中的元件“36”，并且类似元件在图5中可标记为536。可使用连字符和额外数字或字母指代图式内的类似元件。参见例如图1中的元件116-1、……、116-N。通常可在无连字符和额外数字或字母的情况下表示此类类似元件。举例来说，元件116-1、……、116-N可统称为116。如本文中所使用，特定地相对于图式中的附图标记的标示符“M”、“N”和“P”指示可包含数个如此标示的特定特征。如应了解，可添加、交换和/或去除本文中的各种实施例中所展示的元件，从而提供本公开的数个额外实施例。另外，如应了解，图中提供的元件的比例和相对标度意欲示出本发明的某些实施例，并且不应以限制性意义理解。
图1是根据本公开的数个实施例的计算系统100的框图。计算系统100可包含存储器控制器106，其具有前端部分108、中央控制器部分110和后端部分112。计算系统100可包含耦合到存储器控制器106的主机104和存储器装置116-1、……、116-N。
前端部分108包含用于通过输入/输出(I/O)通道102-1、102-2、……、102-M将存储器控制器106耦合到主机104的接口和接口管理电路系统以及管理I/O通道102的电路系统。可存在任何数量的I/O通道102，例如八个、十六个或另一数量的I/O通道102。在一些实施例中，I/O通道102可被配置为单个端口。在至少一个实施例中，存储器控制器106与主机104之间的接口可为根据CXL协议操作的PCIe物理和电接口。
中央控制器部分110可包含和/或被称为数据管理电路系统。中央控制器部分110可响应于从主机104接收到请求而控制存储器操作的执行。存储器操作的实例包含用于从存储器装置116读取数据的读取操作或用于将数据写入到存储器装置116的写入操作。
中央控制器部分110可基于从主机104接收的数据(例如，主机数据)而产生错误检测信息和/或错误校正信息。可在中央控制器部分110处产生的错误校正信息可为不同类型的错误校正信息。举例来说，第一类型的错误校正信息可用于校正主机数据的相应子集内的一定数量的错误，并且第二类型的错误校正信息可用于校正不可使用第一类型的错误校正信息校正的那些错误。
在一个实例中，具有第二类型的错误校正信息可为用于执行芯片猎杀操作的奇偶校验。术语“芯片猎杀”通常是指错误校正形式，其保护计算系统(例如，计算系统100)免于任何单个存储器装置116(芯片)故障以及来自单个存储器芯片的任何部分的多位错误的影响。尽管实施例不限于此，但可通过低功率芯片猎杀(LPCK)方案提供芯片猎杀能力。可跨越存储器装置116的子集或跨越全部存储器装置116共同地实施LPCK方案。如本文中所使用，术语“芯片猎杀操作”和“错误校正操作”可在此互换地使用，并且可具有相同含义，视上下文而定。
错误检测信息可用于确定相应子集内的错误是使用上文所描述的第一类型的错误校正信息校正的还是不可使用所述第一类型的错误校正信息校正的。错误检测操作的实例为循环冗余检查(CRC)操作。CRC可被称为代数错误检测。CRC可包含使用由使用待保护的数据进行代数计算产生的检查值。CRC可通过将与数据相关联地存储的检查值与基于数据计算出的检查值进行比较来检测数据的偶然改变。
不同类型的错误校正信息可以各种方式分布在存储器装置116之上。在一个实例中，具有第一类型的错误校正信息可存储在与同错误校正信息相关联的主机数据相同的芯片(例如，存储器装置116)中。更具体地，每一存储器装置116可包含被配置成用于具有第一类型的错误校正信息的专用部分(例如，图7中所示出的部分724-1-2、724-2-2、724-3-2和/或724-4-2)。在一个实例中，存储器装置116可包含被配置成用于具有第二类型的错误校正信息(例如，LPCK奇偶校验)的专用芯片(例如，图8和图9中分别示出的堆叠860-5或960-3的一或多个存储器裸片)。下文关于图8和图9描述关于存储器装置之上的LPCK奇偶校验配置的额外细节。
后端部分112可包含媒体控制器和将存储器控制器106耦合到存储器装置116的物理(PHY)层。如本文中所使用，术语“PHY层”通常是指计算系统的开放系统互连(OSI)模型中的物理层。PHY层可为OSI模型的第一(例如，最低)层且可用于通过物理数据传输媒体传送数据。在一些实施例中，物理数据传输媒体可包含信道118-1、……、118-N。信道118可包含十六个引脚数据总线和两个引脚数据掩码反转(DMI)总线，以及其它可能总线。如本文中所使用，成形数据总线的一或多个引脚被称为“一或多个数据引脚”，并且成形DMI总线的一或多个引脚被称为“一或多个DMI引脚”。后端部分112可经由数据引脚与存储器装置116交换(例如，传输或接收)数据，并且经由DMI引脚与存储器装置116交换错误检测信息和/或错误校正信息。错误检测信息和/或错误校正信息的交换可与数据的交换同时进行。
存储器装置116的实例为动态随机存取存储器(DRAM)，例如低功率双数据速率(LPDDR)存储器。在至少一个实施例中，存储器装置116中的至少一个作为具有被停用的低功率特征的LPDDR DRAM装置操作。在一些实施例中，尽管存储器装置116为LPDDR存储器装置，但存储器装置116不包含被配置成为存储器装置116提供低功率功能性的电路系统，例如排组群，或其它低功率功能性提供电路系统。提供无此类电路系统的LPDDR存储器装置116可有利地减少LPDDR存储器装置116的成本、大小和/或复杂性。
在一些实施例中，存储器控制器106可包含管理单元114以初始化、配置和/或监测存储器控制器106的特性。管理单元114可包含用于管理带外数据和/或命令的I/O总线、用于执行与初始化、配置和/或监测存储器控制器的特性相关联的指令的管理单元控制器，以及用于存储与初始化、配置和/或监测存储器控制器106的特性相关联的数据的管理单元存储器。如本文中所使用，术语“带外”通常是指不同于网络的初级传输媒体的传输媒体。举例来说，带外数据和/或命令可为使用与用于在网络内传送数据的传输媒体不同的传输媒体传送到网络的数据和/或命令。
图2是根据本公开的数个实施例的存储器装置216架构的框图。框图包含示出用于数据传送的各种连接的第一局部顶视图220-1和示出用于命令/地址(CA)信令的各种连接的第二局部顶视图220-2。框图还包含示出用于数据传送的各种连接的第一局部侧视图222-1和示出用于CA信令的各种连接的第二局部侧视图222-2。
存储器装置216包含形成在衬底232上的堆叠式存储器裸片224-1、224-2、224-3、……、224-M。尽管示出了四个存储器裸片224，但实施例不限于此。通过竖直地堆叠存储器裸片224，堆叠式存储器裸片224实现增加的存储器容量而无显著横向扩展。在第一局部顶视图220-1中，存储器裸片224-M被示出为具有各种存储器排组226-1、226-2、……、226-P1和226-3、226-4、……、226-P2。尽管未具体示出，但存储器裸片224-1、224-2、224-3包含类似于针对存储器裸片224-M示出的那些存储器排组的存储器排组226。
举例来说，存储器组226可包含一或多个存储器阵列，例如DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列、NOR快闪阵列和/或3D交叉点阵列。阵列可包含以通过存取线(其可在本文中被称为字线或选择线)耦合的行以及由感测线(其可在本文中被称为数字线或数据线)耦合的列布置的存储器单元。行解码器和列解码器接收且解码地址信号以存取存储器阵列。通过使用感测电路系统感测感测线上的电压和/或电流变化，可从存储器阵列读取数据。感测电路系统耦合到存储器阵列。感测电路系统可包括例如感测放大器，其可读取并锁存来自存储器阵列的数据的页(例如，行)。
尽管未具体示出，但衬底232可包含用于存储器裸片224的控制电路系统。控制电路系统可对由主机提供的信号进行解码。信号可为由主机提供的命令。这些信号可包含用于控制对存储器阵列执行的操作的芯片启用信号、写入启用信号和地址锁存信号，所述操作包含数据读取、数据写入和数据擦除操作。控制电路系统可为状态机、测序器和/或某一其它类型的控制电路系统，其可以硬件、固件或软件或三个的任何组合的形式实施。
与一些先前方法相比，每一存储器裸片224不通过独立数据输入/输出(在本领域中也被称为“DQ”)耦合到衬底232。实际上，一些存储器裸片224通过外部数据链路228耦合到衬底232，并且一些存储器裸片224通过内部数据链路230耦合到其它存储器裸片224。如所示出，在衬底232上的第一存储器裸片224-1包含到衬底232的第一外部数据链路228-1.在第一存储器裸片224-1上的第二存储器裸片224-2包含到第一存储器裸片224-1的第一内部数据链路230-1、230-2。在第二存储器裸片224-2上的第三存储器裸片224-3包含到衬底232的第二外部数据链路228-2.在第三存储器裸片224-3上的第四存储器裸片224-M包含到第三存储器裸片224-3的第二内部数据链路230-3、230-4.包含例如外部数据链路228-1、228-2等外部数据链路的存储器裸片可被称为初级存储器裸片，而包含例如内部数据链路230-1、230-2等内部数据链路的存储器裸片可被称为次级存储器裸片。
内部数据链路230中的每一个可包含一个或多于一个物理连接。如图2中所示出，第一内部数据链路230-1、230-2包含两个物理连接，并且第二内部数据链路230-3、230-4包含两个物理连接(例如，用于指示数据的信号的通信)。第二存储器裸片224-2可经由第一对内部数据链路230-1、230-2耦合到第一存储器裸片224-1(例如，每一内部数据链路服务第二存储器裸片224-2的存储器排组的相应部分)。第四存储器裸片224-M可经由第二对内部数据链路230-3、230-4耦合到第三存储器裸片224-3(例如，每一内部数据链路服务第四存储器裸片224-M的存储器排组226的相应部分)。
第二存储器裸片224-2被配置成经由第一内部数据链路230-1传达指示数据的信号。第四存储器裸片224-M被配置成经由第二内部数据链路230-2传达指示数据的信号。第一存储器裸片224-1被配置成经由第一外部数据链路228-1传达指示来自第一存储器裸片224-1(例如，由其存储)的数据的信号和指示来自第二存储器裸片224-2(例如，由其存储)的数据的信号。第三存储器裸片224-3被配置成经由第二外部数据链路228-2传达指示来自第三存储器裸片224-3(例如，由其存储)的数据的信号和指示来自第四存储器裸片224-M(例如，由其存储)的数据的信号。在一些实施例中，传送中的每一个可由衬底232上的或耦合到衬底232的控制电路系统控制。在至少一个实施例中，第一外部数据链路228-1和第二外部数据链路228-2作为单个信道操作。
如本文中所描述，存储器单元可指经由内部数据链路(例如，内部数据链路230中的一或多个)彼此耦合的初级存储器裸片和次级存储器裸片的集合。举例来说，图2中所示出的实施例可包含两个存储器单元(其形成在衬底232上)：第一存储器单元，其包含初级存储器裸片224-1和次级存储器裸片224-2；以及第二存储器单元，其包含初级存储器裸片224-3和次级存储器裸片224-M。
可通过级联线接合从衬底232与存储器裸片224交换CA信号。如所示出，第一存储器裸片224-1通过第一CA链路234-1耦合到衬底232。第二存储器裸片224-2通过第二CA链路234-2耦合到第一存储器裸片224-1。第三存储器裸片224-3通过第三CA链路234-3耦合到第二存储器裸片224-2。第四存储器裸片224-M通过第四CA链路234-4耦合到第三存储器裸片224-3。尽管未具体示出，但衬底232可包含被配置成经由第一CA链路234-1将CA信号提供到第一存储器裸片224-1的控制电路系统。控制电路系统可被配置成经由第一CA链路234-1和第二CA链路234-2将CA信号提供到第二存储器裸片224-2。控制电路系统可被配置成经由第一CA链路234-1、第二CA链路234-2和第三CA链路234-3将CA信号提供到第三存储器裸片224-3。控制电路系统可被配置成经由第一CA链路234-1、第二CA链路234-2、第三CA链路234-3和第四CA链路234-4将CA信号提供到第四存储器裸片224-M。CA链路234还可为存储器裸片224提供功率和接地连接。在一些实施例中，对于每对存储器裸片224并行地提供裸片上终止。CA链路234中的每一个可包含一个或多于一个物理连接。如图2中所示出，CA链路234中的每一个包含两个物理连接(未单独标记有附图标记)，然而，实施例不限于此。对于以每信道多于一个排操作的实施例，用于每一CA链路234的物理连接对可用于单独CA信令。如本文中所使用，术语“排”通常是指可同时存取的多个存储器芯片(例如，DRAM存储器芯片和/或FeRAM存储器芯片)。
外部数据链路228可各自由相应数量的数据线(DQ)构成，所述数据线还可被称为引脚或衬垫。举例来说，每一外部数据链路228可包含8个DQ。DQ可以突发长度(例如，32位突发长度“BL”)操作。突发是多个循环(例如拍)之上的一系列数据传送。如本文中所使用，术语“拍”是指时钟循环增量，在此期间可传输等于存储器总线的宽度的数据量。举例来说，32位突发长度可由32拍的数据传送构成。
在图2中所示出的实例中，“8DQ x 32BL”意谓8个DQ对于每一外部数据链路228以32位的突发长度操作(例如，对于32拍中的每一个，8位的传送)，以实现每外部数据链路228的256位的总输出。每突发的每外部数据链路228的256位可由来自两个存储器裸片224中的每一个的128位构成。通过两个外部数据链路228-1、228-2，存储器装置216可在突发长度期间传送指示每信道512位数据的信号(例如，用于读取或写入操作)。每存储器裸片224的128位可由各自64位的两个单独数据传送构成(128位＝64位x 2)。在一些实施例中，总突发长度可划分成两个或四个部分(例如，32位突发长度可划分成两个16位突发长度或四个8位突发长度)。总32位突发长度还表示来自每一存储器裸片224的突发长度16位的两个突发。
在一些方法中，当在不同存储器裸片之间拆分总突发长度时，一或多个时钟循环被包含为与突发的每一部分相关联的数据传送之间的“气泡”。举例来说，气泡可用于允许用于排到排信号切换和/或内部存储器裸片配置的时间。具体地，气泡可允许较快的读取/写入时钟与较慢CA时钟同步。然而，本公开的各种实施例不包含突发长度的不同部分之间的此类时钟气泡，由此减少时延。下文关于图4和图6描述关于时序的额外细节。
在一个实例中，第一存储器裸片224-1被配置成在突发长度的第一部分(例如，第一16位突发长度)期间经由第一外部数据链路228-1传达指示来自第一存储器裸片224-1(例如，由其存储)的数据的第一信号，并且在突发长度的第二部分(例如，第二16位突发长度)期间传达指示来自第二存储器裸片224-2(例如，由其存储)的数据的第二信号。在突发长度的第一部分期间，来自第二存储器裸片224-2的数据可经预取(例如，在突发长度的第一部分期间经由第一内部数据链路230-1、230-2从第二存储器裸片224-2传送到第一存储器裸片224-1)。类似地和/或同时，第三存储器裸片224-3被配置成在突发长度的第一部分(例如，第一16位突发长度)期间经由第二外部数据链路228-2传达指示来自第三存储器裸片224-3(例如，由其存储)的数据的第三信号，并且在突发长度的第二部分(例如，第二16位突发长度)期间传达指示来自第四存储器裸片224-M(例如，由其存储)的数据的第四信号。在突发长度的第一部分期间，来自第四存储器裸片224-M的数据可经预取(例如，在突发长度的第一部分期间经由第一内部数据链路230-1、230-2从第四存储器裸片224-M传送到第三存储器裸片224-3)。
在一个实例中，第一存储器裸片224-1被配置成经由第一外部数据链路228-1在突发长度的第一部分(例如，第一8位突发长度)期间传达指示来自第一存储器裸片224-1(例如，由其存储)的数据的第一信号，在突发长度的第二部分(例如，第二8位突发长度)期间传达指示来自第二存储器裸片224-2(例如，由其存储)的数据的第二信号，在突发长度的第三部分(例如，第三8位突发长度)期间传达指示来自第一存储器裸片224-1(例如，由其存储)的数据的第三信号，以及在突发长度的第四部分(例如，第四8位突发长度)期间传达指示来自第二存储器裸片224-2(例如，由其存储)的数据的第四信号。在突发长度的第一部分和第三部分期间，来自第二存储器裸片224-2的数据可经预取(例如，经由第一内部数据链路230-1、230-2从第二存储器裸片224-2传送到第一存储器裸片224-1)。类似地和/或同时，第三存储器裸片224-3被配置成经由第二外部数据链路228-2在突发长度的第一部分(“第一BL8”)期间传达指示来自第三存储器裸片224-3(例如，由其存储)的数据的第五信号，在突发长度的第二部分期间传达指示来自第四存储器裸片224-M(例如，由其存储)的数据的第六信号，在突发长度的第三部分期间传达指示来自第三存储器裸片224-3(例如，由其存储)的数据的第七信号，以及在突发长度的第四部分期间传达指示来自第四存储器裸片224-M(例如，由其存储)的数据的第八信号。在突发长度的第一部分和第三部分期间，来自第四存储器裸片224-M的数据可经预取(例如，经由第一内部数据链路230-1、230-2从第四存储器裸片224-M传送到第三存储器裸片224-3)。
尽管图2中未具体示出，但DQ的时序可用第一时钟控制，并且CA链路234中的至少一个的时序可用第二时钟控制。在至少一个实施例中，第一时钟可在比第二时钟更高的频率下操作。举例来说，第一时钟可比第二时钟快四倍地操作，使得数据的读取或写入可在第一时钟的每循环一个传送(指示数据的信号)和第二时钟的每循环一个传送(CA信号)的情况下发生。在此实例中，CA信号可四重负载，并且指示数据的信号可为单个负载。
本公开的至少一个实施例提供优于LPDDR存储器装置操作的优点，同时维持符合LPDDR标准。举例来说，相对较小数量的存储器排可改进读取/写入操作(例如，读取至读取命令时序)。可不使用总突发长度的部分之间的时钟气泡，由此与传统的LPDDR存储器装置范例相比改进时延。此外，与传统的LPDDR方法相比，可放松列地址至列地址延迟要求(tCCD)和/或可使用每裸片较低预取大小。在一些实施例中，不使用LPDDR的各种特征，例如排组群(由此减少时序约束和金属资源和/或成本)、例如在无命令之情况下在突发模式之间进行运行中(OTF)切换的动态操作、突发排序等。
图3是示出根据本公开的数个实施例的读取操作的存储器裸片324-1、324-2之间的链路架构的框图。第一存储器裸片324-1类似于图2中所示出的第一存储器裸片224-1和/或第三存储器裸片224-3。第二存储器裸片324-2类似于图2中所示出的第二存储器裸片224-2和/或第四存储器裸片224-4。为便于说明，将通常参考第一存储器裸片和第二存储器裸片。此外，相对于图3-6，第一存储器裸片和第三存储器裸片有时被称为接口裸片，而第二存储器裸片和第四存储器裸片有时被称为链接裸片。
第一存储器裸片324-1经由外部数据链路328-1耦合到DQ 350。存储器裸片324可相同地制造，并且接着稍后在外部连接(例如，到衬底、中介层、主机等)和/或在内部与其它存储器裸片324连接。举例来说，存储器裸片324的内部组件可为相同的(例如，第二存储器裸片324-2包含“到外部的衬垫”，即使其不连接)。如所示出，对于不具有外部数据链路的第二存储器裸片324-2，“到外部的衬垫”、串行器FIFO、解串行器和一对多路复用器可全部掉电，如由图3中的第二存储器裸片324-2中的“关断”所指示。第一存储器裸片324-1的对应组件可通电。与本文中所描述的其它方法相比，此类实施例可改进制造效率。
在图3中，每一存储器裸片324中所示出的底部方框“简化框图”呈现用于操作存储器裸片324的信令和逻辑的简化视图。举例来说，简化框图中标记为“衬垫”331-1、331-2的框指示连接到内部数据链路总线“LIBUS”的框，如每一存储器裸片324的右上角中的331-1、331-2处所指示。第二存储器裸片324-2经由内部数据链路330-2耦合到第一存储器裸片324-1，所述内部数据链路还可被称为内部DQ“DQD<0:7>”。衬垫331连接到存储器裸片324之间的内部数据链路330-2。
衬垫331经由相应链路总线连接到链路连接电路系统336-1、336-2。在图3的右侧上的框中示出链路连接电路系统336的更详细图示。到链路连接电路系统336的输入包含信号RDWTF、LINK_FLAG、LOAD 348、RLCKLI 344。第二存储器裸片324-2中的链路连接电路系统336-2被示出为具有信号LOAD 348-2，其对应于图4中所示出的LOAD(LINKED DIE)信号448-2。链路连接电路系统336还包含标记为“D<7:0>”的数据输入/输出，表示8位宽数据总线，以及到LIBUS的输入/输出。来自链路连接电路系统336的D<7:0>总线连接到由信号SEL_UP_DNF 346控制的多路复用器。
链路连接电路系统336可根据以下真值表操作：
表1
案例 链路旗标 RDWTF 负载
1 低 高 低
2 高 高 高
3 低 低 高
4 高 低 低
RDWTF信号有效地指示正在执行读取操作还是写入操作。案例1和案例2可用作读取操作的部分。案例3和案例4可用作写入操作的部分，并且关于图5-6更详细进行描述。在案例2中，根据信号RLCKLI 344将信号RLCK_D传送到衬垫331，如图3中由虚线341指示。案例2可应用于第二存储器裸片324-2以经由内部数据链路330-2将指示来自第二存储器裸片324-2(例如，由其存储)的数据的信号传送到第一存储器裸片324-1，如图3中由虚线343指示。虚线343还指示数据从第二存储器裸片324-2的存储器阵列、通过链路连接电路系统336-2、通过衬垫331-2、通过内部数据链路330-2、通过衬垫331-1、通过链路连接336-1到串行器342-1的路径。当指示来自第二存储器裸片324-2(例如，由其存储)的数据的信号正经由内部数据链路330-2传送到第一存储器裸片324-1时，来自第一存储器裸片324-1的数据可传送到外部数据链路328-1，如由虚线347指示。
在案例1中，根据信号RLCKLI信号344从衬垫331接收信号，如图3中由虚线345指示。案例1可应用于第二存储器裸片324-2以通过第一存储器裸片324-1经由内部数据链路330-2和衬垫331-2从第二存储器裸片324-2接收根据案例1发送的信号。
作为读取操作的部分，指示来自第一存储器裸片324-1(例如，由其存储)的数据的信号到达先入先出(FIFO)串行器342，之后是指示来自第二存储器裸片324-2(例如，由其存储)的数据的信号。指示数据的信号从FIFO 342传送到“到外部的衬垫”且经由外部数据链路328-1传送到DQ 350。
图4是根据本公开的数个实施例的读取操作的时序图。时序图对应于关于图3中所示出的存储器裸片之间的链路架构的图示出的读取操作。在图4中，时钟信号452表示系统时钟，例如CA时钟。可发布读取命令，如由命令信号454中的“RD”指示。读取时钟444可在比CA时钟更大的频率下操作，如读取时钟信号RLCK_LI 444中所指示。
负载信号448-2对应于与图3中的第二存储器裸片324-2的链路连接336-2相关联的信号348-2。如上文关于图3所描述，当链路旗标信号和RDWTF信号两者匹配时，第二存储器裸片上的负载信号448-2可变高。如图4中所示出，根据负载信号448-2触发两个负载。负载信号448-2上的第一触发455-1对应于读取时钟444上的第一突发的开始。负载信号448-2上的第二触发455-2的开始对应于读取时钟444上的第二突发的开始。读取时钟444上的第一突发的结束对应于信号SEL_UP_DNF 446变高，并且读取时钟444上的第二突发的结束对应于信号SEL_UP_DNF 446变低。相对于图3，信号SEL_UP_DNF 346应用于第一存储器裸片324-1中的多路复用器以控制不同突发的多路复用。
负载信号448-2上的第一触发455-1还对应于第一存储器裸片的信号FIFO_IN 440上的第一触发。同时，指示数据的信号开始在第一裸片的数据总线(“DBUS”)上传送，如由DBUS(IF_DIE)438-1上的第一眼睛451-1指示，并且在第二裸片的数据总线上传送，如由DBUS(LINKED_DIE)438-2上的眼睛指示。相对于图3，这对应于指示数据的信号在第一存储器裸片324-1的数据总线338-1上传送(由虚线347的部分指示)且在第二存储器裸片324-2的数据总线338-2上传送(由虚线343的部分指示)。如上文所描述，指示来自第二存储器裸片(例如，由其存储)的数据的信号传送到第一存储器裸片，并且前往第一存储器裸片的数据总线。这在图4中由数据总线438-1上的第三眼睛451-3指示。数据总线438-1上的第二眼睛451-2表示不传送到FIFO的无效数据，因为信号FIFI_IN(IF_DIE)440仅结合第一眼睛451-1和第三眼睛451-3触发。
信号FIFO_IN 440应用于图3中所示出的第一存储器裸片324-1的串行器FIFO342。信号FIFO_IN 440上的第一触发453-1的结束对应于DATA IN FIFO<0>442上的眼睛的睁开，这表示指示来自第一存储器裸片(例如，由其存储)的数据的信号存在于FIFO中。信号FIFO_IN 440上的第二触发453-2的开始对应于DATA IN FIFO<1>442上的眼睛的睁开，这表示指示来自第二存储器裸片(例如，由其存储)的数据的信号存在于FIFO中。信号FIFO_IN440上的第二触发453-2的结束对应于DATA IN FIFO<0>442上的眼睛的闭合。尽管出于清楚起见在单独线上示出，但DATA IN FIFO<0>和DATA IN FIFO<1>两者可对应于图3中第一存储器裸片324-1的FIFO 342。
DQ线450示出指示数据的信号经由外部数据链路328-1传送到DQ 350，如图3中所示出。DQ线450示出指示源自第一存储器裸片的数据的第一信号477-1和指示源自第二存储器裸片的数据的第二信号477-2。
图5是示出根据本公开的数个实施例的写入操作的存储器裸片之间链路架构的框图。第一存储器裸片524-1经由外部数据链路528-1耦合到DQ 550。如所示出，对于不具有外部数据链路的第二存储器裸片524-2，“到外部的衬垫”、串行器FIFO、解串行器和一对多路复用器可全部掉电，如由图5中的第二存储器裸片524-2中的“关断”所指示。第一存储器裸片524-1的对应组件可通电。
衬垫531-1、531-2经由相应链路总线连接到链路连接电路系统536-1、536-2。到链路连接电路系统536的输入包含信号RDWTF、LINK_FLAG、LOAD 548、RLCKLI 544。第一存储器裸片524-1中的链路连接电路系统536-1被示出为具有信号LOAD 548-1，其对应于图6中所示出的信号LOAD(LINKED DIE)648-1。链路连接电路系统536还包含标记为“D<7:0>”的数据输入/输出，表示8位宽数据总线，以及到LIBUS的输入/输出。来自链路连接电路系统536的D<7:0>总线连接到由信号SEL_UP_DNF 546控制的多路复用器。
链路连接电路系统536可根据表1操作。参考上表1，案例3和案例4可用作写入操作的部分。在案例3中，根据信号RLCKLI 544将信号RLCKIF(指示数据发送到接口裸片)传送到衬垫531，如图5中由虚线563指示。在案例4中，根据信号RCLKLI 544将信号传送到衬垫531-2，如由虚线561所示出。案例4可应用于第二存储器裸片524-2以将数据从第一存储器裸片524-1写入到第二存储器裸片524-2。虚线565指示数据从第一存储器裸片524-1的串行器和/或解串行器、通过数据总线538-1、链路连接536-1、衬垫531-1、内部数据链路530-2、衬垫531-2、链路连接536-2、数据总线538-2且经由DBUSA<15:0>556-2到第二存储器裸片524-2的存储器阵列的路径。虚线567指示数据从第一存储器裸片524-1的串行器或解串行器、通过数据总线538-1且经由DBUSA<15:0>556-1到第一存储器裸片524-1的存储器阵列的路径。
作为写入操作的部分，指示待写入到第一存储器裸片524-1的数据的信号可从DQ550和到第一存储器裸片524-1的串行器和/或解串行器的外部数据链路528-1接收，之后是指示待写入到第二存储器裸片524-2的数据的信号。意欲去往第一存储器裸片524-1的信号可经由第一存储器裸片524-1的数据总线538-1和556-1写入到所述第一存储器裸片上。意欲去往第二存储器裸片524-2的信号可经由数据总线538-1、链路连接536-1、内部数据链路530-2、链路连接536-2和数据总线538-2、556-2传递到所述第二存储器裸片。尽管未具体示出，但在一些实施例中，可在指示意欲去往第一存储器裸片524-1的数据的信号之前从DQ550接收指示意欲去往第二存储器裸片524-2的数据的信号。在此类实施例中，指示用于第二存储器裸片524-2的数据的信号可传递到所述第二存储器裸片，同时指示用于第一存储器裸片524-1的数据的信号正被接收。
图6是根据本公开的数个实施例的写入操作的时序图。时序图对应于关于图5中所示出的存储器裸片之间的链路架构的图示出的读取操作。在图6中，时钟信号652表示系统时钟，例如CA时钟。可发布写入命令，如由命令信号654中的“WR”指示。读取时钟644可在比CA时钟更大的频率下操作，如读取时钟信号RLCK_LI 644中所指示。读取时钟644还可被称为写入时钟和/或读取/写入时钟。
DQ线650示出经由外部数据链路528-1从DQ 550接收指示数据的信号，如图5中所示出。DQ线650示出指示意欲去往第一存储器裸片的数据的第一信号677-1和指示意欲去往第二存储器裸片的数据的第二信号657-2。
指示意欲去往第一存储器裸片的数据的信号开始在第一裸片的数据总线(“DBUS”)上传送，如由DBUS(IF_DIE)638-1上的第一眼睛671-1所指示。指示意欲去往第二存储器裸片的数据的信号沿循第一裸片的数据总线，如由DBUS(IF_DIE)638-1上的第二眼睛671-2所指示。
信号FIFO_IN(IF_DIE)640应用于第一存储器裸片的串行器FIFO。FIFO_IN信号640上的第一触发673-1的开始对应于DBUSa(IF_DIE)656-1上的眼睛的睁开，这表示指示用于第一存储器裸片的数据的信号存在于图5中所示出的数据总线556-1中(在写入到存储器之前，如由虚线567的部分所指示)。FIFO_IN信号640上的第一触发673-1的结束对应于DBUS(IF_DIE)638-1上的数据，所述数据从意欲去往第一存储器裸片的数据改变为意欲去往第二存储器裸片的数据。
信号FIFO_IN 640上的第一触发673-1的结束还对应于信号LOAD(IF_DIE)648-1上的第一触发675-1的开始。信号LOAD(IF_DIE)648-1对应于与图5中的第一存储器裸片524-1的链路连接336-1相关联的信号LOAD 548-1。信号LOAD(IF_DIE)648-1上的第一触发675-1的结束对应于读取时钟644上的第一突发的开始。当链路旗标信号和RDWTF信号两者匹配时，第一存储器裸片上的负载信号648-1可变高，如上文所描述。
信号FIFO_IN 640上的第二触发673-2的开始对应于DBUS(LINKED_DIE)638-2上的眼睛的睁开，这表示指示用于第二存储器裸片的数据的信号存在于图5中所示出的数据总线538-2中。信号FIFO_IN 640上的第二触发673-2的开始还对应于DBUS(IF_DIE)638-1上的第二眼睛671-2的闭合，指示全部数据已传递通过图5中所示出的第一存储器裸片524-1的数据总线538-1。信号FIFO_IN 640上的第二触发673-2的开始对应于读取时钟644上的第一突发的结束。
读取时钟644上的第一突发的结束对应于信号SEL_UP_DNF 646变高，这还对应于信号LOAD(IF_DIE)648-1上的第二触发675-2。相对于图5，信号SEL_UP_DNF 546应用于第一存储器裸片524-1中的多路复用器以控制不同突发的多路复用。信号LOAD(IF_DIE)648-1上的第二触发675-2的结束对应于读取时钟644上的第二突发的开始。读取时钟644上的第二突发的结束对应于DBUSa(LINKED DIE)656-2上的眼睛的睁开，这表示指示用于第二存储器裸片的数据的信号存在于图5中所示出的数据总线556-2中(在写入到存储器之前，如由虚线565的部分所指示)。
图7是根据本公开的数个实施例的存储器裸片的堆叠760的框图。堆叠760可包含形成在相同衬底(例如，图2中所示出的衬底232)上的四个存储器裸片724-1、724-2、724-3和724-4(单独或统称为一或多个存储器裸片724)，但实施例不限于堆叠可包含的特定数量的存储器裸片。存储器裸片724-1和724-3可为经由相应外部数据链路(例如，图2中所示出的外部数据链路228-1和228-2)耦合到衬底的初级存储器裸片，并且存储器裸片724-2和724-4可为分别经由相应内部数据链路(例如，图2中所示出的内部数据链路230-1、……、230-4)耦合到初级存储器裸片724-1和724-3的次级存储器裸片。如本文中所描述，可经由相应初级存储器裸片724-1和724-3将存储在次级存储器裸片724-2和724-4中的数据传送出堆叠760。
如本文中所描述，存储器单元可指经由内部数据链路彼此耦合的初级存储器裸片和次级存储器裸片的集合。举例来说，堆叠760可包含两个存储器单元：第一存储器单元，其包含初级存储器裸片724-1和次级存储器裸片724-3；以及第二存储器单元，其包含初级存储器裸片724-2和次级存储器裸片724-4。
可提供数据路径758以用于向/从存储器裸片724的相应第一部分724-1-1和724-3-1传送数据，并且可提供数据路径759以用于向/从存储器裸片的相应第二部分724-1-2和724-3-2传送数据。数据路径758可包含DQ引脚，数据路径759可包含一或多个DMI引脚，反之亦然。举例来说，数据路径758可包含16个DQ引脚(例如，用于每一初级存储器裸片724-1、724-3的8个DQ引脚)，并且数据路径759可包含2个DMI引脚(例如，用于每一初级存储器裸片724-1、724-3的一(1)个DMI引脚)，这可促使每次经由数据路径758进行16位数据传送且每次经由数据路径759进行2位数据传送。
存储器传送块可由从/向存储器裸片724传送(例如，经由相应初级存储器裸片724-1和724-3)的数据构成，所述存储器裸片包含例如两个初级存储器裸片724-1和724-3(的第一部分724-1-1和724-3-1)和两个次级存储器裸片724-2和724-4(的第一部分724-2-1和724-4-1)。如本文中所使用，存储器传送块是指一起传送到存储器裸片(例如，存储器裸片724)或主机(例如，图1中所示出的主机104)的数据的单元。
在一个实例中，每一存储器裸片724的相应第一部分724-1-1、724-2-1、724-3-1、724-4-1可被配置成用于128位的主机数据，所述主机数据可经由具有8个DQ的相应外部数据链路且在16位突发长度(例如，16拍)之上传送。举例来说，在第一16位突发长度期间，存储在每一初级裸片724-1、724-3中的128位数据可在16个拍经由相应的8个DQ传送(例如，每拍8位)，从而促使在16个拍之上从每一初级裸片724-1、724-3传送128位。随后，存储在次级裸片724-2、724-4中的每一个中的数据(且已在第一16位突发长度期间经预取到相应初级存储器裸片724-1、724-3)可在后续16个拍之上经由相应的8个DQ传送(例如，每拍8位)，从而促使在后续16个拍之上从每一次级裸片724-1、724-3传送128位。因此，在此实例中，在32个拍之上经由具有8个DQ的每一外部数据链路从初级存储器裸片和次级存储器裸片的相应集合(例如，初级存储器裸片724-1和724-2和次级存储器裸片724-3和724-4的集合)传送256位。
在一个实例中，每一存储器裸片724的相应第二部分724-1-2、724-2-2、724-3-2、724-4-2可被配置成用于辅助数据，所述辅助数据可经由相应外部数据链路的一或多个DMI引脚传送。辅助数据可包含与存储器操作的执行相关联的错误检测信息、错误校正信息和/或元数据。举例来说，每一存储器裸片724的相应第二部分可包含具有9位的错误校正信息、具有1位的元数据和具有4位的错误检测信息，使得每一存储器裸片724可被配置成用于总共14位的辅助数据。如本文中所描述，错误检测信息可为CRC数据。错误校正信息可为用于校正相同存储器裸片内的位错误的奇偶校验。举例来说，奇偶校验数据可校正相应存储器裸片724上的单位错误。奇偶校验数据可进一步指示(例如，检测)两位错误，而不校正两位错误。错误检测信息(例如，CRC)可进一步指示不可使用奇偶校验校正/检测的特定位错误。
图8是根据本公开的数个实施例的用于芯片猎杀操作的存储器裸片的堆叠860的框图。每一堆叠860-1、860-2、860-3、860-4、860-5(单独或统称为存储器裸片的一或多个堆叠860)可类似于图7中所示出的存储器裸片的堆叠760。尽管图8中示出了存储器裸片的5个堆叠860，但实施例不限于可被配置成用于芯片猎杀操作的存储器裸片的特定数量的堆叠。
存储器裸片的堆叠被配置成用于芯片猎杀操作通常是指其中从经错误校正以及使用相同奇偶校验(例如，芯片猎杀奇偶校验，例如LPCK奇偶校验)进行芯片猎杀操作的堆叠传送数据的情形。举例来说，在突发的相同拍期间(在突发的第一部分的拍期间，例如在第一16BL的第一拍期间)从堆叠860的相应初级存储器裸片传送的数据和在突发的相同拍期间(在突发的第二部分的拍期间，例如在后续16BL的第一拍期间)从堆叠860的相应次级存储器裸片传送的数据可形成单个码字，可对所述码字执行芯片猎杀操作。通常，“码字”包括由ECC单独保护的数据的最小集合。通常，码字可为存储器裸片所允许的最小读取单元，但实施例不限于此。
可基于来自存储器裸片的堆叠860的数据而形成多个码字。码字的第一集合中的每一码字可由经由数据路径858-1、858-2、858-3、858-4、858-5从堆叠860的每一存储器裸片的相应第一部分(例如，图7中所示出的第一部分724-1-1、724-2-1、724-3-1、724-4-1)接收的多位符号(例如，8位符号)构成。多位符号可为非二进制符号。举例来说，具有N位的非二进制符号可为有限伽罗瓦域的2N个元素中的一个。如本文中所使用，多位符号和非二进制符号可在此互换地使用，并且可具有相同含义，视上下文而定。
码字的第二(例如，后续)集合中的每一码字可由经由数据路径859-1、859-2、859-3、859-4、859-5从堆叠860的每一存储器裸片的相应第二部分(例如，第二部分724-1-2、724-2-2、724-3-2和724-4-2)接收的多位符号(例如，9位符号或5位符号)构成。在其中图7中所示出的每一存储器裸片724的相应第二部分在此包含9位错误校正信息、1位元数据和4位错误检测信息(对于堆叠860的每一存储器裸片，总共14位)的实例中，第二集合的第一码字可包含堆叠860的每一存储器裸片的9位符号，并且第二集合的第二(最后)码字可包含5位符号(包括相应错误检测信息和元数据的5位)。
图8中所示出的示例码字849可包含在一或多个拍之上从堆叠860传送的符号(例如，数据符号和奇偶校验符号)。举例来说，从堆叠860的存储器裸片的第一部分(例如，图7中所示出的第一部分724-1-1、724-2-1、724-3-1和724-4-1)传送的码字849的符号可在突发的相应单个拍之上传送，而从堆叠860的存储器裸片的第二部分(例如，图7中所示出的第二部分724-1-1、724-2-1、724-3-1和724-4-1)传送的码字849的符号可在突发的多个拍之上传送。
如图8中所示出，码字849包含18个符号，其包含来自存储器裸片的堆叠860-1的第一符号集合862-1(来自堆叠860-1的相应初级存储器裸片的两个数据符号和来自堆叠860-1的相应次级存储器裸片的两个数据符号)、来自存储器裸片的堆叠860-2的第二符号集合862-2(来自堆叠860-2的相应初级存储器裸片的两个数据符号和来自堆叠860-2的相应次级存储器裸片的两个数据符号)、来自存储器裸片的堆叠860-3的第三符号集合862-3(来自堆叠860-3的相应初级存储器裸片的两个数据符号和来自堆叠860-3的相应次级存储器裸片的两个数据符号)、来自存储器裸片的堆叠860-4的第四符号集合862-4(来自堆叠860-4的相应初级存储器裸片的两个数据符号和来自堆叠860-4的相应次级存储器裸片的两个数据符号)，以及来自存储器裸片的堆叠860-5的第五符号集合862-5(来自堆叠860-5的初级存储器裸片的一个奇偶校验符号和来自堆叠860-5的次级存储器裸片的一个奇偶校验符号)。
堆叠860中的至少一个堆叠可被配置成用于奇偶校验数据，例如LPCK奇偶校验，其可用于芯片猎杀操作。举例来说，堆叠860-5可被配置成用于LPCK奇偶校验数据。如图8中所示出，堆叠860-5的初级存储器裸片和次级存储器裸片的单个集合经去填充，使得仅堆叠860-5的初级存储器裸片和次级存储器裸片的单个集合被配置成用于奇偶校验数据。因此，在此实例中，开销为12.5％(码字849的2个奇偶校验符号/16个数据符号)。
继续此实例，从存储器裸片的堆叠860-1、860-2、860-3和860-4传送的主机数据(例如，数据符号)和从存储器裸片的堆叠860-5传送的LPCK奇偶校验数据(例如，奇偶校验符号)可形成码字，并且芯片猎杀操作可视需要使用奇偶校验数据对码字执行。尽管特定数量的存储器裸片(例如，符号)失效，但对码字执行的芯片猎杀操作可恢复码字。举例来说，在图8中所示出的实施例中，对具有2个奇偶校验符号和16个数据符号的码字执行的芯片猎杀操作可校正多达一个符号错误且检测多达两个符号错误。
每一码字可由分别从堆叠860的存储器裸片传送的数个符号构成。举例来说，在图8中所示出的实施例中，码字可包含分别来自每一堆叠860-1、……和860-4的4个裸片的16个数据符号(例如，来自堆叠860-1、……、860-4的16个数据符号)和分别来自堆叠860-5的2个裸片的2个奇偶校验符号(例如，来自堆叠860-5的两个符号)。对总共18个符号中具有两个奇偶校验符号的码字执行的LPCK操作可校正多达一个符号错误。在图8中所示出的实施例中，具有码字的存储器传送块可包含256字节(来自每一堆叠860的64字节)的数据符号和32字节(来自堆叠860-5的32字节)的奇偶校验符号。
耦合到被配置成用于码字(例如，包含条纹化在一起的数据符号和奇偶校验符号)的存储器裸片的一或多个堆叠860的数个信道(例如，图1中所示出的信道118)可被称为LPCK信道。如本文中所使用，共享相同奇偶校验符号的数据符号可被称为条纹化在一起(连同奇偶校验符号)。
计算系统(例如，图1中所示出的计算系统100)可包含多个LPCK信道。举例来说，存储器装置(例如，图1中所示出的存储器装置116)可被配置成用于三个单独LPCK信道，每一LPCK信道包含被配置成用于主机数据的存储器裸片的4个堆叠和被配置成用于LPCK奇偶校验数据的存储器裸片的堆叠的至少部分，例如那些堆叠860。因此，在其中每一堆叠860的相应外部数据链路包含8个DQ的实例中，每一LPCK信道可每突发的拍传送72位(8位*9个存储器裸片)。
图9是根据本公开的数个实施例的用于芯片猎杀操作的存储器裸片的堆叠960的另一框图。每一堆叠960-1、960-2、960-3(单独或统称为存储器裸片的一或多个堆叠960)可类似于图7中所示出的存储器裸片的堆叠和/或图8中所示出的存储器裸片的堆叠860。
存储器裸片的堆叠960可按与图8中所示出的存储器裸片的堆叠860类似的方式被配置成用于芯片猎杀操作。不同于图8中所示出的实施例，图9中所示出的实施例包含3个堆叠，其中存储器裸片的2个堆叠960-1和960-2被配置成用于主机数据，并且存储器裸片的1个堆叠960-3被配置成用于奇偶校验数据，例如LPCK奇偶校验数据。类似于图8中所示出且如图9中所示出的实施例，堆叠960-3的初级存储器裸片和次级存储器裸片的单个集合经去填充，使得仅堆叠960-3的初级存储器裸片和次级存储器裸片的单个集合被配置成用于奇偶校验数据。
如图9中所示出，码字949包含10个符号，其包含来自存储器裸片的堆叠960-1的第一符号集合962-1(来自堆叠960-1的相应初级存储器裸片的两个数据符号和来自堆叠960-1的相应次级存储器裸片的两个数据符号)、来自存储器裸片的堆叠960-2的第二符号集合962-2(来自堆叠960-2的相应初级存储器裸片的两个数据符号和来自堆叠960-2的相应次级存储器裸片的两个数据符号)以及来自存储器裸片的堆叠960-3的第三符号集合962-3(来自堆叠960-3的初级存储器裸片的一个奇偶校验符号和来自堆叠960-3的次级存储器裸片的一个奇偶校验符号)。对总共18个符号中具有两个奇偶校验符号的码字执行的LPCK操作可校正多达一个符号错误。因此，在此实例中，开销(2个奇偶校验符号/8个数据符号)为25％。此外，图9中所示出的实施例的存储器传送块可包含128字节(来自每一堆叠960的64字节)的数据符号和32字节(来自堆叠960-3的32字节)的奇偶校验符号。
存储器裸片的堆叠960可为单个LPCK信道。在一个实例中，存储器装置(例如，图1中所示出的存储器装置116)可被配置成用于五个单独LPCK信道，每一LPCK信道包含被配置成用于主机数据的存储器裸片的2个堆叠和被配置成用于LPCK奇偶校验数据的存储器裸片的堆叠的至少部分，例如那些堆叠960。因此，在其中每一堆叠960的相应外部数据链路包含8个DQ的实例中，每一LPCK信道可每突发的拍传送40位(8位*5个存储器裸片)。
图10是根据本公开的数个实施例的用于存储器裸片的堆叠的数据保护的方法1070的流程图。方法1070可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法1070由图1中所示出的中央控制器部分110执行。尽管以特定序列或次序来展示，但除非另有指定，否则可修改过程的次序。因此，所示出实施例应仅作为实例理解，并且所示出过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非每一个实施例中都需要全部过程。其它过程流程是可能的。
在1072处，在突发长度的第一部分期间，可经由第一外部数据链路(例如，图2中所示出的外部数据链路228-1或228-2)从第一数目个存储器单元(例如，图8中所示出的存储器裸片的堆叠860-1、……、860-4的存储器单元或图9中所示出的存储器裸片的堆叠960-1和960-2的存储器单元)中的每一存储器单元的相应初级存储器裸片(例如，图7中所示出的初级存储器裸片724-1和724-3)发送指示第一主机数据的信号。在1074处，在突发长度的第一部分期间，可经由第二外部数据链路(例如，图2中所示出的外部数据链路228-1或228-2、图3中所示出的外部数据链路328-2或图5中所示出的外部数据链路528-2)从第二存储器单元(例如，图8中所示出的存储器裸片的堆叠860-5的存储器单元或图9中所示出的存储器裸片的堆叠960-3的存储器单元)的初级存储器裸片(例如，图7中所示出的初级存储器裸片724-1或724-3)发送指示用于对第一主机数据执行错误校正操作的第一奇偶校验数据的信号。
在1076处，在突发长度的第二部分期间，可经由第一外部数据链路从第一数目个存储器单元中的每一存储器单元的次级存储器裸片(例如，图7中所示出的次级存储器裸片724-2和724-4)发送指示第二主机数据的信号。在1078处，在突发长度的第二部分期间，可经由第二外部数据链路从第二存储器单元的次级存储器裸片(例如，图7中所示出的次级存储器裸片724-2或724-4)发送指示用于对第二主机数据执行错误校正操作的第二奇偶校验数据的信号。
在一些实施例中，在突发长度的第一部分期间，可经由第一内部数据链路将指示第二主机数据的信号从第一数目个存储器单元中的每一存储器单元的次级存储器裸片发送到第一数目个存储器单元中的相应存储器单元的初级存储器裸片。此外，可经由第二内部数据链路(例如，图2中所示出的内部数据链路230-2或230-4、图3中所示出的内部数据链路330-2或图5中所示出的内部数据链路530-2)将指示第二奇偶校验数据的信号从第二存储器单元的次级存储器裸片发送到第二存储器单元的初级裸片。
在一些实施例中，在突发长度的第一部分期间，可经由第一外部数据链路的数据掩码反转(DMI)引脚(例如，图7、图8和图9中分别示出的数据路径759、859或959的DMI引脚)从第一数目个存储器单元中的每一存储器单元的相应初级存储器裸片发送指示对应于第一主机数据的辅助数据的信号。此外，在突发长度的第一部分期间，可经由第二外部数据链路的DMI引脚(例如，图7、图8和图9中分别示出的数据路径759、859或959的DMI引脚)从第二存储器单元的初级存储器裸片发送指示对应于第一奇偶校验数据的辅助数据的信号。在一些实施例中，在突发长度的第二部分期间，可经由第一外部数据链路的DMI引脚从第一数目个存储器单元中的每一存储器单元的相应次级存储器裸片发送指示对应于第二主机数据的辅助数据的信号。此外，可经由第二外部数据链路的DMI引脚从第二存储器单元的次级存储器裸片发送指示对应于第二奇偶校验数据的辅助数据的信号。
图11是根据本公开的数个实施例的用于存储器裸片的堆叠的数据保护的另一方法1180的流程图。方法1180可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法1180由图1中所示出的中央控制器部分110执行。尽管以特定序列或次序来展示，但除非另有指定，否则可修改过程的次序。因此，所示出实施例应仅作为实例理解，并且所示出过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非每一个实施例中都需要全部过程。其它过程流程是可能的。
在1182处，在突发长度的第一部分期间，可经由相应第一外部链路(例如，图2、图3和图5中分别示出的外部数据链路228-1、228-2、328-2和528-2)从第一数目个存储器单元(例如，图8中所示出的存储器裸片的堆叠860-1、……、860-4的存储器单元或图9中所示出的存储器裸片的堆叠960-1和960-2的存储器单元)的相应初级存储器裸片(例如，图7中所示出的初级存储器裸片724-1和724-3)接收指示第一数目个数据符号(例如，图8中所示出的数据符号862-1、……、862-4或图9中所示出的数据符号962-1和962-2)的信号。在1184处，在突发长度的第一部分期间，可经由第二外部链路(例如，图2中所示出的外部数据链路228-1或228-2、图3中所示出的外部数据链路328-2或图5中所示出的外部数据链路528-2)从第二存储器单元(例如，图8中所示出的存储器裸片的堆叠860-5的存储器单元或图9中所示出的存储器裸片的堆叠960-3的存储器单元)的初级裸片(例如，图7中所示出的初级存储器裸片724-1或724-3)接收指示第一数目个奇偶校验符号(例如，图8中所示出的奇偶校验符号862-5或图9中所示出的奇偶校验符号962-3)的信号。
在1186处，在突发长度的第二部分期间，可经由相应第一外部链路从第一数目个存储器单元的相应次级存储器裸片(例如，图7中所示出的次级存储器裸片724-2和724-4)接收指示第二数目个数据符号(例如，图8中所示出的数据符号862-1、……、862-4或图9中所示出的数据符号962-1和962-2)的信号。在1088处，在突发长度的第二部分期间，可经由第二外部链路从第二存储器单元的次级存储器裸片(例如，图7中所示出的次级存储器裸片724-2或724-4)接收指示第二数目个奇偶校验符号(例如，图8中所示出的奇偶校验符号862-5或图9中所示出的奇偶校验符号962-3)的信号。在1190处，可使用第一数目个奇偶校验符号和第二数目个奇偶校验符号对包括第一数目个数据符号和第二数目个数据符号以及第一数目个奇偶校验符号和第二数目个奇偶校验符号的码字(例如，图8和图9中分别示出的码字849或949)执行错误校正操作以校正码字中的一或多个符号错误。
在一些实施例中，在突发长度的第一部分期间，可经由相应第一外部链路从第一数目个存储器单元的相应初级存储器裸片接收指示对应于第一数目个数据符号的错误校正信息和错误检测信息的信号。此外，在突发长度的第二部分期间，可经由相应第一外部链路从第一数目个存储器单元的相应次级存储器裸片接收指示对应于第二数目个数据符号的错误校正信息和错误检测信息的信号。此外，可使用分别在突发长度的第一部分和第二部分期间接收的错误校正信息在第一数目个数据符号和第二数目个数据符号上校正第一数目个数据符号和第二数目个数据符号中的相应数据符号上的一或多个位错误。
在一些实施例中，在校正一或多个位错误之后，可使用分别在突发长度的第一部分和第二部分期间接收的错误检测信息对第一数目个数据符号和第二数目个数据符号执行错误检测操作。在一些实施例中，可响应于对第一数目个数据符号和第二数目个数据符号执行的错误检测操作指示一或多个错误不可使用错误校正信息校正而执行错误校正操作。
在一些实施例中，可在突发长度的多个拍之上接收指示第一数目个数据符号、第二数目个数据符号、第一奇偶校验符号或第二奇偶校验符号的相应信号。在一些实施例中，可在突发长度的相应单个拍之上接收指示第一数目个数据符号、第二数目个数据符号、第一奇偶校验符号或第二奇偶校验符号的相应信号。
虽然在本文中已示出和描述具体实施例，但本领域的技术人员将了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本公开意欲涵盖本公开的一或多个实施例的修改或变化。应理解，以上描述已以说明性方式而非限制性方式进行。对于本领域的技术人员而言在审阅上述描述之后以上实施例的组合及本文中未具体描述的其它实施例将是显而易见的。本公开的一或多个实施例的范围包含使用以上结构和过程的其它应用。因此，本公开的一或多个实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等同物的完整范围而确定。
在前述具体实施方式中，出于简化本公开的目的而将一些特征一起分组在单个实施例中。本公开的此方法不应被理解为反映以下意图：本公开的所公开实施例必须使用比每一权利要求中明确陈述的特征更多的特征。相反，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入具体实施方式中，其中每项权利要求就其自身而言作为单独的实施例。

Claims (20)

1.一种用于为存储器裸片集合提供数据保护的设备，其包括：
第一数目个存储器单元，其被配置成用于主机数据，所述第一数目个存储器单元中的每一存储器单元进一步包括：
初级存储器裸片(224-1、224-3；324-1；524-1；724-1；724-3)，其被配置成用于所述主机数据的相应第一部分且经由相应第一外部数据链路(228；328；528)耦合到相应第一衬底(232)；以及
次级存储器裸片(224-2、224-M；324-2；724-2、724-4)，其被配置成用于所述主机数据的相应第二部分且经由相应第一内部数据链路(230；330；530)耦合到所述初级存储器裸片；以及
第二存储器单元，其被配置成用于奇偶校验数据以对所述主机数据执行错误校正操作，所述第二存储器单元进一步包括：
初级存储器裸片(224-1、224-3；324-1；524-1；724-1；724-3)，其被配置成用于所述奇偶校验数据的相应第一部分且经由相应第二外部数据链路(228；328；
528)耦合到相应第二衬底(232)；以及
次级存储器裸片(224-2、224-M；324-2；724-2、724-4)，其被配置成用于所述奇偶校验数据的相应第二部分且经由相应第二内部数据链路(230；330；530)耦合到所述初级存储器裸片。
2.根据权利要求1所述的设备，其中：
所述第一数目个存储器单元中的每一存储器单元的所述次级存储器裸片不耦合到所述相应第一衬底；并且
所述第二存储器单元的所述次级存储器裸片不耦合到所述相应第二衬底。
3.根据权利要求1所述的设备，其中：
所述第一数目个存储器单元或所述第二存储器单元的每一存储器裸片进一步包括对应于存储在相应存储器裸片中的所述主机数据或所述奇偶校验数据的辅助数据；并且
所述辅助数据包括对应于存储在所述相应存储器裸片中的所述主机数据或所述奇偶校验数据的错误校正信息、错误检测信息或元数据或其任何组合。
4.根据权利要求3所述的设备，其中所述错误检测信息包括对应于存储在所述相应存储器裸片中的所述主机数据或所述奇偶校验数据的循环冗余检查CRC数据。
5.根据权利要求3所述的设备，其中所述错误校正信息被配置成校正存储在所述相应存储器裸片中的所述主机数据或所述奇偶校验数据中的一或多个位错误。
6.根据权利要求1至5中任一权利要求所述的设备，其中所述相应第一外部数据链路或所述相应第二外部数据链路或这两者包括数个数据引脚和数个数据掩码反转DMI引脚。
7.根据权利要求6所述的设备，其中：
所述数个数据引脚被配置成用于交换所述主机数据或所述奇偶校验数据；并且
所述数个DMI引脚被配置成用于交换对应于所述主机数据或所述奇偶校验数据的辅助数据。
8.根据权利要求1至5中任一权利要求所述的设备，其中：
所述主机数据对应于数个数据符号(862-1、……、862-4；962-1、962-2)；并且
所述奇偶校验数据对应于数个奇偶校验符号(862-5；962-3)；
其中所述数个奇偶校验符号被配置成校正所述数个数据符号中的一或多个符号错误。
9.根据权利要求1至5中任一权利要求所述的设备，其中所述第一数目个存储器单元和所述第二存储器单元形成低功率芯片猎杀LPCK信道，并且其中所述设备进一步包括一或多个LPCK信道(118-1、……、118-N)。
10.根据权利要求9所述的设备，其进一步包括一或多个存储器装置(116-1、……、116-N)，其各自包括形成在相同衬底(232)上的至少两个存储器单元，并且其中所述一或多个存储器装置中的至少一个的存储器裸片(224；324；724)经历不同的LPCK信道(118-1、……、118-N)。
11.根据权利要求1至5中任一权利要求所述的设备，其中所述第一数目个存储器单元中的至少两个存储器单元形成在相同的第一衬底上。
12.一种为存储器裸片集合提供数据保护的方法，其包括：
在突发长度的第一部分期间：
经由第一外部数据链路(228；328；528)从第一数目个存储器单元中的每一存储器单元的相应初级存储器裸片(224-1、224-3；324-1；524-1；724-1；724-3)发送指示第一主机数据的信号；以及
经由第二外部数据链路(228；328；528)从第二存储器单元的初级存储器裸片(224-1、224-3；324-1；524-1；724-1；724-3)发送指示用于对所述第一主机数据执行错误校正操作的第一奇偶校验数据的信号；以及
在所述突发长度的第二部分期间：
经由所述第一外部数据链路(228；328；528)从所述第一数目个存储器单元中的每一存储器单元的次级存储器裸片(224-2、224-M；324-2；724-2、724-4)发送指示第二主机数据的信号；以及
经由所述第二外部数据链路(228；328；528)从所述第二存储器单元的次级存储器裸片(224-2、224-M；324-2；724-2、724-4)发送指示用于对所述第二主机数据执行所述错误校正操作的第二奇偶校验数据的信号。
13.根据权利要求12所述的方法，其进一步包括在所述突发长度的所述第一部分期间：
经由第一内部数据链路(230；330；530)将指示所述第二主机数据的信号从所述第一数目个存储器单元中的每一存储器单元的所述次级存储器裸片发送到所述第一数目个存储器单元中的所述相应存储器单元的所述初级存储器裸片；以及
经由第二内部数据链路(230；330；530)将指示所述第二奇偶校验数据的信号从所述第二存储器单元的所述次级存储器裸片发送到所述第二存储器单元的所述初级裸片。
14.根据权利要求12所述的方法，其进一步包括：
在所述突发长度的所述第一部分期间：
经由所述第一外部数据链路的数据掩码反转DMI引脚从所述第一数目个存储器单元中的每一存储器单元的所述相应初级存储器裸片发送指示对应于所述第一主机数据的辅助数据的信号；以及
经由所述第二外部数据链路的DMI引脚从所述第二存储器单元的所述初级存储器裸片发送指示对应于所述第一奇偶校验数据的辅助数据的信号；以及
在所述突发长度的所述第二部分期间：
经由所述第一外部数据链路的所述DMI引脚从所述第一数目个存储器单元中的每一存储器单元的所述相应次级存储器裸片发送指示对应于所述第二主机数据的辅助数据的信号；以及
经由所述第二外部数据链路的所述DMI引脚从所述第二存储器单元的所述次级存储器裸片发送指示对应于所述第二奇偶校验数据的辅助数据的信号。
15.一种为存储器裸片集合提供数据保护的方法，其包括：
在突发长度的第一部分期间：
经由相应第一外部链路(228；328；528)从第一数目个存储器单元的相应初级存储器裸片(224-1、224-3；324-1；524-1；724-1；724-3)接收指示第一数目个数据符号(862-1、……、862-4；962-1、962-2)的信号；以及
经由第二外部链路(230；330；530)从第二存储器单元的初级裸片(224-1、224-3；
324-1；524-1；724-1；724-3)接收指示第一数目个奇偶校验符号(862-5；962-3)的信号；
在所述突发长度的第二部分期间：
经由所述相应第一外部链路从所述第一数目个存储器单元的相应次级存储器裸片(224-2、224-M；324-2；724-2、724-4)接收指示第二数目个数据符号(862-1、……、862-4；962-1、962-2)的信号；以及
经由所述第二外部链路从所述第二存储器单元的所述次级存储器裸片接收指示第二数目个奇偶校验符号(862-5；962-3)的信号；以及
使用所述第一数目个奇偶校验符号和所述第二数目个奇偶校验符号对包括所述第一数目个数据符号和所述第二数目个数据符号以及所述第一数目个奇偶校验符号和所述第二数目个奇偶校验符号的码字(849；949)执行错误校正操作以校正所述码字中的一或多个符号错误。
16.根据权利要求15所述的方法，其进一步包括：
在所述突发长度的所述第一部分期间，经由所述相应第一外部链路从所述第一数目个存储器单元的所述相应初级存储器裸片接收指示对应于所述第一数目个数据符号的错误校正信息和错误检测信息的信号；
在所述突发长度的所述第二部分期间，经由所述相应第一外部链路从所述第一数目个存储器单元的所述相应次级存储器裸片接收指示对应于所述第二数目个数据符号的错误校正信息和错误检测信息的信号；以及
使用分别在所述突发长度的所述第一部分和所述第二部分期间接收的所述错误校正信息校正所述第一数目个数据符号和所述第二数目个数据符号中的相应数据符号上的一或多个位错误。
17.根据权利要求16所述的方法，其进一步包括在校正所述一或多个位错误之后，使用分别在所述突发长度的所述第一部分和所述第二部分期间接收的所述错误检测信息对所述第一数目个数据符号和所述第二数目个数据符号执行错误检测操作。
18.根据权利要求17所述的方法，其进一步包括响应于对所述第一数目个数据符号和所述第二数目个数据符号执行的所述错误检测操作指示一或多个错误不能够使用所述错误校正信息校正而执行所述错误校正操作。
19.根据权利要求15至18中任一权利要求所述的方法，其进一步包括在所述突发长度的多个拍之上接收指示所述第一数目个数据符号、所述第二数目个数据符号、所述第一奇偶校验符号或所述第二奇偶校验符号的相应信号。
20.根据权利要求15至18中任一权利要求所述的方法，其进一步包括在所述突发长度的相应单个拍之上接收指示所述第一数目个数据符号、所述第二数目个数据符号、所述第一奇偶校验符号或所述第二奇偶校验符号的相应信号。
CN202310601889.8A 2022-06-02 2023-05-25 用于存储器裸片的堆叠的数据保护 Pending CN117170574A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/831,263 US11960776B2 (en) 2022-06-02 2022-06-02 Data protection for stacks of memory dice
US17/831,263 2022-06-02

Publications (1)

Publication Number Publication Date
CN117170574A true CN117170574A (zh) 2023-12-05

Family

ID=88932441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310601889.8A Pending CN117170574A (zh) 2022-06-02 2023-05-25 用于存储器裸片的堆叠的数据保护

Country Status (2)

Country Link
US (1) US11960776B2 (zh)
CN (1) CN117170574A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1612684B1 (en) * 2004-07-01 2009-09-30 Texas Instruments Incorporated System and method for secure mode for processors and memories on multiple semiconductor dies within a single semiconductor package
US7844879B2 (en) * 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US8495332B2 (en) * 2009-07-24 2013-07-23 Apple Inc. Controller for optimizing throughput of read operations
US8850113B2 (en) 2010-02-27 2014-09-30 Cleversafe, Inc. Data migration between a raid memory and a dispersed storage network memory
US9891993B2 (en) 2014-05-23 2018-02-13 International Business Machines Corporation Managing raid parity stripe contention
US10275222B2 (en) * 2016-03-15 2019-04-30 Intel Corporation Technologies for physical programming
US10365967B2 (en) 2017-08-23 2019-07-30 Toshiba Memory Corporation On the fly raid parity calculation
US11404136B2 (en) * 2020-12-16 2022-08-02 Micron Technology, Inc. Memory device protection using interleaved multibit symbols
US11869626B2 (en) * 2021-10-15 2024-01-09 Micron Technology, Inc. Internal and external data transfer for stacked memory dies

Also Published As

Publication number Publication date
US20230393789A1 (en) 2023-12-07
US11960776B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US10191805B2 (en) Semiconductor memory devices and memory systems including the same
US9923578B2 (en) Parity check circuit and memory device including the same
CN118103907A (zh) 用于堆叠式存储器裸片的内部及外部数据传送
US9627092B2 (en) Semiconductor device performing error correction operation
US11928025B2 (en) Memory device protection
US11237903B2 (en) Technologies for providing ECC pre-provisioning and handling for cross-point memory and compute operations
CN107209718A (zh) 高性能非易失性存储器模块
CN111858131A (zh) 提供针对交叉点存储器中的行方向和列方向的纠错的技术
US20240004791A1 (en) Controller cache architeture
CN110222006B (zh) 基于rram的处理器架构及控制方法
US20230236933A1 (en) Shadow dram with crc+raid architecture, system and method for high ras feature in a cxl drive
US11023320B2 (en) Technologies for providing multiple levels of error correction
US10866855B2 (en) Memory system varying operation of memory controller according to internal status of memory device
CN117171060A (zh) 用于数据和额外数据部分的存储器子系统寻址
CN116486891A (zh) 用于cxl驱动器中的高ras特征的具有crc+raid架构的影子dram、系统及方法
CN117170574A (zh) 用于存储器裸片的堆叠的数据保护
US20230344444A1 (en) Transmitter and receiver for 3-level pulse amplitude modulation signaling and system including the same
US20240168091A1 (en) Transmitter for ultra-high speed and storage device including the same
US20240071448A1 (en) Configurable data protection circuitry for memory devices
US20240004799A1 (en) Memory controller architecture
WO2023202592A1 (zh) 数据写入方法以及处理系统
CN117174157A (zh) 错误校正的设备、系统和方法
CN117795466A (zh) 使用子命令的存取请求管理
CN117331866A (zh) 控制器高速缓存架构
CN117420945A (zh) 用于经由多个模式存取存储器装置的控制器和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication