TW200816305A - Plasma eetching method - Google Patents

Plasma eetching method Download PDF

Info

Publication number
TW200816305A
TW200816305A TW095148193A TW95148193A TW200816305A TW 200816305 A TW200816305 A TW 200816305A TW 095148193 A TW095148193 A TW 095148193A TW 95148193 A TW95148193 A TW 95148193A TW 200816305 A TW200816305 A TW 200816305A
Authority
TW
Taiwan
Prior art keywords
gas
plasma
etching
added
pattern
Prior art date
Application number
TW095148193A
Other languages
English (en)
Inventor
Yoshiyuki Oota
Tsuyoshi Yoshida
Eiji Ikegami
Kenji Imamoto
Jyunji Adachi
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW200816305A publication Critical patent/TW200816305A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

200816305 (1) 九、發明說明 【發明所屬之技術領域】 本發明係有關針對圖案成形線及間隔圖案的半導體裝 置之製造方法的使間隔寬幅成爲1 〇〇nm以下之裝置的閘 極光罩加工，可以良好地形成細微尺寸的閘極光罩之電漿 蝕刻方法。 【先前技術】 伴隨著近年來的半導體積體電路之高積體化及高速化 ’而使閘極光罩（閘極電極加工用光罩）的細微化被要求 。在由線及間隔交互出現的光罩圖案所得到的加工形狀中 ’不論光罩圖案的疏密（間隔比小的密部及間隔比大的疏 部）’都必須完成沒有形狀差的光罩。在直至目前的光罩 圖案之間隔寬幅爲lOOnm以上的裝置中，雖然可以利用 習知的蝕刻方法，不論光罩圖案的疏密都能夠進行不會有 形狀差的光罩加工，但是在間隔寬幅爲1 0 0 n m以下的裝 置加工中，當利用習知的鈾刻方法施予加工時，由於光罩 圖案的疏密，對於光罩的形狀會發生差異的問題。 在習知的蝕刻方法中，雖然利用混合CF4、CHF3及 ‘鈍性氣體（A〇的氣體來進行鈾刻（例如參照專利文獻1 )，但是針對伴隨著光罩圖案的細微化而增加縱橫比的閘 極光罩之加工，根據光罩圖案的疏密而減低光罩的形狀差 係爲相當困難。在習知的鈾刻方法中，係使用CF4/CHF3/ CH2F2/CH3F等氣體來作爲蝕刻氣體。此等氣體係在電漿 200816305 (2) 中會產生C基團、F基團，而使附著係數高的C基團容易 附著在迎角大的疏部圖案，造成疏部的形狀成爲正錐形狀 ，又在密部圖案中，由於使密圖案部的側壁所必要的側壁 保護膜成分根據圖案的細微化及高積體化所增加的縱橫比 ，而無法到達側壁，形成爲側面鈾刻形狀，因此在疏部及 密部之間發生光罩形狀的差異。 針對光罩之疏部及密部間的形狀差定義，係使用第3 圖加以說明。被處理基板係於Si基板409的表面形成矽 氧化膜（Si02 )，並在其上層疊形成多晶矽膜（Poly-Si) 407、矽化鎢膜（WSi ) 406、矽氮化膜（SiN ) 405、有機 膜中間層404、無機膜中間層403、底部抗反射膜（BARC )402加以構成，進一步再於其上成膜ArF光阻膜（以下 ，僅稱爲光阻）40 1後進行圖案成形而構成。將蝕刻前之 圖案密度高的密部圖案光阻40 1之線寬幅尺寸設定成A， 將蝕刻前之圖案密度低的疏部圖案光阻40 1之線寬幅尺寸 設定成B。 將具有此等線寬幅尺寸A、B之光阻作爲光罩，飩刻 位在該光罩下層的矽氮化膜405。此時，蝕刻後的密部圖 ^ 案405的線寬幅尺寸設定爲AA，鈾刻後的疏部圖案405 * 的線寬幅尺寸設定爲B B。密部圖案的鈾刻前後之尺寸差 係以（AA-A)表不，疏部圖案的飽刻前後之尺寸差係以 (BB-B )表示。（AA-A )及（BB-B )之差係作爲疏密尺 寸差。 換言之，疏密尺寸差係如下述（1 )式所示。 -6 - 200816305 (3) I疏密尺寸差 l=(BB-B) - (AA-A) …（1) 如前述所示’在圖案密度高的領域係被鈾刻爲側面蝕 刻的狀態（第3 ( A )圖之AA )，而在圖案密度低的領域 ‘係被鈾刻爲正錐狀（第3 ( B )圖之B B )。該情況係當使 •間隔寬幅成爲l〇〇nm以下更爲顯著，對於之後的處理會 有不良的影響。 [專利文獻1 ]日本特開2 0 0 6 - 3 2 8 0 1號公報 【發明內容】 發明欲解決之課題 有鑑於上述習知問題，本發明係以提供對於在使用多 層光阻光罩構造之65nm以下的SiN (砂氮化膜）或是 S i02 (矽氧化膜）的細微閘極電極加工時所形成的光罩形 狀，能夠減低在光罩圖案之疏部與密部之間所發生的形狀 差，並且可以確保良好的加工形狀及光罩選擇比之半導體 積體電路的電漿蝕刻方法爲課題。 ' 用以解決課題之手段 ' 就上述課題的解決手段而言，爲了在密圖案部形成側 壁保護膜，而增加附著係數小，且能夠成爲側壁保護膜成 分之CF2基團的產生。進一步，就增加Cf2基團的產生之 方法而言，以增加CFX基團供給元爲目的之進行c4f8氣 體等C/F比爲高的氣體之添加，及/或添加根據電子溫度 200816305 (4) 降低以達到抑制解離效果之Xe氣體。 爲了解決上述課題，本發明係針對使用鈾刻氣體之電 漿，蝕刻採用了多層光阻光罩之矽氧化膜及矽氮化膜的 L/S (線及間隔）圖案之電漿蝕刻方法，於蝕刻氣體中添 加稀釋氣體後，抑制蝕刻氣體的過解離。 本發明係針對上述電漿蝕刻方法，使用由CF4/CHF3/ CH2F2/CH3F等所構成的鈾刻氣體來作爲前述蝕刻氣體， 爲了抑制該蝕刻氣體的過解離，而添加Xe氣體或是Kr 等降低電漿之電子溫度的氣體來作爲稀釋氣體。此時，對 於触刻氣體1.0，稀釋氣體的添加量爲0.2〜10.0。 本發明係針對使用蝕刻氣體之電漿，並採用多層光阻 光罩蝕刻矽氧化膜及矽氮化膜的L/S (線及間隔）圖案之 電漿蝕刻方法，提高附著係數小的CF2基團之比例。 本發明係針對上述電漿触刻方法，將由CF4/CHF3/ CH2F2/CH3F等所構成的鈾刻氣體用於前述蝕刻氣體，添 加與該蝕刻氣體相較下C/F比爲高的C4F6/C4F8/C5F8等氣 體，而增加附著係數低的CF2基團之比例。此時對於蝕刻 氣體1.0，前述C/F比爲高的氣體添加量爲0.01〜0.5。 本發明係針對使用蝕刻氣體之電漿，並採用多層光阻 光罩蝕刻矽氧化膜及矽氮化膜的L/S (線及間隔）圖案之 電漿蝕刻方法，將由CF4/CHF3/CH2F2/CH3F等所構成的蝕 刻氣體用於前述鈾刻氣體，爲了抑制該鈾刻氣體的過解離 ，添加Xe氣體或是Kr等降低電漿之電子溫度的氣體來 作爲稀釋氣體的同時，進一步添加與該鈾刻氣體相較下 -8- 200816305 (5) C/F比爲高的C4F6/C4F8/C5F8等氣體，以增加附著係數小 的CF2基團之比例。 本發明係針對上述電漿蝕刻方法，降低施加於電漿的 源電力而抑制電漿的過解離。進一步，本發明係針對上述 電漿蝕刻方法，使用ArF光阻膜來作爲光阻光罩。 發明效果 若是根據本發明的話，係針對使用前述多層光阻光罩 構造之65nm節點以下的SiN (矽氮化膜）或是Si02 (矽 氧化膜）之細微硬式光罩加工，可以確保良好的加工形狀 而且可以減低疏密形狀差。 【實施方式】 利用第1圖，說明適用於有關本發明之電漿蝕刻方法 的電漿蝕刻裝置之構成。第1圖係爲使用於本發明之具有 枚葉式多室電漿鈾刻裝置的平面圖。該電漿蝕刻裝置係由 配置了真空搬送機器臂2 1的真空搬送室20 ;介由閘門 2 4a、2 4b而被連接在真空搬送室20之2個以上的處理室 la、lb;設置在真空搬送室20及大氣加載部25之預載室 22a、22b;大氣加載部25;置放晶圓盒26之盒匣置放部 23所構成。該電漿蝕刻裝置係對於被處理基板13而言， 利用真空處理室1 a、1 b並列處理相同的製程、或依序處 理利用真空處理室丨a、1 b的不同製程皆可。 該電漿蝕刻裝置之真空處理室la及真空處理室lb係 - 9 - 200816305 (6)
由於大致爲相同構造，因此參照第2圖針對真空處 詳細地說明。該電漿蝕刻裝置係利用超高頻（U H F
High Frequency)及磁場而形成電漿之UHF電漿蝕 〇 真空處理室1係形成爲真空容器，並在周圍設 產生電子迴轉共振（ECR)用磁場的線圈9，而且 利用溫度調節器（圖示省略）將溫度控制在3 0 °C。 基板1 3係置放於配設了靜電吸盤7之基板電極18 靜電吸盤7上係使直流電源（圖示省略）被連接， 將被處理基板1 3吸附於靜電吸盤7上。在靜電吸! 上面周圍設置了調焦環1 7。在基板電極1 8上係介 器1 〇使基板偏壓電源1 1被連接，而能夠對被處 1 3施加高頻偏壓。 習知之主要的鈾刻氣體之CF4、CHF3、CH2F2 碳化合物氣體、C2F6、 C3F8、 C4F6、 C4F8、 C5F8 等 爲高的添加氣體、及Ar、Xe、Kr等鈍性氣體係從 氣體儲氣瓶19-1、19-2、19-3被供給，並利用質 節器1 2控制流量，而且介由被連接於製程氣體源 供給管1 4，從設置複數個氣體孔之例如由矽或玻 所構成之氣體供給板8被導入處理室1 a。 在氣體供給板8的上部係配設天線電極2。高 係介由整合電路4及整合電路6，從高頻電源3及 源5由同軸端子16被供給至天線電極2。高頻電 天線電極2周圍的介電窗1 5在處理室1內放射的 理室1 ^ Ultra 刻裝置 置爲了 內壁係 被處理 上。在 而能夠 盤7的 由整合 理基板 等氟氯 C/F比 各別的 量流調 的氣體 璃狀碳 頻電力 高頻電 源係從 同時， -10- 200816305 (7) 共振電場係介由氣體供給板8被導入處理室1內，藉由電 漿的產生而對被處理基板1 3施加鈾刻加工。 在真空處理室1的下方，係配設由渦輪分子泵（TMP )所構成之真空排氣手段（圖示省略）及由自動壓力控制 (APC )所構成之調壓手段（圖示省略），能夠保持既定 壓力的同時，可以將處理後的蝕刻用氣體由真空處理室1 排出。在真空處理室1的周壁上設置採光用石英窗50， 而能夠介由光纖52將真空處理室內的發光狀態引導至分 光器53，再利用資料處理部54進行真空處理室內之發光 狀況的演算處理。 <實施例1 >以下，利用第4圖說明本發明之第1實施 例。第4 ( A )圖係爲表示初期形狀。第4 ( B )圖係爲將 密圖案部的矽氮化膜405，使用習知的電漿飩刻方法之主 要氣體化學的CF4/CHF3/CH2F2/CH3F等，施加垂直性高的 電漿鈾刻之例子，第4 ( C )圖係爲將疏圖案部的矽氮化 膜405，使用習知的電漿蝕刻方法之主要氣體化學的 \ CF4/CHF3/CH2F2等，施加垂直性高的電漿鈾刻之例子。 第4 ( D )圖係爲藉由本發明之方法所得到之蝕刻形狀。 如第4 ( B )圖所示，當將密圖案部的矽氮化膜405， 使用習知的電漿蝕刻方法之主要氣體化學的CF4/CHF3/ CH2F2/CH3F等，施加垂直性高的電漿蝕刻之時，雖然在 密圖案部的矽氮化膜4 〇 5可以得到垂直的形狀，但是疏圖 案部的矽氮化膜405的形狀係成爲正錐形形狀。又如第4 (C )圖所示，當將疏圖案部的矽氮化膜4 0 5，使用習知 200816305 (8) 的電漿蝕刻方法之主要氣體化學的CF4/CHF3/CH2F2等’ 施加垂直性高的電漿鈾刻之時，在密圖案部的矽氮化膜 4 〇 5發生側面鈾刻。如此一來，在習知的電漿蝕刻方法中 ，於疏密間對於被形成爲側壁之側壁保護膜成分（基團） 的供給會產生差異而在尺寸及形狀上引起疏密差。 本發明係如第4 ( D )圖所示’使密圖案部及疏圖案 部的矽氮化膜405都成爲垂直形狀，爲了達成在尺寸、形 狀上都沒有疏密差的電漿触刻，在習知的電漿蝕刻方法之 主要氣體化學的CF4/CHF3/CH2F2/CH3F等中進行Xe氣體 或Kr氣體的添加。Xe氣體或Kr氣體添加之目的’係藉 由Xe氣體或Kr氣體的添加而能夠降低電子溫度。藉由 根據電子溫度降低所造成的電漿解離之抑制（電漿密度的 降低），而達到CF2基團/C2基團比的增加之目標’於密 圖案部的側壁促進側壁保護膜成分的成長，因而防止側面 鈾刻的發生。 結果，如第5 ( A )圖所示，隨著Xe氣體添加量的增 加，使疏密差減低。此係由於利用Xe氣體添加而使電漿 的電子溫度降低，造成解離被抑制，使得電漿中之CF2基 團/C2基團比增加，而使附著係數小之CF2基團到達縱橫 比高的密圖案側壁部，得到保護側壁的效果。此時之氣體 比例係以對於習知的電漿蝕刻方法之主要鈾刻氣體1 ·〇， Xe氣體或Kr氣體的添加量爲0.2〜10.0爲佳。又處理室 內的壓力係以0.1〜20.OPa爲佳。 <實施例2 >如實施例1所示，在習知的電漿蝕刻方法 •12- 200816305 (9) 中係發生前述問題。爲了實現在疏密圖案都能夠垂直性高 的電漿蝕刻，在習知的電漿蝕刻方法之主要氣體化學的 CF4/CHF3/CH2F2/CH3F 等中進行 C4F8 氣體的添加。c4f8 氣體添加之目的，係爲了成爲構成密圖案部之側壁保護膜 成分的cf2基團的供給元。 結果，如第5(B)圖所示，隨著C4F8氣體添加量的 增加，使疏密差減低。此係由於藉由添加C4F8氣體而增 力口 cf2基團量，由於使附著係數小的CF2基團進入迎角小 的密圖案部，而得到側壁保護效果。此時之氣體比例係以 對於習知的電漿蝕刻方法之主要蝕刻氣體1.0 ’ c4F8氣體 的添加量爲〇 . 〇 1〜〇 · 5左右爲佳。又處理室內的壓力係以 0.1 〜20.OPa 爲佳。 <實施例3 >如實施例1所示，在習知的電漿蝕刻方法 中係發生前述問題。在本實施例中，爲了實現在疏密圖案 都能夠垂直性高的電漿鈾刻，適用較習知的電漿蝕刻方法 更低的高頻電力領域。 結果，如第5 ( C )圖所示，當減低高頻電力時，使 疏密差減低。此係藉由減低高頻電力而抑制解離，使得電 • 漿中之CF2基團比增加’附著係數小之CF2基團到達縱橫 比高的密圖案側壁部，得到保護側壁的效果。 藉由組合實施例1、2、3所示之Xe氣體添加、c4F8 氣體添加、低高頻電力領域的適用，能夠進一步地確定可 以促進CF2基團的產生之電漿蝕刻方法。
又藉由使用上述電漿鈾刻方法，能夠確定使一般考I -13- 200816305 (10) 的電漿耐性低之ArF光阻不會發生變形或變質 進行加工之電漿蝕刻方法。此係由於可以促進 產生，保護ArF光阻的同時而且可以進行加工 【圖式簡單說明】 第1圖係爲說明實施本發明之多室電漿鈾 成的圖面。 第2圖係爲說明實施本發明之多室電漿蝕 室之構成的剖面圖。 第3圖係爲說明本發明之疏密形狀差的圖 第4圖係爲說明本發明之製作流程的圖面 第5圖係爲說明本實施例之製作參數依存 【主要元件符號說明】 1 a、1 b :真空處理室 2 :天線電極 3 :高頻電源 4 :整合電路 5 :高頻電源 6 :整合電路 7 :靜電吸盤 8 :氣體供給板 9 :線圈 1 0 :整合電路 ，並且能夠 cf2基團的 〇 刻裝置之構 刻置的處理 面。 〇 丨生的圖面。 -14- 200816305 (11) 1 1 :基板偏壓電源 1 2 :質量流調節器 1 3 :被處理基板 1 4 :氣體供給管 1 5 :介電體 1 6 :同軸端子 1 7 :調焦環 1 8 :基板電極 1 9 -1 :氣體儲氣瓶 19-2:氣體儲氣瓶 19-3 :氣體儲氣瓶 2 0 :真空搬送室 2 1 :真空搬送機器臂 22a 、 22b :預載室 2 3 :盒匣置放部 24a 、 24b ：閘門 2 5 :大氣加載部 26 :晶圓盒 5 0 :採光用石英窗 52 :光纖 53 :分光器 5 4 :資料處理部 401 : ArF光阻膜
402 ： B ARC 200816305 (12) 403 :無機膜中間層 404 :下.層有機膜 405 : SiN (矽氮化膜） 406 : WSi (矽化鎢膜） 407 : Poly-Si (多晶矽膜） 408 : Si02 (矽氧化膜） 409 ： S i基板 - 16-

Claims (1)

  1. 200816305 (1) 十、申請專利範圍 1 · 一種電漿蝕刻方法，其係針對使用多層光阻光罩 ’蝕刻矽氧化膜及矽氮化膜之L/S (線及間隔）圖案的電 漿蝕刻方法，其特徵爲：於蝕刻氣體中添加稀釋氣體後， 抑制蝕刻氣體的過解離及/或提高附著係數低之CF2基團 的比例。 2 ·如申請專利範圍第1項之電漿蝕刻方法，其中， 使用由CF4/CHF3/CH2F2/CH3F等所構成的鈾刻氣體來作爲 前述蝕刻氣體，爲了抑制該鈾刻氣體的過解離，而添加 Xe氣體或是Kr等降低電漿之電子溫度的氣體來作爲稀釋 >i=r .问曲 氣體。 3. 如申請專利範圍第2項之電漿鈾刻方法，其中， 對於蝕刻氣體1.0，稀釋氣體的添加量爲0.2〜10.0。 4. 如申請專利範圍第1項之電漿蝕刻方法，其中， 將由CF4/CHF3/CH2F2/CH3F等所構成的蝕刻氣體用於前述 蝕刻氣體，添加與該鈾刻氣體相較下 C/F比爲高的 C4F6/C4F8/C5F8等氣體，而產生附著係數低之CF2基團。 5 ·如申請專利範圍第4項之電漿触刻方法，其中， • 對於蝕刻氣體1 .〇，前述C/F比爲高的氣體之添加量爲 0.01 〜0.5。 6 ·如申請專利範圍第1項之電漿飩刻方法，其中， 使用由CF4/CHF3/CH2F2/CH3F等所構成的触刻氣體來作爲 蝕刻氣體，爲了抑制該蝕刻氣體的過解離，而添加Xe氣 體或是Kr等降低電漿之電子溫度的氣體來作爲稀釋氣體 -17- 200816305 (2) 的同時，進一步添加與該飩刻氣體相較下C/F比爲高的 C4F6/C4F8/C5F8等氣體，以產生附著係數低之CF2基團。 7.如申請專利範圍第1至6項中任一項之電漿鈾刻 方法，其中，降低施加於電漿的源電力而抑制蝕刻氣體的 過解離。 -18-
TW095148193A 2006-09-25 2006-12-21 Plasma eetching method TW200816305A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006259331A JP2008078582A (ja) 2006-09-25 2006-09-25 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
TW200816305A true TW200816305A (en) 2008-04-01

Family

ID=39225509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095148193A TW200816305A (en) 2006-09-25 2006-12-21 Plasma eetching method

Country Status (4)

Country Link
US (1) US20080076259A1 (zh)
JP (1) JP2008078582A (zh)
KR (1) KR100838283B1 (zh)
TW (1) TW200816305A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303274A (zh) * 2012-06-15 2015-01-21 东京毅力科创株式会社 等离子体蚀刻方法及等离子体处理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093158A (ja) * 2008-10-10 2010-04-22 Toshiba Corp 半導体装置の製造方法
US8691701B2 (en) * 2009-05-08 2014-04-08 Lam Research Corporation Strip with reduced low-K dielectric damage
US8694075B2 (en) * 2009-12-21 2014-04-08 General Electric Company Intra-operative registration for navigated surgical procedures
KR101656678B1 (ko) 2010-06-21 2016-09-12 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
JP7069605B2 (ja) * 2017-08-29 2022-05-18 富士電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534108A (en) * 1993-05-28 1996-07-09 Applied Materials, Inc. Method and apparatus for altering magnetic coil current to produce etch uniformity in a magnetic field-enhanced plasma reactor
JP3483327B2 (ja) * 1994-11-29 2004-01-06 アネルバ株式会社 プラズマ処理方法
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US6869542B2 (en) * 2003-03-12 2005-03-22 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303274A (zh) * 2012-06-15 2015-01-21 东京毅力科创株式会社 等离子体蚀刻方法及等离子体处理装置

Also Published As

Publication number Publication date
JP2008078582A (ja) 2008-04-03
KR100838283B1 (ko) 2008-06-17
US20080076259A1 (en) 2008-03-27
KR20080027708A (ko) 2008-03-28

Similar Documents

Publication Publication Date Title
US11355352B2 (en) Plasma etching method and plasma etching apparatus
US6399507B1 (en) Stable plasma process for etching of films
US6015760A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
US20060051968A1 (en) Self-aligned contact etch with high sensitivity to nitride shoulder
US20090081879A1 (en) Method for manufacturing semiconductor device
TWI479563B (zh) 基板處理方法
US10497578B2 (en) Methods for high temperature etching a material layer using protection coating
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
US6103632A (en) In situ Etching of inorganic dielectric anti-reflective coating from a substrate
EP1498940A2 (en) Use of hypofluorites, fluoroperoxides, and/or fluorotrioxides as oxidizing agent in fluorocarbon etch plasmas
TW200816305A (en) Plasma eetching method
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
US8716144B2 (en) Method for manufacturing semiconductor device
KR980012063A (ko) 기판으로부터의 유기 반사 방지 코팅물 에칭 방법
US20100018944A1 (en) Patterning method
US6942816B2 (en) Methods of reducing photoresist distortion while etching in a plasma processing system
KR20220119139A (ko) 반도체 애플리케이션들에 대해 재료 층을 에칭하기 위한 방법들
US7622051B1 (en) Methods for critical dimension control during plasma etching
JPH10135193A (ja) 感光膜のエッチング方法
JP2004207286A (ja) ドライエッチング方法および半導体装置の製造方法
US11658040B2 (en) Plasma processing method
US7915175B1 (en) Etching nitride and anti-reflective coating
JP7202489B2 (ja) プラズマ処理方法
KR20080085287A (ko) 패턴 형성을 위한 반도체 구조 및 이를 이용한 패턴 형성방법