TW200814295A - Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory - Google Patents

Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory Download PDF

Info

Publication number
TW200814295A
TW200814295A TW096119555A TW96119555A TW200814295A TW 200814295 A TW200814295 A TW 200814295A TW 096119555 A TW096119555 A TW 096119555A TW 96119555 A TW96119555 A TW 96119555A TW 200814295 A TW200814295 A TW 200814295A
Authority
TW
Taiwan
Prior art keywords
layer
ferroelectric
electrode
capacitor
ferroelectric capacitor
Prior art date
Application number
TW096119555A
Other languages
English (en)
Inventor
Takeshi Kijima
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200814295A publication Critical patent/TW200814295A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

200814295 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種使用有Pb系鈣鈦礦型氧化物之強介電 體電容器、強介電體電容器之製造方法、及使用本發明之 強介電體電容器的強介電體記憶體。 •【先前技術】 • PZT(Pb(Zr，Ti)〇3)等Pb系鈣鈦礦型氧化物具有優良之強 )丨％特性或壓電特性。因此’例如作為強介電體電容器之 強介電體膜而備受關注（參照日本專利特開2001-1393 13號 公報）。 【發明内容】 [發明所欲解決之問題] 本發明之目的在於提供一種可靠性優良之強介電體電容 器及其製造方法。 本發明之其他目的在於提供一種包含本發明之強介電體 電容器的強介電體記憶體。 [解決問題之技術手段] 本發明之強介電體電容器包含： 基板； 弟1電極’其形成於上述基板之上方； 苐1強；I電體層’其形成於上述第1電極之上方，且包含 以Pb(Zr，Ti)〇3所表示之複合氧化物； 第2強介電體層，其形成於上述第1強介電體層之上方， 且包含以Pl^ZismNbxO3所表示之複合氧化物；以及 121397.doc 200814295 第2電極，其形成於上述第2強介電體層之上方。 根據本發明之強介電體電容器，由於在第i強介電體層 之上方具有特定之第2強介電體層，故可防止第！強介電^ 層產生結晶缺陷，以發揮優良之強介電特性。 本發明中描述設於特定之A構件（以下稱作「A構件」）之 上方的特定之B構件（以下稱作「B構件」）時，包括於A構 件上直接設置B構件之情形、以及於A構件上介隔其他構 件而設置B構件的情形。 Ο
於本發明之強介電體電容器中， 中可為 0.1 Sx^O.3。 0.5莫耳以上之si、或 上述第2強介電體層之複合氧化物 於本發明之強介電體電容器中， 進而，上述第2強介電體層可含有 者Si及Ge。 於本發明之強介電體電容器中， 上述第2強介電體層之膜厚可小於上述第！強介電體層之 於本發明之強介電體電容器中， 述第2電極可包含形成於上述第2強介電體層上之氧化 銥層、與形成於該氧化銥層上之銥層。 於本發明之強介電體電容器中， 上述弟1電極可具有選自鉑層、銥層及氧化銥層中之至 少1層。 本發明之強介電體電容器之製造方法包含： 於基板之上方形成第1電極的步驟； 121397.doc 200814295 藉由 CVD(chemicai vap〇r dep〇siti〇n，化學氣相沈積） 法於上述第i電極之上方形成由pb沿，所表示之複 合氧化物構成之第1強介電體層的步驟； 藉由溶液法而於上述第1強介電體層之上方形成包含以
Pb(Zr，Ti)1-xNbx〇3所示複合氧化物的第2強介電體層之步 驟，以及 .於上述第2強介電體層之上方形成第2電極的步驟。 才艮據本發明之製造方&，由於在第丄強介電體層之上方 f) 形成特疋之第2強介電體，故可防止第1強介電體層產生結 曰曰缺陷，製造具有優良強介電特性之強介電體電容器。 於本發明之製造方法中， 上述第1強介電體層可藉由M0CVD(Metal organic chemical vapor dep〇siti〇n，有機金屬化學氣相沈積）法而 形成。 本發明之強介電體記憶體包含本發明之強介電體電容 器。 I 【實施方式】 以下’對本發明之實施形態加以詳細說明。 1 ·強介電體電容器 圖1係模式性表示本實施形態之強介電體電容器1 〇〇的剖 面圖。 本實施形態之強介電體電容器100包括：基板2〇 ;第1電 極22 ’其形成於基板20之上方；第1強介電體層24，其形 成於第1電極22之上方，且包含以pb(zr，Ti)03所示之複合 121397.doc 200814295 氧化物；第2強介電體層26，其形成於第1強介電體層24之 上方，且包含以Pl^Zr’Tih-xNbxO3所示之複合氧化物；以 及第2電極30，其形成於第2強介電體層26之上方。 作為基板20，可根據本實施形態之強介電體電容器1 〇〇 之種類及用途而使用各種類型者。例如，將強介電體電容 器100用於強介電體記憶體之電容器時，可將形成有電晶 體等元件之矽基板用作基板20。 於圖1所示之示例中，於基板2〇上形成有第i電極22。第 Γ 1電極22例如由鉑、銥等鉑族金屬或者氧化銥等導電性氧 化膜構成。第1電極22亦可為單層上述導電層或者2種以上 之積層。 第1強介電體層24及第2強介電體層26之膜厚可根據本實 施形態應用之強介電體記憶體而適當選擇。第1強介電體 層24主要構成電容器1〇〇之強介電體膜。第2強介電體層26 具有抑制第1強介電體層24特性劣化的功能。因此，第2強 r 介電體層26之膜厚設定如下：至少覆蓋第1強介電體層24 L 之表面’且抵消第1強介電體層24之最外層表面上形成的 異相。例如，於圖！所示之電容器1〇〇之示例中，第2強介 電體層26之膜厚可為100〜1000 nm。 本實施形態中，第i強介電體層24可為pb(ZriyTiy)〇3(pZT)。 此處可為3.5$y$6.5。 又’第2強介電體層26可為Ti位點中摻雜有Nb之
Pb(Zr’Ti)1-xNbx〇3(PZTN)。此時，可以 之範圍 含有Nb。又，心與Ti之比（Zr/Ti)可為ο』〜〇·8。以下，對第 121397.doc 200814295 2強介電體層26加以詳細說明。
Nb之尺寸（離子半徑相近，原子半徑相同）與丁丨大致相 同’ Nb之重s為Τι之2倍，即便藉由晶格振動使原子間產 生碰撞’原子亦難以自晶格脫離。又，原子價為+ 5價較 穩定，即便Pb脫離，亦可藉由Nb5 +而填補pb脫離之價數。 又，即便結晶化時發生Pb脫離，亦易於藉由使大尺寸之〇 脫離，而使小尺寸之Nb進入。 又’ Nb亦以+4價存在，因此可充分替代Ti〇。進而，實 〇 際上Nb之共價結合性非常強，故可認為Pb亦難以脫離（Η·
Miyazawa, E. Natori? S. Miyashita; Jpn. J. Appl. Phys. 39 (2000) 5679) ° 以PZTN構成第2強介電體層26，並以特定之比例含有 Nb，藉此可消除因缺損Pb而造成之負面影響，且具有優良 之組成控制性。其結果為，相比於通常之PZT，PZTN具有 極其良好之滯後特性、漏電流特性、耐還原性及絕緣性 I 迄今為止，對PZT之Nb摻雜主要係於富含Zr之菱體晶區 域内進行’其量極其少’為〇·2〜〇.〇25莫耳％(J Am Ceram. Soc，84 (20(H) 902; Phys. Rev. Let，83 (1999) 1347)左右。 如此，無法大ΐ摻雜Nb之主要原因在於：例如當添加1〇莫 *%2Nb時，則會導致結晶溫度上升至8〇〇t：以上。 因此，較好較，於第2強介電體層26之前驅物組成物 :，例如以0·5〜10莫耳％之比例進而添加pbsi〇3矽酸鹽。 藉此可減小PZTN之結晶能量。即，當將ρζτΝ用作強介電 121397.doc 200814295 體層之材料時，可藉由添加Nb，並添加pbsi〇3矽酸鹽而降 低PZTN之結晶溫度。又，亦可混合使用石夕酸鹽與錯酸鹽 而代替石夕酸鹽。本案之發明者確認：石夕作為燒結劑起作: 後，會構成結晶之一部分作為八位點離子（參照圖。即， 如圖2所不，當於鈦酸鉛中添加矽時，可發現a位點離子之 拉曼振動模式Ε(1ΤΟ)出現變化。又，拉曼振動模式產生變 化出現於Si添加量為8莫耳％以下之情形時。因此，可確認 微量添加Si時，Si存在於鈣鈦礦之a位點。 如上所述，本實施形態中，以Pb(Zr、Ti、Nb)〇3(pzTN) 所示之強介電體，較好的是含有0·5莫耳％以上之si、或以 及Ge ’更好的是含有〇 5至1〇莫耳％之以、或以及^。 本實施形態中，於第2強介電體層26上形成有第2電極層 3〇。第2電極30包含：氧化物電極32，其形成於第2強介電 體層26上；以及金屬電極34,其形成於氧化物電極32上。 氧化物電極32例如包含氧化銥，金屬電極34例如包含銥。 較之於第2強介電體層26上直接形成金屬電極之情形，藉 由此方式形成氧化物電極32，能夠更可靠地減少第2強介 電體層26之氧缺陷。其係由於可藉由氧化銥中之氧來防止 構成第2強介電體層26〇ΖΤΝ的氧向電極側擴散而得以實 現。又，藉由形成金屬電極34,可進而提高第2電極3〇之 導電性。進而，因使用銥作為金屬電極34,故較之例如使 ㈣H並不具有顯著之柱狀構造’因此可防止自外 部介以金屬電極34而對強介電體層26、24帶來惡劣影響之 氣體（例如還原性氣體）的侵入。於本實施形態中，第^極 121397.doc -10- 200814295 3〇具有氧化物電極32與金屬電極34之積層構造，但亦可為 氧化銥等導電性複合氧化物層或者銥等金屬層之單層構 造。 曰 於本實施形態中，進而根據須要，可於表面具有保護層 3〇。保護層30例如包含氧化石夕、氮化石夕、氧化铭等絕緣性 膜。保護層30具有防止第}強介電體層24及第2強介電體層 26因還原性氣體（例如氫）而劣化的功能。
根據本實施形態之強介電體電容器1〇〇，可藉由於第^強 介電體層24(PZT層）上形成特定之第2強介電^層(ρζτΝ 層）26,如下所述，而使第！強介電體層以具有非常高之絕 緣性，且具有優良之強介電特性及壓電特性。 即，ρζτ層易於因熱處理導致鉛及氧自ρζτ層内向外逸 ㈣產Upi尤其當產生氧缺陷時’因氧原子較其他元 素更活潑’故會引起氧原子擴散。進而，因氧缺陷而打破 電荷平衡導致ΡΖΤ之Pb、Zr、Ti變得不穩定，亦使該等元 素之擴散係數增大。相對於此，PZTN層中結晶中之缺陷 極ϋ其了 P方止產生氧缺陷，因此可抑制ρζτ層之氧 元素擴散。因此，可抑制因熱處理而導致ΡΖΤ產生結晶缺 陷，故可維持其高絕緣性。 又，本實施形態之強介電體電容器100中，作為第2電極 30則包括氧化物電極32、與金屬電極34。氧化物電極32含 有氧，因此可防止第2強介電體® 备 丨电餸層26之虱擴散，故可減少 該第2強介電體層26的氧缺陷。盆姓里 奶1曰具結果為，由此亦可使強 介電體電谷之疲勞特性、壓印特性良好。 121397.doc • 11 - 200814295 2.強介電體電容器之製造方法 本發明之實施形態之強介電體電容器之製造方法至少包 括以下步驟。 上述製造方法包含：於基板20之上方形成第】電極22之 步驟；藉由CVD法，而於第1電極22之上方形成包含以 Pb(Zr，Ti)〇3所示之強介電體之第i強介電體層24的步驟； • 藉由溶液法，而於第1強介電體層24之上方形成包含以
PlHZrJih-xNbxO3所示之強介電體之第2強介電體層％的步 〇 驟；以及於第2強介電體層26之上方形成第2電極30的步 驟。 以下，參照圖1具體說明本實施形態之製造方法。 (1) 第1電極22之形成 於基板20上形成第i電極22。該第1電極層22具有選自鉑 層、錶層及氧化銥層中之至少1層。第1電極22可起到用以 控制第1強介電體層24之晶向性的種晶層或者緩衝層之功 能。例如，使第1強介電體層24為（111)晶向時，可使用 I Pt、Ir、Ru等鉑族作為第1電極22。 (2) 弟1強介電體層24之形成 藉由CVD法，較好的是藉由M〇CVD法，於第i電極^上 形成包含Pb(Zr5Ti)〇3之第1強介電體層24。具體而言，對 經加熱之基板20(第1電極22)喷附包含具有Pb、&或卩之有 機金屬化合物的原料氣體與氧化性氣體。此時之加熱溫度 (成膜溫度），例如可為400〜60(rc。藉此，可使有機金屬化 合物熱分解，於第i電極22上形成由ρζτ構成之第工強介電 121397.doc -12- 200814295 體層 24。繼而，例如藉由 RTA(Rapid Thermal AnneaUng， 快速熱退火）進行熱處理。較好的是，該熱處理之溫度高 於上述成膜溫度。藉由以m〇Cvd法形成第1強介電體層 24 ’而可於相對較低之成膜溫度下形成ρζτ層，另一方 面’第1強介電體層24之表面形態則略微遜色。 作為用以使ΡΖΤ成膜之有機金屬化合物，可使用眾所周 •知者。作為該有機金屬化合物，可列舉如下。 含pb之有機金屬化合物： O Pb(CH3)4 ' Pb(C2H5)4、Pb(dpm)2， 含Ti之有機金屬化合物：
TiCl4 > Ti(〇-iC3H7)4 ^ Ti(〇-tC4H9)4 ^ Ti(〇.iC3H7)2(dpm)2 ^ TiO(dpm)2、Ti〇(dpm)2、Ti[N(CH3)2]4， 含Zr之有機金屬化合物：
ZrCl4、Zr(CMC3H7)4、Zr(CMC4H9)4、Zr(dpm)4。 再者，上述式中「dpm」表示（C(CH3)3)2(c〇)2CH2。 q 如上所述，第1強介電體層24可藉由使第1電極22磊晶成 長而形成。此時，第i強介電體層24以與第i電極22相同之 晶面定向進行成長。例如，當使用鉑作為第1電極22時， 第1強介電體層24具有（in)配向。 (3)第2強介電體層26之形成 第2強介電體層26係使用溶液法、例如溶膠_凝膠法、 MOD(metal 0rganic dep〇shi〇n，有機金屬分解）法而形成。 本實施形態中，第2強介電體層26可藉由塗佈特定之前驅 物組成物後進行熱處理而形成，上述特定之前驅物組成物 121397.doc -13- 200814295 包含用以形成Pb(Zr，Ti，Nb)〇3所示之強介電體的前驅物。 以下’對前驅物組成物及其製造方法加以詳細說明。 上述前驅物組成物包括：含有Pb、Zr、Ti或Nb之熱分解 性有機金屬化合物、含有Pb、Zr、Ti或Nb之水解性有機金 屬化合物、及其部分水解物及/或縮聚物中之至少丨種，聚 竣酸及聚羧酸酯中之至少1種，以及有機溶劑。 Ο 以各金屬達到預期莫耳比之方式，混合分別包含材料為 複合金屬氧化物之構成金屬的有機金屬化合物、或者其部 分水解物及/或縮聚物，進而使用醇等有機溶劑使該等溶 解、或分散，藉此製作前驅物組成物。較好的是，有機金 屬化合物使用溶液狀態下穩定者。 本實施形態中，作為可使用之有機金屬化合物，藉由水 解或氧化，可生成源自該金屬有機化合物之金屬氧化物， 且選自各金屬之烷醇鹽、有機金屬錯合物、及有機酸越 等。 1 作為分別包含複合金屬氧化物之構成金屬的熱分解性有 機金屬化合物，例如可使用金屬烷醇鹽、有機酸 二 _錯合物等有機金屬化合物。作為分別包含複合金屬氧： 物之構成金屬的水解性有機金屬化合物，可使 鹽等有機金屬化合物。作為錢金屬化合物之 舉 乍為含Pb之有機金屬化合物’可列舉乙酸鉛、 作為含挪之有機金屬化合物，可列舉二 鹽、乙酸鹽、辛酸鹽等。 沉酉予 121397.doc -14- 200814295 作為含Nb之有機金屬化合物， j列舉辛酸銳、辛 鈮。如圖3所示，辛酸鈮之構造A ·夂金口 且其他部分存在辛基。2個则子共價鍵合， 於本實施形態之原料組成物中，可使用醇作為 诏。當使用醇作為溶劑時，可良 幾〆合 T J艮好地溶解有機金屬化人私 與聚羧酸或聚羧酸酯此兩者。作 & σ物 百作為醇，並無特別限定，可
列舉丁醇、甲醇、乙醇、丙醇尊 一 T 寺一兀醇、或多元醇。作A 该醇，例如可列舉如下。 馬 Γ 一元醇類： 點Γ2為7丙^ (丙醇）可列舉1 _丙醇（彿點97.4°C )、2-丙醇（彿 作為丁醇（丁醇），可列舉卜丁醇（彿點117。〇、2_丁 點loot)、2-甲基-卜丙醇(彿點1〇rc)、2_甲基_2·丙醇(融 點 25.4°C，沸點 83°C)， 作為戊醇（戊醇）’可列舉r戊醇（沸點137。〇、3_甲基1 丁醇（彿點131。〇、2_甲基小丁醇（彿點128。〇'2,2_二甲 土 1丙％。弗點113 c)、2-戊醇(沸點119。〇、3·甲基_2_丁 醇（彿點m.rc)、3·戊醇（彿點117。〇、2_甲基_2_ 丁 點 102。〇， 多元醇類： 可歹J舉乙一醇（Hll 5〇c，沸點197 5。〇、丙三醇（融 點 17°C，沸點 290。〇。 於前驅物組成物中’聚繞酸或聚叛酸醋可為2元以上。 作為本叙明中使用之聚羧酸，可列舉如下。作為3元綾 121397.doc 200814295 酉文可列舉反式-鳥頭酸、均苯三甲酸，作為4元羧酸，可 二本四甲酸、1，2,3，4_環戊烧四緩酸等。又，作為聚 ，馱酯，可列舉2元之丁二酸二曱酯、丁二酸二乙酯、草 §夂：丁自日、丙二酸二甲酯、己二酸二甲酉旨、順丁烯二酸二 甲-曰反丁烯一酸二乙酯，3元之擰檬酸三丁酯、丨，丨，2_乙 烷三^酸三乙S旨、4元之U，2,2_乙烷四羧酸四乙§旨’、及 ’2,4苯一甲酸二甲酯等。圖4A〜圖4d表示聚羧酸或聚叛 酸酉旨之示例。
於前驅物組成物中，作為2元羧酸酯，較好的是可為選 自丁二酸酯、順丁烯二酸醋及丙二酸酯中之至少丨種。作 為該等酿之具體例，可列舉丁二酸二甲酯、順丁烯二酸二 甲酉旨、及丙二酸二甲酯。 聚羧酸或聚羧酸酯之沸點可高於有機溶劑。由於聚羧酸 或聚羧酸酯之沸點高於有機溶劑’如下所述，可加快原料 組成物之反應。 亡述聚羧酸酯之分子量可為15〇以下。若聚羧酸酯之分 :量過大，則熱處理中酯進行揮發時，易於對薄膜造成損 壞，無法獲得緻密之薄膜。 上述聚羧酸醋於室溫下可為液體。當聚羧酸醋於室溫為 固體時’則有時液體會變成凝膠。 藉由上述前驅物組成物而獲得之複合金屬氧化物中，可 於較好的是0.059<k範圍内，更好的是化山3之範 圍内含有Nb°又’上述複合金屬氧化物可含有較好的是 〇.5莫耳。/❶以上’更好的是〇.5莫耳％以上、$莫耳％以下之 121397.doc • 16 _ 200814295
Si、或者Si及Ge。於本實施形態中，複合金屬氧化物可為 Ti位點上摻雜有 Nb之 Pb(Zr，Ti，Nb)〇3(pZTN)。 根據構成本實施形態之第2強介電體層26的？211^，因、 特定比例含有Nb ’故可消除因pb之缺損造成之惡劣影響， 而具有優良之組成控制性。 聚羧酸或聚羧酸酯之使用量取決於複合金屬氧化物之組 .成。例如可使用以形成複合金屬氧化物之金屬總莫耳離子 濃度與聚羧酸（酯）之莫耳離子濃度為較好的是丨聚鲮酸 f、 （酯）之莫耳離子濃度）/(原料溶液之金屬總莫耳離子濃度）。 此處，所謂聚羧酸或聚羧酸酯之莫耳數係指價數。即， 若為2元之聚羧酸或聚羧酸酯，則丨分子之聚羧酸或聚羧酸 酉曰，以0.5莫耳之聚羧酸或聚羧酸酯計，則相對於丨莫耳之 原料溶液之金屬為1 : 1。 苐2強”電體層2 6可藉由將上述前|區物組成物塗佈於第1 強介電體層24上之後，進行熱處理而獲得。 I 具體而言，例如藉由旋塗法將前驅物組成物塗佈於基體 上’並使用加熱板等於150〜18(TC下進行乾燥處理，除去 /谷劑。其後，使用加熱板等於300〜350°C下進行脫脂熱處 理（主要為有機成分之分解除去）。此後，根據須要重複多 -人進订上述塗佈步驟、乾燥處理步驟及脫脂熱處理，獲得 預期膜厚的塗佈膜。進而，藉由結晶退火（燒成），而形成 預期膜厚之第2強介電體層26。用於進行結晶之燒成，可 於氧氣環境中使用快速熱退火（RTA)等，於65〇〜7〇〇〇c下進 行。 121397.doc -17- 200814295 (4)第2電極30之形成 於第2強介電體層26上形成第2電極3〇。於圖示之示 例中，第2電極30例如可藉由以下方法而形成。即，首先 於第2強介電體層26上藉由反應性濺鍍法而形成由氧化銥 層構成之氧化物電極32,繼而，於氧化物電極”上藉由反 應性濺鍍法而形成由銥層構成之金屬電極34。第2電極Μ 可藉由濺鍍法、CVD法等而形成。 (5)電容器之形成 藉由眾所周知之光微影及蝕刻而使第丨、第2強介電體層 24、26及第2電極30圖案化。 進而根據須要，可於基板20、^電極22、強介電體層 24、26及第2電極層30之露出面上，藉由眾所周知之方法 (CVD法等），形成由氧化物（氧化旬、氮化物（氮化外氧 化銘等構成的保護層3 0。 根據本實施形態之製造方法，由於在第1強介電體層Μ 上形成第2強介電體層26,故具有以下作用效果。即，因 於第1強介電體層（ΡΖΤ層）24上形成第2強介電體層（ΡΖΤΝ 層）26,因而可抑制ΡΖΤ層產生結晶缺陷，因此可防止ΡΖΤ 11原子進订擴散。其結果為，本實施形態之強介電體電 令為中’ PZT層之絕緣性不會出現劣化’故可發揮優良之 強介電特性、壓電特性。 以下，對PZT層24與PZ1^26之組合，具體說明 用效果。 广 強介電體層中結晶缺陷易集中存在於層之最上部。尤其 121397.doc -18- 200814295 於PZT之情形時，當結晶溫度為500°c左右較低時，雖適於 元件應用，但因鉛（Pb)之較高蒸氣壓而使層之最上部易於 產生鉛缺損。當因鉛缺損而產生缺陷時，因電荷中性原 理，會同時產生氧缺損（肖特基缺陷）。其結果可知，PZT 表現出較高漏電流。如此，當形成PZT層時，相對易於以 較低結晶溫度獲得良好之PZT結晶膜，但因含有PZT層之 最上部所產生之鉛缺損與氧缺損的異相而易於產生較大漏 電流。因此，PZT層難以獲得良好之保持特性、例如疲勞 特性、壓印特性等。 另一方面，本發明之強介電體，即便PZTN因鉛之較高 蒸氣壓而形成缺陷，亦可利用鈮之較高共價鍵結性與多價 元素特性而防止氧缺損。其結果，本申請案發明者業已確 認PZTN之漏電流約為PZT之漏電流的1/10,000。然而，較 之PZT，存在結晶溫度略微增加之傾向。 本發明係綜合PZT與PZTN此兩者之優點，且修繕兩者之 缺點研製而成者。例如，首先形成膜厚（例如1 μηι)之PZT 結晶層。此時，因結晶溫度較低，ΡΖΤ相對易於獲得良好 之結晶膜。繼而，於最上層形成PZTN之薄層（例如1 00 nm)。使PZTN層結晶化時，可有效發揮PZT之晶向性，藉 由所謂磊晶成長，而於較低溫度下使PZTN層結晶。此 外，使PZTN層結晶時，將抵消PZT層最上部之異相。並 且，如上所述，PZTN層係難以產生異相之陶瓷，因此積 層體之最上層難以產生異相。根據如此理由，本發明之強 介電體電容器具有較高絕緣性，由下述實施例亦可獲悉， 121397.doc -19- 200814295 本發明之強介電體電容器具有優良之強介電特性與壓電特 性。 3.實施例 以下，對本發明之實施例加以說明，但本發明並不限定 於該等實施例。 3 · 1.實施例1 貝施例1之強’丨電體電谷器以如下方式獲得。於實施例1 中，使用PZT層作為第1強介電體層，使用？2顶層作為第2 f) 強介電體層。再者，構件之參照序號與圖1所示者相同。 (1) 第1電極及第1強介電體層之形成 首先，於矽基板20上形成90 nm之Pt層（第1電極）22。Pt 層由錢鍍法形成。 繼而，藉由MOCVD法，於第1電極22上形成由PZT構成 之第1強介電體層（以下亦稱為「PZT層」）24。亦即，作為 含有Pb、Zr或Ti之有機金屬化合物，例如使用pb(dpm)2、 ( Zr(dPm)4及Ti(〇-iC3H7)2(dpm)2。使包含該等有機金屬化合 " 物之溶液氣化後，將該等與氧氣一併導入反應室中。並 且’經由淋氣頭將該等原料氣體吹向溫度設為6〇〇它之基 • 板20(第1電極22)，形成PZT層。PZT層之膜厚約為1 μηι。 • 又，ΡΖΤ之組成比為 Pb(ZrG.45Ti() 55)〇3。 (2) 第2強介電體層之形成 繼之’調整前驅物組成物，使用上述前驅物組成物，形 成由PZTN構成之第2強介電體層（以下亦稱為r PZTN 層」）26。該步驟中使用之前驅物組成物由以下方法獲 121397.doc -20 - 200814295 得。 用於形成PZTN膜之前驅物組成物係混合含有pb、心、 Ti及Nb中至少任一者之第1至第3原料溶液、作為聚羧酸酯 之丁二酸二甲_、以及作為有機溶劑之卜丁醇而獲得。混 合液係將溶膠-凝膠原料與丁二酸二甲酯以1 : 1之比例溶 解於n_ 丁醇中者。 作為第1原料溶液，使用將用以形成抑及心之抑心…約 鈦礦結晶的縮聚物於無水狀態下溶解於n_ 丁醇溶劑中的溶 液。 作為第2原料溶液，使用將用以形成抑及TiiPbTi〇3約 鈦礦結晶的縮聚物於無水狀態下溶解於n_ 丁醇溶劑中的溶 液。 作為第3原料溶液，使用將用以形成pb及Nb之PbNb03#$ 鈦礦結晶的縮聚物於無水狀態下溶解於n_ 丁醇溶劑中的溶 液。 使用上述第1、第2及第3原料溶液，形成由 PbZr〇.33Ti〇 47Nb〇.203(PZTN)構成之強介電體層時，以（第1 原料、/谷液）·（弟2原料溶液）：（第3原料溶液）=3 3 : 4 7 : 2 0 之比例進行混合。進而，為降低強介電體層之結晶溫度， 而將用以形成PbSi〇3結晶之縮聚物於無水狀態下溶解於n_ 丁醇溶劑中作為第4原料溶液的溶液，以2莫耳％之比例添 加至上述混合溶液中，獲得前驅物組成物。 藉由旋塗而將如此獲得之前驅物組成物塗佈於第1強介 電體層24上，於150〜180°c下使塗膜乾燥後，於300〜350°c 121397.doc -21 - 200814295 下進行脫脂熱處理。其後，藉由RTA法而於7〇〇。〇下燒成塗 膜’獲得約l〇〇nni2PZTN層。 (3)上部電極、保護層之形成 鉍而，藉由濺鍍法，而於第2強介電體層（ρζτΝ層）^石上 依次形成60 nmiIr〇2層（氧化物電極）32、與兄
(金屬電極）34。進而’ #由眾所周知之光微影及乾姓刻， 使金屬電極34、氧化物電極32、第2強介電體層％及第"金 介電體層24圖案化’形成電容器。繼之，#由使用有三甲 基矽烷之CVD法而形成保護層（氧化矽層）32。 對如此而獲得之實施例丨之電容器求出滯後。圖5(八）表 示其結果。又，圖6中符號a表示對實施例i之電容器求出 之電壓與極化量（2Pr)的關係。 根據圖5(A)，可確認實施例!之電容器的強介電特性優 良，且具有良好滯後。根據圖6 ’可知根據實施例】之電容 器’於可獲得較大電壓範圍内穩定之較大極化量。 3 · 2 ·比較例1 丨贫个形成笫2強 , 1 '从興貫施例1相同之方 式獲得對比用電容器。對嗜對卜 對4對比用電容器求取滯後，獲得 圖5 (B)之結果。根據圖$ (b)，可禮士 、）J確δ忍對比用電容器中於某 電壓下無法獲得滞後特性。 又，圖6中符號b表示對比較例 十广t 平乂1巧1之對比用電容器求出之 電壓與極化量（2ΡΓ)的關係。由圖6 六_ 了知，根據比較例1之電 合夯，其極化篁小於實施例丨之 ^ ^ ^ ^ 电谷态，且於大於50 V電 堡時電容器會損壞’故未能獲得強介電特性。 121397.doc •22- 200814295 如上所述，根據本實施例，可確認因於PZT層上形成 ΡΖΤΝ層，故較之不具有該ΡΖΤν層之比較例1，具有極高 之絕緣性，且具有優良之強介電特性。又，實施例1之殘 留極化值約為比較例1之2倍。殘留極化值反映壓電常數， 故本實施例較之比較例，可獲得大於接近2倍之壓電常 數。 4.強介電體記憶體 4·1·第1強介電體記憶體
其次’對包含本發明之強介電體電容器之強介電體記憶 體加以說明。 圖7表示具有本發明之強介電體電容器之1T1C型強介電 體圮憶體500的構造圖。圖8係強介電體記憶體5〇〇之等效 電路圖。 於圖7中’符號32對應圖1之保護層32 憶體能夠以1 〇〇 ns以下之高速進行寫 如圖7所示，強介電體記憶體500由電容器504(與圖1之 強介電體電容器100對應）、以及開關用電晶體元件5〇7構 成，、係構造類似 DRAM(Dynamic Random Access Memory，動態隨機存取記憶體）之記憶體元件，上述電容 器504由下部電極5〇1(與圖i之第i電極22對應）、與主板傳 輸線連接之上部電極5〇2(與圖丨之第2電極3〇對應）、及強介 電體層5〇3(與圖1之第1、第2強介電體層21 26對應）構 成，上述開關用電晶體元件507中源極/汲極電極之其中之 -連接於資料線5〇5,且具有與字線連接之閘極電極渴。 。1T1C型強介電體記 入及讀取，且經寫入 121397.doc -23 - 200814295 之貧料為非揮發性的，因此有望替代SRAM(Static Random Aeeess Memory，靜態隨機存取記憶體）等。 根據本實施形態之強介電體記憶體，因使用上述實施形 悲之強介電體電容器而形成，因此漏電流較小，故疲勞特 f生壓印特性優良。本實施形態之強介電體記憶體並不限 於上述者’亦可應用於2T2C型強介電體記憶體等。 4·2·第2強介電體記憶體 Ο
圖9(A)及圖9(B)係模式性表示具有本發明之強介電體電 容之強介電體記憶體1〇〇〇的圖。再者，圖9(Α)表示強介 電體記憶體1000之平面形狀，圖9(Β)表示圖9(Α)中W之剖 面0 如圖9(Α)所示，強介電體記憶體1〇〇〇包括記憶體單元陣 列200以及周邊電路部300。並且，記憶體單元陣列2〇〇 交又排列有用於列選擇之下部電極21〇(與圖i之第工電極22 對應）、以及用於行選擇之上部電極22〇(與圖i之第2電極3〇 對應）。又，下部電極21〇及上部電極22〇具有由複數個線 形信號電極構成之條紋狀。再者，信號電極能夠以下部電 極210成為位元線、上部電極22〇成為字線之方式形成。 又周邊電路口P 300包含用以對上述記憶體單元陣列彻選 擇性寫入或讀取資訊之各種電路，例如包括驅動電 路3 10 ’其用以選擇性如^生| 土 匕制下σ卩電極210 ;第2驅動電路 3 20’其用以選擇性控制卜部带^ 利上4電極22〇 ;以及感應放大器等 信號檢測電路（省略圖示）。 如圖9(B)所示，於下部雷 1電極210與上部電極220之間，配 121397.doc -24- 200814295 置有強介電體層215(與圖1之強介電體層24、26對應）。記 fe體單元陣列200於該下部電極21〇與上部電極22〇交又之 區域中，構成有用作強介電體電容器23〇(與圖1之強介電 體電谷器100對應）之$己丨思體單元。強介電體電容器23〇由 本t月之強；丨笔體電谷裔1〇〇構成。再者，強介電體膜215 至少配置於下部電極210與上部電極22〇交叉之區域間即 可〇 又，如圖9(B)所示，周邊同路部3〇〇包括形成於半導體 基板 400 上之 MovMetAoxide semic〇nduct〇r，金屬氧化物 半導體）電晶體330。MOS電晶體330具有閘極絕緣膜332、 閘極包極334、及源極/汲極區域336。各M〇s電晶體 間二由兀件分離區域41〇分離。於形成有該M〇s電晶體33〇 之半導體基板400上，形成有第丨層間絕緣膜42〇。並且， 藉由配線層51而使周邊電路部3〇〇與記憶體單元陣列2〇〇電 I*生連接進而，強介電體記憶體1 000形成有第2層間絕緣 膜43 0及絕緣性保護層44〇。 再者，本發明並非限定於上述實施形態者，故可進行各 種變形。例如’本發明包含與實施形態中說明之構成實際 上相同之構成（例如功能、方法及結果相同之構成、或者 目的及效果相同之構成）…本發明包含實施形態中說 明之構成中非本質性部分經替換的構成。X，本發明包含 實現與實施形態中說明之構成相同之作用效果之構成或可 實見相同目的的構成。x ’本發明包含於實施形態中說明 之構成上添加眾所周知之技術的構成。 121397.doc -25- 200814295 【圖式簡單說明】 圖1係表示本實施形態之強介電體電容器的剖面圖。 圖2係於本實施形態中向鈦酸鉛中添加Si後a位點離子之 拉曼振動模式之變化的示意圖。 圖3係本實施形態中使用之含鉛羧酸的示意圖。 圖4.A係本實施形態中使用之聚羧酸或聚羧酸酯的示意 圖〇 圖4.B係本實施形態中使用之聚羧酸或聚羧酸酯的示意 〇 圖。 圖4.C係本實施形態中使用之聚羧酸或聚羧酸酯的示意 圖。 圖4.D係本實施形態中使用之聚羧酸或聚羧酸酯的示意 圖。 圖5(A)係實施例1之強介電體記憶體滯後的示意圖，（B) 係比較例1之強介電體記憶體滯後的示意圖。 圖6係實施例1及比較例1之極化量變化的示意圖。 (; ' 圖7係模式性表示本實施形態之1T1C型強介電體記憶體 的剖面圖。 圖8係圖7所示之強介電體記憶體之等價電路的示意圖。 圖9(A)、（B)係本實施形態之強介電體記憶體的示意 圖。 【主要元件符號說明】 2〇 基板 22 第1電極 121397.doc -26- 200814295 24 第1強介電體層 26 第2強介電體層 30 第2電極 32 氧化物電極 34 金屬電極 100 強介電體電容器 500 第1強介電體記憶體 1000 第2強介電體記憶體 121397.doc -27-

Claims (1)

  1. 200814295 十、申請專利範圍： 1 · 一種強介電體電容器，其包含·· 基板； 第1電極，其形成於上述基板之上方； 第1強介電體層，其形成於上述第1電極之上方，且包 含以Pb(Zr，Ti)〇3所示之複合氧化物； 第2強介電體層，其形成於上述第1強介電體層之上 方’且包含以PbCZi^TiVxNbxOs所示之複合氧化物；以及 第2電極，其形成於上述第2強介電體層之上方。 2·如請求項1之強介電體電容器，其中 於上述第2強介電體層之複合氧化物中，係 ^ 1 — X ^ 0.3 〇 3 ·如請求項1之強介電體電容器，其中 上述第2強介電體層進而包含〇·5莫耳以上之si、或者 S i 及 Ge 〇 4·如請求項1至3中任一項之強介電體電容器，其中 上述第2強介電體層之膜厚小於上述第丨強介電體層。 5_如請求項1之強介電體電容器，其中 上述第2電極包含形成於上述第2強介電體層上之氧化 銥層、以及形成於該氧化銥層上之銥層。 6·如請求項1之強介電體電容器，其中 上述第1電極具有選自鉑層、銥層及氧化銥層中之 少1層。 7· 一種強介電體電容器之製造方法，其包含： 121397.doc 200814295 於基板之上方形成第1電極之步驟； 藉由 CVD(chemical vapor deposition)法，於上述第 a 極之上方形成包含Pb(Zr，Ti)〇3所示複合氧化物之第】強介 電體層的步驟； 藉由溶液法，於上述第1強介電體層之上方，形成包 含以Pl^Zr^TiVxNbxO3所示複合氧化物之第2強介電體層 的步驟；以及 於上述第2強介電體層之上方形成第2電極之步驟。 8·如請求項7之強介電體電容器之製造方法，其中 上述第1強介電體層係藉由MOCVD(metal organic chemical vapor deposition)法所形成。 9· 一種強介電體記憶體，其包含如請求項1至6中任一項之 強介電體電容器。 U 121397.doc
TW096119555A 2006-05-31 2007-05-31 Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory TW200814295A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006151313A JP4164701B2 (ja) 2006-05-31 2006-05-31 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法

Publications (1)

Publication Number Publication Date
TW200814295A true TW200814295A (en) 2008-03-16

Family

ID=38462251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096119555A TW200814295A (en) 2006-05-31 2007-05-31 Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory

Country Status (6)

Country Link
US (1) US7847372B2 (zh)
EP (1) EP1863069A3 (zh)
JP (1) JP4164701B2 (zh)
KR (1) KR100932573B1 (zh)
CN (2) CN100585851C (zh)
TW (1) TW200814295A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706581B (zh) * 2015-09-18 2020-10-01 日商前進材料科技股份有限公司 強介電體記憶體及其製造方法，強介電體膜及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2008124274A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
EP2450946B1 (en) * 2009-06-30 2017-01-18 Mitsubishi Materials Corporation Method for removing ferroelectric csd coating film
JP2011179953A (ja) * 2010-03-01 2011-09-15 Rohm Co Ltd 赤外線センサ
EP2837044B1 (de) * 2012-04-10 2017-11-15 Epcos AG Keramisches material und kondensator umfassend das keramische material
JP5930852B2 (ja) * 2012-06-04 2016-06-08 株式会社ユーテック 強誘電体結晶膜の製造方法
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
WO2022070521A1 (ja) * 2020-09-30 2022-04-07 富士フイルム株式会社 圧電膜付き基板及び圧電素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001139313A (ja) 1999-11-11 2001-05-22 Nec Corp 酸化物膜の製造方法と強誘電体メモリの製造方法
EP1271658A1 (en) 2000-10-17 2003-01-02 Ecole Polytechnique Fédérale de Lausanne Ferroelectric film capacitor structure with selective doping
JP2004079675A (ja) 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
WO2005074032A1 (ja) 2004-01-28 2005-08-11 Fujitsu Limited 半導体装置及びその製造方法
US20050161717A1 (en) 2004-01-28 2005-07-28 Fujitsu Limited Semiconductor device and method of fabricating the same
JP4392336B2 (ja) 2004-03-25 2009-12-24 パナソニック株式会社 強誘電体容量素子の製造方法
CN100385669C (zh) * 2004-04-23 2008-04-30 精工爱普生株式会社 强电介质膜层叠体、强电介质存储器、压电元件
JP4811556B2 (ja) 2004-04-23 2011-11-09 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP2006024748A (ja) 2004-07-08 2006-01-26 Fujitsu Ltd 強誘電体キャパシタをもつ半導体装置及びその製造方法
JP4553137B2 (ja) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 複合酸化物積層体の製造方法
JP4506975B2 (ja) * 2005-10-05 2010-07-21 セイコーエプソン株式会社 キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706581B (zh) * 2015-09-18 2020-10-01 日商前進材料科技股份有限公司 強介電體記憶體及其製造方法，強介電體膜及其製造方法

Also Published As

Publication number Publication date
CN101714579B (zh) 2012-06-27
CN100585851C (zh) 2010-01-27
CN101083259A (zh) 2007-12-05
KR20070115696A (ko) 2007-12-06
EP1863069A2 (en) 2007-12-05
EP1863069A3 (en) 2008-07-16
JP4164701B2 (ja) 2008-10-15
US20070278545A1 (en) 2007-12-06
CN101714579A (zh) 2010-05-26
JP2007324281A (ja) 2007-12-13
US7847372B2 (en) 2010-12-07
KR100932573B1 (ko) 2009-12-17

Similar Documents

Publication Publication Date Title
TW200814295A (en) Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
JP3939250B2 (ja) 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
JP4258636B2 (ja) セラミックス膜およびその製造方法、ならびに強誘電体キャパシタ、半導体装置、その他の素子
JP4352271B2 (ja) 半導体装置
JP3730122B2 (ja) 強誘電体集積回路メモリセルおよびその製造方法
JPH11195768A (ja) ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
JP4257485B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置および圧電素子
JP2010239132A (ja) 圧電薄膜、圧電素子および圧電素子の製造方法
JP2005512323A (ja) 集積回路用途のためのランタン系列の層状超格子材料
CN109935589A (zh) 一种氧化铪基铁电电容及其制备方法
KR100781844B1 (ko) 강유전체막 및 그의 제조 방법
US7569400B2 (en) Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
JP4324796B2 (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、および強誘電体メモリ
JP2006108291A (ja) 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
JP4697381B2 (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体メモリ、ならびに半導体装置
JP3606791B2 (ja) 強誘電体薄膜の製造方法、強誘電体キャパシタ、強誘電体メモリセルおよび強誘電体メモリの製造方法
JP2003318369A (ja) 半導体装置及びその製造方法
JP5035568B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009016859A (ja) 半導体装置
JP2004207628A (ja) 半導体記憶装置およびその製造方法
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP2003174150A (ja) 半導体装置及びその製造方法