200807694 095006 21482twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於— 種半導體電容器、單次可程式化記憶胞及其製造方法與操 • 作方法。 : 【先前技術】 非揮發性記憶體元件由於具有使存入之資料在斷電後 , 也不會消失之優點，所以已成為個人電腦和電子設備所廣 泛採用的一種記憶體元件。 一般而言，非揮發性記憶體可以細分為可抹除可程式 唯讀記憶體(Erasable Programmable ROM ; EPROM)、電子 式可抹除可程式唯讀記憶體（Electrically Erasable
Programmable ROM ; EEPROM)、罩幕式唯讀記憶體(Mask ROM)、單次可程式唯讀記憶體(〇ne Time pr〇grammable ROM ; OTPROM)等。 對於EPROM及EEPROM而言，由於EPROM及 V， EEPROM具有寫入與抹除的功能，而為實際應用之較佳選 擇。但是，相對的EPR〇M及EEPROM之製程較為複雜且 會使成本提高。 對於罩幕式唯讀記憶體而言，雖然罩幕式唯讀記憶體 . 的製程簡單、成本較低，但是需以光罩定義欲寫入之資料， 因此在使用上限制較多。 、 對於單次可程式唯讀記憶體而言，由於可在記憶體離 開工廠後才寫入資料，亦即可依照記憶體配置的環境由使 200807694 095006 21482twf.doc/n :者寫人胃料，因此其使用上鮮幕式唯讀記憶體更為方 便。 當半導體進入深次微米(Deep Sub捕_)的製程時， 兀件的尺找赫小，騎記鐘元料言，也就是代表 =憶胞尺寸愈來愈小。另—方面，隨著資訊電子產品(如電 κ丁動電活、數位相機或個人數位助理(pers麵ι如 —’ PDA))需要處理、儲存的資料日益增加，在這此 貧訊電子產品巾所需的記憶體容量也騎來愈大。對於這 種尺寸變杨記賴容量·要增加的㈣，如何製造尺 寸縮小、，集度，又能兼顧其品_記顏元件是產業 的一致目標。 【發明内容】 ”有鐘於此’本發明的目的就是在提供一種半導體電容 為以抵抗保濩性之氧化層或自行對準金屬石夕仆物阳# . 二电二、小而^日加頜外製程步驟，因此製程簡 早，可以私加半導體元件的集積度。 f發明Μ —目岐提供-種單次可程式化記㈣， 以-抵抗賴狀氧化層或自行解 擔 為電容介電層，並以電晶_源極以及導電插塞作 件的集積度。 寸了·小而可以增加半導體元 本發明的再-目的是提供—種單次 製造方法，此鮮対程式化記憶胞的製造枝可= ⑽ 般互補式金氧半導體製程相容，且不會增加額外製程步驟。 200807694 095006 21482twf.doc/n 本發明的又一目的是提供— 操作方法，利用使電容芦、山=:人可程式化記憶胞的 記憶胞具有單次寫⑽特^ :來程植記憶胞，使得 本發明提出-種半‘體带上存的資料具有非揮發性。 -電極與第二電極。電容介：：：二包括電容介電層、第 或自行對準金屬石夕化物阻擒:曰^抵抗保護性之氧化層 於電容介電層之相對的兩^ °弟—電極與第二電極設置 依照本發明的較佳實施例所述— 之第一電極為導電插塞。 冷體电合态，上述 依照本發明的較佳實施例 之半導體電容器更包括蝕列故卜爲=¥體电合為，上述 電容介電声上。而B :、、層，此蝕刻終止層設置於 容介電層。曰 ，弟一電極穿過钱刻終止層而接觸電 之半施例所述之半導體電容器，上述 之摻雜區;電二:二電極為設置於基底中 μι 推雜區上，並暴露出部分摻 雜第一電極設置於電容介電層上。 依照本發明的較佳實施例所述之 之基底包括石夕基底。 包奋裔，上述 之丰較佳實施例所述之半導體電容器’上述 半v體電合裔更包括金屬矽化物層與第二 入 屬石夕化物層設置於電容介電層外所暴露摻_上。^二 電插塞電性連接金屬矽化物層。 一、 依照本發明的較佳實施例所述之半導體電容器，上述 200807694 095006 21482twf.doc/n 電極由一個或多個第一導電插塞所構成 插基之形狀可為正方形、長方形 圓形或其他形狀。 吗〜A，、他形狀、 依照本發明的較佳實施例所述之半導體電容哭 之基底可為絕緣層上切基底。而且 == 緣上树基朗销巾。 置於絕緣 之丰㈣錄實_職之轉體電容ϋ，上述 之+¥體@谷器更包括金屬魏物層與第 =夕化物料置於電容介電層外所暴露摻^導 電插塞電性連接金屬矽化物層。 弟一蛉 依照本發明的較佳實施例所述之半導體電容器，上述 電極由一個或多個第一導電插塞所構成。：述之； —*=之形狀可為正方形、長方形、圓形或其他形狀。 依本發明的較佳實施例所述之半導體電容器，上求 =導體電容器設置於基底的隔離結構上；第二^極為^ 雜夕曰曰㈣，此摻雜多㈣層設置於基底上；電容介電層 設置於摻雜多轉層上，並暴露出部分摻料㈣層；^ 一電極設置於電容介電層上。 曰 一依恥本發明的較佳實施例所述之半導體電容器，上述 之半導體電容n更包括金屬；^化物層與第二導電插塞。^ 屬石夕化物層設置於電容介電層外所暴露摻魄上。第二導 電插塞電性連接金屬矽化物層。 依照本發明的較佳實施例所述之半導體電容器，上述 之第一電極由一個或多個第一導電插塞所構成。上述之第 8 200807694 095006 21482twf.doc/n 一導電插塞之形狀可為正方形、長方形、 依照本發明的較佳實施例所述體^、他形狀。 之半導體電容器設置於絕緣基底上；第二上述 電極設二2暴露出部分換雜半導體層;第- 依照本發明的較佳實施例所述之半 之半導體電容器更包括金屬石以卜物爲谷益，上述 屬矽化物層設置於電容介電層外所二二：：:插塞。金 第二導電插塞電性連接金屬石夕化物層“導體層上。 之第依ΪΪΓ，較佳實施例所述之半導體電容器，上述 之=電極由—個或多個第—導電插塞 ^ 一==可為正方形、長方形、圓形或其他= 依π本發明的較佳實施例所述 之絕緣基底為玻璃基底。 竹㈣“ ’上述 明之半導體電容器’由於利用一抵抗保護性之氧 用ii插化物阻播層作為電容介電層’且利 /、及其中推雜區可以是電晶體的源極 in 與電晶體的源極/沒極區在同一個製程中 。換雜半導體層可以與電晶體的間極在同一個製 程中乂作出f。導電插塞可以與連接電晶體的間極、源極/ 之插塞在同—個製程，製作出來。因此可以在不改 艾般互補式金氧半導體製程的情況下製作出電容器，且 200807694 095006 21482twf.doc/n 可件的集積度並且不增加原來製程成本。 本發月棱出一種單次可程式化記憶胞，包 介電層、源健與汲極區、電容介電層、導 ^二 電層設置於基底上。閘極設置於閘介 私土。閘介 極區分別設置於閘極兩侧電汲
極區上，且電容介電層為-抵抗保護性源 準金屬魏物轉層。導電插塞設置於電容介^仃2 塞作輸器的第一電極’源極區作^容器的 本發明之單次可程式化記憶胞，由於利用一抵抗保 十之氧化層或自行對準金屬矽化物阻擋層作為電容介^ d，且利科電插塞與祕區作為電容n的兩電極。因^ 可^不改變-般互補式金氧半導體製程的情況下製作出 電各态，且電谷态直接設置在源極區上，而可以增加半 體元件的集積度並且不增加原來製程成本。 、 “本發明提出一種單次可程式化記憶胞的操作方法，此 記憶胞包括第一導電型基底、設置於第一導電型基底上之 ，介電層及閘極、設置於閘極兩側之第一導電型基底中的 第二導電型源極區與第二導電型汲極區、設置於第二導電 ^源極區上的電容介電層與設置於電容介電層上之導電插 基’其中電容介電層為一抵抗保護性之氧化層或自行對準 金屬矽化物阻擋層，此方法包括藉由使該電容介電層崩 潰，以程式化記憶胞。 依照本發明的較佳實施例所述之單次可程式化記憶胞 200807694 095006 21482twf.doc/n 的操作方法，其中第一導電型為p型，第二導電型為N型， ，式化記憶胞之方法如下：於導電插塞施加第一電壓，於 第-導電型基底施加第二電壓及第二導電魏極區施加第 二電壓，於閘極施加第四電壓，第一電壓與第二電壓、第 一電壓之電壓5又疋足以使電容介電層崩潰，第四電壓足以 打開閘極下方的通道。 口依知本發明的較佳實施例所述之單次可程式化記憶胞
的操作方法，上述之第—電壓為4〜6伏特左右，第二電壓 為0伏特左右，第三電壓為〇伏特左右，第三電塵為卜2 伏特左右。 。依肊本發明的較佳實施例所述之單次可程式化記憶胞 的操作方法，上述之第一導電型基底中包括第二導電型井 區以及叹置於第二導電型井區上之第一導電型井區，第一 W型為^型’第二導電型，程式化記憶胞之方法 如I ·於第一導電型基底與第二導電型井區接地，於導電 插塞施加第五電壓，於閘極施加第六電壓，於第二導電型 ，極區施加第七電壓，於第—導電型井區施加第八電壓， 第五私壓與第八電壓之電壓設定足以使電容介電層崩潰。 。依照本發明的較佳實施例所述之單次可程式化記憶胞 的才木作方法’上述之第五電壓為3·3伏特左右，第六電壓 為〇伏特左右，第七電壓為_3·3伏特左右，第人電壓為_3·3 伏特左右。 α依照本發_較佳實關所述之單次可程式化記憶胞 的_作方法’上述之第—導電型為^^型’第二導電型為ρ 11 200807694 095006 21482twf.doc/n 型L程式化記憶胞之方法如下··於導電插塞施加第九電壓， 於，‘電型基底施加第十電壓及於第二導電型汲極區施 加第^一電壓，於閘極施加第十二電壓，第九電壓與第十 、屯壓之電壓設定足以使電容介電層崩潰，第十二 電壓足 以打開閘極下方的通道。 。依照本發明的較佳實施例所述之單次可程式化記憶胞 的操作方法，上述之第九電壓為_3·3伏特左右，第十電壓
為、3·3伏特左右，第十一電壓為3·3伏特左右，第十二電 壓為0伏特左右。 。依知、本發明的較佳實施例所述之單次可程式化記憶胞 1操1方法;上述之第-導電型為Ν型，第二導電型為Ρ ^ ’程ί化記憶胞之方法如F於導電插塞施加第十三電 第一導電型井區施加第十四電壓及於閘極施加第十 ♦弘置於第一導電型汲極區施加第十六電壓，於第二導 =型基底接地，第十三電壓與第十四電壓、第十五電壓之 電壓設定足以使電容介電層崩潰。 =照本發日_較佳實關所述之單次可程式化記憶胞 斤^方法’上述之第十三電壓為G伏特左右，第十四電 伏特左右，第十五電壓為3.3伏特左右、第十六 私壓為4〜6伏特左右。 $發明之單次可程式化記憶胞的操作方法，在程式化 :雷3由：制施加於電晶體之閘極、汲極、源極以及基底 電容_介電層被破壞(崩潰）。而且，可藉由 、“谷器之介電層是否被破壞(崩潰），來達成記錄數位 12 200807694 095006 21482twf.doc/n i:面=或丨lj的目的。而且，導電插塞與電容介電層 絲树日把單切料化記憶胞 塞與電容介電層接觸之處產生較大的電 机在：政使電各介電層容易崩潰’而可以降低操作電壓。 本發明提出一種單次可程式化記憶胞的製造方法，包 驟。錢，提供基底，此基底上已形成有電晶體， 「电曰0體具有、第—源極/汲極區與第二源極/汲極 區。於第-源極/汲極區上形成介電層，此介電層作為一抵 几保濩性之氧化層或自行對準金屬矽化物阻擋層。接著， 於閘極與第二祕/汲極區上形成金屬魏物層。缺後，於 介Ϊ層上形成第一導電插塞，其中第-導電插塞、介電層 與第一源極/汲極區構成電容器。 、制^照本發明的較佳實施例所述之單次可程式化記憶胞 的方法，於第一源極/没極區上形成介電層之步驟如 :首先，於基底上形成介電層，並於基底上形成罩幕層 覆蓋第一源極/汲極區。然後，以罩幕層為罩幕，移除其^ 未被罩幕層覆蓋之介電層。之後，移除罩幕層。 依ft?、本發明的較佳實施例所述之單次可程式化記憶胞 的製造方法，於介電層上形成第一導電插塞之步 / Π4 匕括於基底上形成蝕刻終止層與層間絕緣層。 依照本發明的較佳實施例所述之單次可程式化記憶胞 的，造方法，上述之蝕刻終止層之材質包括氮化矽(siN) 或氮氧化矽(Si〇N)。 依照本發明的較佳實施例所述之單次可程式化記憶胞 13 200807694 095006 21482twf.doc/n 的製造方法，於介電層上形成第一導電插塞之步驟中，更 包括形成電性連接第二源極/汲極區之第二導電插塞。 依照本發明的較佳實施例所述之單次可程式化記憶胞 的製造方法，上述之介電層之材質包括氧化矽。 依照本發明的較佳實施例所述之單次可程式化記憶胞 的製造方法，於閘極與第二源極/汲極區上形成金屬矽化物 層之方法包括自行對準金屬矽化物製程。
斤本發明之單次可程式化記憶胞的製造方法，由於直接 以第一導電插塞、一抵抗保護性之氧化層或自行對準金屬 石夕化物阻擋層與第—雜/汲極區構成電容^，因此可以在 ^改變一2互補式金氧半導體製程的情況下製作出電容 裔’且電容器直接設置在第一源極/汲極區上，並不會增加 額外的m而可以增加半導體元件的集積度。曰曰 易懂為?他目的、特徵和優點能更明顯 %牛較佺只施例，並配合所附圖式，作 明如下。 。 【實施方式】 器 士發明提供-種半導體電容器、 法式化記憶胞以及單次可程式化記憶胞= _説明本發明之半導體電容器。 圖1A為繪示本發明之半導體電容器之 之上視圖。圖2A為繪示圖 =佳只_ 1B及圖1C為分別洛-士 iRn甲/〇 AA線之剖面圖。圖 為刀猶不本發明之半導體電容 200807694 095006 21482twf.doc/n 實施例之上視圖。在1B及圖1(：中，構件與圖1八相同者， 給予相同的符號，並省略其說明。 請同時參照圖1A及圖2A，本發明之半導體電容哭例 如是設置於基底100上。在基底刚中設置有隔離^
102、’ 義出主動區。隔離結構102例如是淺溝渠隔離結 構或場氧化層。半導體電容器例如是由導電插塞112(第二 電極）、電容介電層1〇6與摻雜區1〇4(第二電極)所構成。 導電插塞112(第一電極)與摻雜區1〇4(第二電極)作 體電容器之電極。 〜 基底100例如是矽基底。電容介電層1〇6例如是在 導體製程中常用的-抵抗保護性之氧化層或自行對準全 石夕化物阻擔層。電容介電層廳的材質例如氧切或氮化 矽或其他介電材質(如高介電係數材質等）。 導電插塞112(第一電極)與摻雜區1〇4(第二電極)設置 於電容介電層106之相對的兩側。摻雜區1〇4(第二電又極 例如是設置於基底100中。電容介電層刚例如是設^於 摻雜區104(第二電極)上，並暴露出部分摻雜區刚(第二 電極）。導電插塞112(第一電極)例如是設置於電容介電^ 所示’電容介電層106只覆蓋部分摻: 弟一電極）。 在電容介電層外所暴露摻雜區1〇4(第二電極 =如是設置有金屬矽化物層1〇8。金屬矽化物層1〇8之 質包括耐火金屬之金屬矽化物，例如是鎳、鈷、鈦、鋼、 錮、组、m銘與該些金屬的合金的石夕化物之其 15 200807694 095006 21482twf.doc/n 中之一。 在電容介電層106與摻雜區1〇4(第二電極)上例如設 置有蝕刻終止層110。蝕刻終止層11〇之材質例如是氮化 矽或是氮氧化矽。導電插塞112(第一電極)穿過蝕刻終止層 而接觸電容介電層106;其中蝕刻終止層11〇在導電^ 基11^製程中極為重要，最主要原因是因為蝕刻終止層 可以讓形成插塞之蝕刻製程更為穩定，利用不同材質間對 蝕刻選擇比不同而停在侧終止層110上，最後再侧蝕 亥J、’；止層110而停止；但是因為本發明是在兹刻終止層 下面加入—抵抗保護性之氧化層或自行對準金切化曰物阻 擋層，侧最後會停在此氧化層或是自行對準金屬石夕化物 ’因此很容易可以形成|容介電層咖之導電插 基112(弟一電極）。 2祕止層11G上例如是更設置有相絕緣層 。，間絕緣層116之材質例如是御玻璃、刪石夕玻璃 it 第—電極)从電性連接金切化物層 的¥电插基114例如是設置於層間絕緣層116中。導 (八第μ"電極)與導電插塞m之材質包括導體材 料例如疋金屬材料、摻雜多晶石夕等。 ^的上視圖看來’導電插塞112(第—電極)的形 狀例如疋正方形，當铁導雷杯金 π = /、、V電插基112(第一電極)的形狀也可 以疋如圖1B所示為長方形，或者其他 橢圓形等。此外，本發明之丰_雪— 有限定只為一個，也可體:…第-電極並沒 M如圖1C所不，設置有兩或兩個 16 200807694 095006 21482twf.doc/n 以上的導電插塞112a、112b(第一電極）。 圖2B至圖2D為分別繪示本發明之半導體電容器之其 他較佳實施例之剖面圖。在圖2B至圖2D中，構^與^ 1A相同者，給予相同的符號，並省略其說明。 一回 請參照圖2B，半導體電容器例如是設置在絕緣層上有 矽基底（Silicon 〇n insuiator，3〇1)10如上。絕緣層上有矽 基底1〇加例如是由基底層i〇la、絕緣層101b與矽層1〇lc
所構成。 曰 摻雜區104(第二電極)例如是設置於絕緣層上有 ί =7層=中°電容介電層觸例如^設置於i 換雜區1〇4(第二電極）。導電插 土 （第—電極)例如是設置於電容介電層1〇6上。 在電容介電層1〇6外所暴露_區 4雜£ 104(弟二電極)上例如設置有 110 / 電112(弟一電極）的形狀例如是正方形、导方 形，者其他任意形狀如圓形、橢圓形等 ^ Z極)的數量並沒有限定只為—個，也可以為= 在圖2A及圖2B的半導體電容器中，由於利用 氧化層或自行鮮金屬魏物阻擋層作為電^ 的兩電極。其一刚可以是電晶體的源極^ 17 200807694 095006 21482twf.doc/n 者可以與電晶㈣源極/祕區在K目製程 插塞112可以與連接電晶體的間極、源極/沒極區 之插基在同-㈣程中製作出來。因此可以在不改變 互補式金氧半導體製程的情況下製作出電容器，且可以辦 加半導體元件的集積度。 曰 . 請參照圖2C，半導體電容_如是設置在絕緣基底 100b上。絕緣基底100b例如玻璃基底、塑膠基底等。一 ， _半導體層1G4a(第二電極)例如是設置於絕緣基底 1 夕o〇b上々。#雜半導體層104a之材質例如是摻雜石夕或換雜 夕晶石夕等。摻雜半導體層刚a與電晶體之閘極層例如是在 同-道製程中製作做出來的。亦即，在圖案化M〇s電晶 體的閘極時，同時定義出電容器的摻雜半導體層104a(^曰 二電極），因此在製作本發明之電容器時，並不會增加其他 額外的步驟。電谷介電層1〇6例如是設置於摻雜半導體層 =4a(第二電極)上，並暴露出部分摻雜半導體層104a(第二 龟極）$電插基112(第一電極)例如是設置於電容介電声 106 上。 9 ^ 在電容介電層106外所暴露摻雜半導體層1〇4a(第二 電極)上例如是設置有金屬矽化物層108。而且，在電容^ 電層106與摻雜半導體層1〇4a(第二電極)上例如設置有= 刻終止層110。在蝕刻終止層11〇上例如是設置有層間絕 緣層116。‘電插基ιΐ2(第一電極)的形狀例如是正方形、 長方形或者其他任意形狀如圓形、橢圓形等。導電插塞 2(弟電極)的數I：並沒有限定只為一個，也可以為兩個 18 200807694 095006 21482twf.doc/n 或兩個以上。此外’在換雜半導體層1 〇4a之側壁例如是設 置有絕緣間隙壁118。絕緣間隙壁118之材質例如是氧$ 矽或氮化矽等。 請參照圖2D’半導體電容器例如是設置在基底1〇〇 的隔離結構102a上。 摻雜半導體層104b(苐二電極)例如是設置於隔離結構 102a上。摻雜半導體層i〇4b之材質例如是摻雜石夕或摻雜 多晶矽等。同樣的，摻雜半導體層1〇4b與電晶體之閘極層 例如是在同一道製程中製作做出來的。亦即，在圖案化 MOS電晶體的閘極時，同時定義出電容器的摻雜半導體層 104b(第二電極），因此在製作本發明之電容器時，並不會 增加其他額外的步驟。電容介電層1〇6例如是設置於摻^ 半導體層104b(第二電極)上，並暴露出部分摻雜半導體層 l〇4b(第一電極）。導電插塞ιΐ2(第一電極)例如是設置於電 容介電層106上。 ' 在電谷介電層106之外所暴露摻雜半導體層1〇4匕莖 二電極)上例如是設置有金屬石夕化物層108 =，在= 介電層106與摻雜半導體層1〇4b(第二電極)上例如設置有 飯止層11〇。在钱刻終止層上例如是設置有層間 、、、巴緣層II6。導電插塞112(第一電極)的形狀例如是正方 ^長^形或者其他任意形狀如圓形、橢圓形等。導電插 塞上12(第一電極)的數量並沒有限定只為一個，也可以為兩 兩個以上。此外，在摻雜半導體層1〇如之側壁例如是 叹置有絕緣間隨118。絕緣間雜118之材質例如是氧 19 200807694 095006 21482twf.doc/n 化矽或氮化矽等。 ㈣ί㈣及圖2D的半導體電容器中，由於利用一抵抗 ^蔓性之祕層或自行對準金射化物阻擋層作為電容介 =層106且利用‘電插基112與摻雜半導體層刚<1〇朴) 作為電容器的兩電極。其中摻雜半導體層㈣可以 : 與電晶體的閘極在同-個製程中製作出來，導電插塞112 • 可以與連接電晶體的祕、源極/汲極區之插塞在同一個製 r -=中製作出來。13此可以在不改變—般互補式金氧半導體 4程的情況下製作出電容^，且可以增加半導體請 積度。 〃 π接著，說明本發明之單次可程式化記憶胞。本發明之 單次可程式化記憶胞具有上述之半導體電容器。 圖3A為繪示本發明之單次可程式化記憶胞之一較佳 實施例之結構圖。圖3B及圖3C為分別繪示本發明之單次 了权式化s己憶胞之電路簡圖。 請參照圖3A，本發明之單次可程式化記憶胞例如是設 置於基底200上。單次可程式化記憶胞包括閘介電層202、 閘極204、源極區206、汲極區208、間隙壁21〇、電容介 電層212、導電插塞214以及蝕刻終止層216。本發明:^ 次可程式化記憶胞可以為N型通道記憶胞，也可以為p 通道記憶胞。 閘極204例如是設置於基底2〇〇上。閘極204之材質 包括導體材料，例如是金屬或摻雜多晶矽。閘介電層2二 例如是設置於閘極204與基底200之間。閘介電層2〇2之 20 200807694 095006 21482twf.doc/n 耸。、^氧化石夕或者介電常數大於4的高介電常數材料 所構2二層2°2也可以由一層或一層以上的介電材料層 所構；^ 來說，閘介電層2G2可以由單層的氧化石夕層 材料層所構^也可叹由—層氧切層與—層高介電常數 =隙壁210例如是設置於閘極2()4側壁。間隙壁21〇 八別;H疋氧化發或氮化梦。源極區206與汲極區208 刀別仅置於閘極204兩侧的基底2〇〇中。 電谷’丨电層212例如是設置於源極區2〇6上， 抗保護性之氧化層或自行對準金屬石夕化 =° %各介電層216的材質例如氧切或氮化石夕。 插塞214例如是設置於電容介電層212上，1 容哭作為電容11的第一電極，源極區施作為電 如:今屬二電極。導電插塞214之材質包括導體材料，例 置夕等，刻終止層Μ例如是設 化二=上，刻終止層216之材質例如是氮 在本翻之單次可程式化記憶财，由於利用 二=氧化層或自行鮮金射化物阻撞層作為電容^ 用導電插塞214與源極區挪作為電容器 的厂極:因此可以在不改變一般互補式金氧半導體f程 2況下4作出電容器，且電容器直接設置在源^， 而可以增加半導體元件的集積度。 上 請參照圖3B之電路簡圖，本發明之單次可程式化記 21 200807694 095006 21482twf.doc/n 憶胞例如是由一個電晶體T與一個電容器C所構成。藉由 控制施加於電晶體之閘極G、汲極D、源極S以及基底6 的電壓，以破壞電容器的介電層，以程式化本發明之單次 可程式化記憶胞。當電容器的介電層被破壞(崩潰）時，則 如圖3C所示，電容器c轉變成電限R。因此藉由檢測電 容器之介電層是否被破壞(崩潰），來達成記錄數位資訊「〇」 或「1」的目的。而且，介電層被破壞後，就無法復原，因 此，此種記憶胞只能程式化一次。 接著，說明本發明之操作方法。圖4A至圖4B所繪示 為N型記憶胞的程式化操作示意圖。 請參照圖4A，記憶胞包括p型基底（或p型井區）、閘 極、閘介電層、N型源極區與n型汲極區、電容介電層與 導電插塞。 ^ 在程式化此記憶胞時，於導電插塞施加電壓V1 ;於？ 型基底（或P型井區)施加電壓V2及於N型汲極區施加電 壓V3 ;於閘極施加電壓V4，電壓V4足以打開閘極下方 的通道，電壓VI與電壓V2、V3之設定足以使電容介電 層崩潰。電壓VI例如為4〜6伏特左右，電壓V2例如為 〇伏特左右，電壓V3為0伏特左右，電壓V4為1〜2伏特 左右。 請參照圖4B，記憶胞包括P型基底、深N型井區 DNW、P型井區pw、閘極、N型源極區與N型没極區、 電容介電層與導電插塞。 在程式化此記憶胞時，於P型基底及DNW區接地， 22 200807694 095006 21482twf.doc/n 於導電插塞施加電壓V5，於閘極施加電壓V6，於N型沒 極區施加電壓V7,於P型井區PW施加電壓V8，電壓V5 與電壓V8之電壓設定以使該電容介電層崩潰。電壓V5 例如為3·3伏特左右，電壓V6例如為〇伏特左右，電壓 V7例如為-3·3伏特左右，電壓V8例如為-3·3伏特左右。 圖5Α至圖5Β所繪示為Ρ型記憶胞的程式化操作示意 圖。 請參照圖5Α，記憶胞包括Ν型基底（或Ν型井區）、
閘極、閘介電層、Ρ型源極區與Ρ型汲極區、電容介電層 與導電插塞。 ％ S 在程式化此記憶胞時，於該導電插塞施加電壓V9，於 N型基底（或N型井區)施加電壓V10及於ρ型汲極區施加 電壓VII，於閘極施加電壓V12，電壓V9與電壓vii之 電壓設定足以使電容介電層崩潰，電壓V12足以打開閘極 下方的通道。電壓V9例如為-3.3伏特左右，電壓vl〇例 如為3.3伏特左右，電壓V11例如為3·3伏特左右，電壓 V12例如為〇伏特左右。 清參照圖5Β，s己憶胞包括Ν型基底（或ν型井區）、閘 極、閘介電層、Ρ型源極區與Ρ型汲極區、電容介電層與 導電插塞。 ^ 在程式化此記憶胞時，於導電插塞施加電壓，於 Ν型基底（或Ν型井區)施加電壓Vl4及於閘極施加電壓 V15,於Ρ型汲極區施加電壓V16，電壓V13與電壓vl4、 電壓V15之電壓設定足以使電容介電層崩潰。電壓vl3 23 200807694 095006 21482twf.doc/n ，如為0伏特左右’電壓Vl4例如為4〜 ^15例如為3.3伏特左右、電壓Vl6例如為4:伏特左 施加=程=記^胞的操作方法。藉由控制 壞電容器的介電層，以程式化及Ϊ底的電壓，以破 來達=錄則「電容器之介電層是否被破壞(崩潰）， 夷盘㈣二2訊〇」或「lj的目的。而且，導電插 電層觸面龍小，在程式化本㈣之單次可 胞時’可以在導電插塞與電容介電層接觸之處 低操電流密度，使電容介電層容易崩潰，而可以降 接著，說明本發明之單:欠可程式化記憶摘製造方法。 圖6Α至圖6Ε所緣示為本發明之單次可程式化記憶胞 之一較佳實施例的製造流程剖面圖。 吻苓照圖6Α，首先提供基底300。此基底3〇〇包括矽 基底，例如是Ν型矽基底或Ρ型矽基底。當然，基底3〇〇 也可以是絕緣層上有矽之基底等。 在此基底300上例如已形成有電晶體3〇2及電晶體 304。電晶體302及電晶體304例如是串聯連接在一起。 電晶體302例如是由閘介電層306、閘極308、間隙壁 310以及源極/汲極區312、314所構成。 閑介電層306位於閘極308與基底300之間。閘介電 層之材質包括氧化矽或介電常數大於4的高介電常數材料 24 200807694 095006 21482twf.d〇c/n 專閘；丨電層3〇6可以由一層或一層以上的介電材料層所 構成。間隙壁310例如是設置於閘極308侧壁。間隙壁3仞 之，貝例如是氧化矽或氮化矽。源極/汲極區312、314例 如疋没置於閘極308兩側之基底中。閘極3〇8之材質 是摻雜多晶石夕。 、 電晶體304例如是由閘介電層316、閘極318、間隙壁 320以及源極/汲極區314、322所構成。 ’、土 閘介電層316位於閘極318與基底3〇〇之間。閘介電 包括氧化矽或介電常數大於4的高介電常： 材枓專。閘介電層316可以由一層或一層 層所構成。間隙壁320例如是設置於閉極3二 f 320之材質例如是氧化石夕或氣化石夕。源極/没極區314、 22例如是設置於閘極318兩側之基底3〇〇中。閑極 =質例如是摻雜多晶石夕。電晶體观及電晶體3 源極/汲極區314。 於基底300上形成電晶體3〇2及電晶體3〇4之方法， 2採用-般的式錢半㈣製縣達成，因此不再 入^參照圖6B，於基底遍上形成一層介電層。此 疋作為—抵抗保護性之氧化層或自行對準金屬 :化物且擔層。介電層324之材質例如是氧化㈣氮化 後於基底300上形成-層罩幕層326，此罩幕層326 ^盍住源極/沒極區314上的介電層324 質例如是光阻材料，罩幕層326之形成方先= 25 200807694 095006 21482twf.doc/n 法塗佈一層光阻材料，然後進行微影製程 而开 =。當然’罩幕層326之材質也可以是其他材料。 324以罩幕層326為軍幕，移除部分介電層 源極/沒極區314上的介電層现。移 二法或是乾植刻法，例 似，、。式韻刻法可以氫氟酸作為_劑。然後，移除罩幕層 、然後，於閘極308、閘極318、源極/汲極區312與源 區322上形成金屬石夕化物層幻8。金屬石夕化物層似 之材貝。括财火金屬之金屬魏物，例如是鎳、銘、欽、 銅=鶴、鲜、錯、鉑與該些金屬的合金的矽化物 之，、中之一。金屬石夕化物層328之形成方法例如是自行對 準至屬梦化物製程’其步驟如下：首先於基底獅上形成 了層金屬層（未I會示）。金屬層之材質包括耐火金屬，例如 是鎳、姑、鈦、銅、錮、叙、鎢、斜、錯、鈾與該些金屬 =合金之其中之-。金屬層的形成方法包括驗、麵、 電鍍、化學氣相沉積(CVD)或是物理氣相沈積法等方法。 然後’進行回火製程。以使閘極3〇8、閘極318、源極/没 極區祀與源極/沒極區322巾的石夕與金屬層反應生成金屬 石夕化物層328。之後，移除未反應的金屬層。移除未反應 的金屬層之方法例如是進行選擇性之溼式蝕刻（SelectWe Wet Etch)‘私。以鹽酸/過氧化氫混合溶液或硫酸/過氧化 氫混合溶液作為蝕刻劑移除未反應的金屬層，而只留下位 於閘極308、閘極318、源極/汲極區312與源極/汲極區322 26 200807694 095006 21482twf.doc/n 表面之金屬梦化物層328。 請參照® 6D，於基底3〇〇上形絲刻終止層33〇，钱 刻終止層330全面性的覆蓋於電晶體搬及電晶體綱 亡：=終f層330之材質例如是氮化石夕’其形成方法例 如疋化學氣相沈積法。之後，於敍刻終止層⑽上形成一 層層間絕緣層332。層間絕緣層332之材質例如是填石夕玻 璃、硼礙矽玻璃等。 請參照圖6E，於層間絕緣層332中形成導電插塞 334 336、338。導電插塞334與導電插塞SS8分別電性連 接源極/沒極區312與源極級極區322。導電插塞336穿過 侧終止層顶而連接介電層324a。導電插塞336、介電 層324a與源極/汲極區314構成電容器。導電插塞、 336,、338的形成步驟如下。首先，圖案化層間絕緣層说 而形成插塞開口。在移除部分層間絕緣層332以形成插塞 開口時，侧會停止在則終止層，紐再移除插塞 開口所暴露之侧終止層33G，以暴露出源極/汲極區312 與源極/汲極區322上的金屬魏物層328以及源極/汲極 區314上的介電層324a。之後，於插塞開口中填入導電 料而形成之。 在本發明之單次可程式化記憶胞的製造方法中，由於 直，以導電插塞336、介電層324a與源極/汲極區314構成 電容器，因此可以在不改變一般互補式金氧半導體製程的 情況下製作出電容器，且電容器直接設置在源極/汲極區 314上，並不會增加額外的空間，而可以增加半導體元件 27 200807694 095006 21482twf.doc/n 的集積度。 綜上所述，在本發明之半導體電容 記憶胞及其製造方法與摔作方法，丨早-人叮耘式化 之氧化層或_準金屬 =阻= 且利用導電插塞與摻雜區作為電容器的兩電;τ其;Γ;雜 ί=ί ΐ晶f ·輪/汲極區或者可以與電晶體的源極/ 在同-個製程中製作出來，導電插塞可以與連接電 曰曰體=極、雜/汲極區之插塞在同—個製程中製作出 不=般互補式金氧半導體製程的情況 導體元件度會增加額㈣”，而可以增加半 雖然本發明已以較佳實施例揭露 發'任何熟習此技藝者，在不脫縣發明 二可:些許之更動與潤飾，因此本發明之保護 犯圍§視後附之申請專利範圍所界定者 【圖式簡單說明】 # 圖ία為繪示本發明之半導體電容器之一較佳實施例 之上視圖。 及圖1C為分別繪示本發明之半導體電容器之另 一較佳實施例之上視圖。 圖2A為繪示圖1A中沿a_a，線之剖面圖。 f 至圖2D為分別纟會示本發明之半導體電容器之其 他車父佳貫施例之剖面圖。 八 圖3A為綠示本發明之單次可程式化記憶胞之一較佳 28 200807694 095006 21482twf.doc/n 實施例之結構圖。 圖3B及圖3C為分別繪示本發明之單次可程式化記憶 胞之電路簡圖。 圖4A至圖4B為分別繪示N型記憶胞的程式化操作 示意圖。 圖5A至圖5B為分別繪示P型記憶胞的程式化操作示 意圖。 圖6A至圖6E所繪示為本發明之單次可程式化記憶胞 之一較佳實施例的製造流程剖面圖。 【主要元件符號說明】 100、200、300、B :基底 l〇〇a :絕緣層上有矽基底 100b ··絕緣基底 l〇la :基底層 101b :絕緣層 101c :矽層 102、102a :隔離結構 104 :摻雜區 104a、104b :摻雜半導體層 106、212 :電容介電層 108、328 :金屬矽化物層 110、216、330 :餘刻終止層 112、112a、112b、114、214、334、336、338 :導電 插塞 29 200807694 095006 21482twf.doc/n 116、332 :層間絕緣層 118、210、310、320 :間隙壁 202、306、316 :閘介電層 204、308、318、G :閘極 206、S :源極區 208、D :汲極區 212 :電容介電層 302、304、T :電晶體 312、314、322 :源極/汲極區 324、324a :介電層 C :電容器 R :電阻器 30