CN103187420B - 一次性可编程存储单元及制造方法、半导体器件 - Google Patents

一次性可编程存储单元及制造方法、半导体器件 Download PDF

Info

Publication number
CN103187420B
CN103187420B CN201110450303.XA CN201110450303A CN103187420B CN 103187420 B CN103187420 B CN 103187420B CN 201110450303 A CN201110450303 A CN 201110450303A CN 103187420 B CN103187420 B CN 103187420B
Authority
CN
China
Prior art keywords
memory cell
masking layer
time programmable
programmable memory
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110450303.XA
Other languages
English (en)
Other versions
CN103187420A (zh
Inventor
蔡建祥
蔡进生
杜鹏
周玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201110450303.XA priority Critical patent/CN103187420B/zh
Publication of CN103187420A publication Critical patent/CN103187420A/zh
Application granted granted Critical
Publication of CN103187420B publication Critical patent/CN103187420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种一次性可编程存储单元及制造方法、半导体器件。本发明涉及半导体制造领域，解决了现有技术中不能在逻辑单元和存储单元集成在同一芯片上的同时，实现对存储单元的灵活编程的问题。本发明实施例提供的方案为：一种一次性可编程存储单元，所述一次性可编程存储单元为MOS管组成，所述一次性可编程存储单元为MOS管组成，所述MOS管的源区上方覆盖隔离接触电极和源区的保留掩蔽层，所述保留掩蔽层用于编程时使所述接触电极和所述源区之间产生击穿。本发明实施例系统集成芯片、微处理芯片等。

Description

一次性可编程存储单元及制造方法、半导体器件
技术领域
本发明涉及半导体制造领域，具体涉及一次性可编程存储单元及制造方法、半导体器件。
背景技术
目前比较流行的系统集成芯片或微处理芯片，都需要一个存储器来储存系统代码，由于逻辑和存储器的制作流程差异很大，传统的方式是在逻辑制程中引入只读存储器(ROM，在本发明中，所述的只读存储器仅指不能编程的只读存储器，即掩膜只读存储器)。但是只读存储器的制作需要在晶圆流片的过程中就要定义，一定程度上制约了系统编码的灵活性。而且，对于只读存储器，每一次不同的编码需要不同的掩膜版。
在现有技术中，针对只读存储器(ROM)的缺点，可以通过电路板把逻辑器芯片和存储器芯片封装在一起，这样，系统代码可以通过在存储器芯片内容的改变而改变。但是这样的方式因为需要两块或者以上的芯片，制造成本会相当的高，封装的成本会很高，芯片的面积也会很大，同时，由于信号需要通过电路板来传递，很容易会受到杂讯干扰。
在实现上述集成逻辑和存储的过程中，发明人发现现有技术中至少存在如下问题：
在逻辑单元和存储单元集成在同一芯片上的同时，实现对存储单元的灵活编程。
发明内容
针对现有技术的不足，本发明提供了一种一次性可编程存储单元及制造方法、半导体器件，在逻辑单元和存储单元集成在同一芯片上的同时，实现对存储单元的灵活编程。
为达到上述目的，本发明采用如下技术方案：
一种一次性可编程存储单元，所述一次性可编程存储单元为MOS管组成，所述MOS管的源区上方覆盖隔离接触电极和源区的保留掩蔽层，所述保留掩蔽层用于编程时使所述接触电极和所述源区之间产生击穿。
优选的，所述保留掩蔽层的厚度为30-60埃。
本发明还提供了一种一次性可编程存储单元制造方法，包括：
步骤S1，提供半导体衬底，所述半导体衬底上已形成源区、漏区和栅极；
步骤S2，在所述半导体衬底上形成掩蔽层；
步骤S3，利用所述掩蔽层作为所述源区的掩膜，通过光刻露出所述漏区和所述栅极；
步骤S4，蚀刻所述源区上的所述掩蔽层并控制蚀刻的厚度，使一部分厚度的所述掩蔽层不被刻蚀，形成保留掩蔽层。
优选的，所述栅极包括侧墙介质层，在所述步骤s3中，使靠近所述源区一侧的侧墙介质层不被刻蚀。
优选的，所述掩蔽层的厚度为300-500埃。
优选的，所述保留掩蔽层的厚度为30-60埃。
优选的，所述掩蔽层为氧化层。
优选的，在步骤S4之后，还包括：步骤S5，在所述保留掩蔽层上形成接触电极。
本发明还提供了一种半导体器件，包括逻辑单元和一次性可编程存储单元，所述逻辑单元和所述一次性可编程存储单元集成在同一芯片上，所述一次性可编程存储单元为MOS管组成，所述MOS管的源区上方覆盖隔离接触电极和源区的保留掩蔽层，所述保留掩蔽层用于编程时使所述接触电极和所述源区之间产生击穿。
优选的，所述保留掩蔽层的厚度为30-60埃。
本发明施例提供的一次性可编程存储单元及制造方法、半导体器件，在MOS管中通过在接触电极和源区之间设置保留掩蔽层，在编程时实现保留掩蔽层的击穿，在逻辑单元和存储单元集成在同一芯片上的同时，实现对存储单元的灵活编程。同时，一次性可编程存储单元可以不必提供任何的掩膜版而实现不同的信息的写入，极大的节省了制造成本，信息编程也变得灵活。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明实施例中一种一次性可编程存储单元的结构剖面示意图；
图2为本发明实施例中一种一次性可编程存储单元由MOS管矩阵构成的电路示意图；
图3为本发明实施例中一种一次性可编程存储单元单个MOS管读取为“1”的电路示意图；
图4为本发明实施例中一种一次性可编程存储单元单个MOS管读取为“0”的电路示意图；
图5A-图5E为本发明实施例中一种一次性可编程存储单元制造方法的各步骤的示意性剖面图；
图6为本发明实施例中一种一次性可编程存储单元制造方法的流程示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明。显然，本发明的施行并不限定于本领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面结合附图对本发明实施例的技术方案进行详细描述。
本发明实施例提供了一次性可编程存储单元，如图1和图2所示，包括半导体衬底100(所接电压用Vb表示)、源区110、漏区120、栅极130(所接电压用Vg表示)，栅极130包括栅极介质层131、侧墙介质层132，漏区120与接触电极140(所接电压用Vd表示)连接。所述一次性可编程存储单元为MOS管组成，所述MOS管的源区110的上方覆盖保留掩蔽层111，保留掩蔽层111为氧化层，保留掩蔽层111隔离接触电极150(所接电压用Vs表示)和源区111。如图2、图3和图4所示，Vg接位端，Vd接字端，Vs为高电压时会使保留掩蔽层111发生击穿，如果氧化层被击穿，那么这个单元就可以导通，从而在漏端可以有电流；反之，如果氧化层被保持，则没有电流，以此来区分“0”和“1”。
如图2所示，在编程状态时，Vb＝GND，Vg＝1.8V，Vs＝-3.3V，Vd＝3.3V，接触电极150和源区111之间的氧化层产生击穿；
在读取状态时，Vb＝Vs＝GND，Vg＝1.8V，Vd＝1.8V，编程后，如图2和图3所示，氧化层发生击穿，电流此时可以通过，代表“1”；如图2和图4所示，氧化层未击穿的单元，由于氧化层的阻挡，电流不能通过，代表“0”。
在定义接触电极150的时候，需要控制接触孔的刻蚀，则在源端需要保持一个薄的氧化层，即保留掩蔽层111，作为示例，厚度一般为30-60埃(这里的厚度指的是接触电极150的端部与源区的最短距离)，为将来编程写入信息用，漏端和其他电路的部分的则直接与相应的接触电极连接。
本发明实施例还提供了一种一次性可编程存储单元制造方法，如图5和图6所示，包括：
步骤601，提供半导体衬底100，所述半导体衬底上已形成源区110、漏区120和栅极130；
步骤602，在半导体衬底100上形成掩蔽层112；
步骤603，利用所述掩蔽层112作为所述区110的掩膜，通过光刻露出漏区120和栅极130；
步骤604，在蚀刻源区110对应的接触孔时，蚀刻所述源区110上的掩蔽层112并控制蚀刻的厚度，使一部分厚度的掩蔽层110不被刻蚀，形成保留掩蔽层111。所述保留掩蔽层111用于编程时使接触电极150和源区110之间产生击穿。
步骤605，在所述保留掩蔽层111上形成接触电极150。
作为示例，所述栅极结构包括侧墙介质层，在所述步骤603中，使靠近所述源区一侧的侧墙介质层不被刻蚀。这样，在不影响栅极连接的基础上，可以尽量防止刻蚀到源区的掩蔽层。
作为示例，所述掩蔽层的厚度为300-500埃；所述保留掩蔽层的厚度为30-60埃；作为示例，述掩蔽层为氧化层。
本发明实施例还提供了一种半导体器件，包括逻辑单元和一次性可编程存储单元，所述逻辑单元和所述一次性可编程存储单元集成在同一芯片上，所述一次性可编程存储单元为MOS管组成，所述MOS管的源区上方覆盖保留掩蔽层，所述保留掩蔽层隔离接触电极和源区，用于编程时使所述接触电极和所述源区之间产生击穿。作为示例，所述保留掩蔽层的厚度为30-60埃。
通过逻辑单元中加入一次性可编程存储单元，可以极大的提高系统代码的灵活性，即当晶圆流片结束后，可以通过编码的形式将代码写入，这样可以针对不同的客户和产品实现无差别化，即可以针对不同的客户提供不同的代码以实现不同的功能。相对只读存储器(ROM)而言，每一次不同的编码需要不同的掩膜版，一次性可编程存储单元可以不必提供任何的掩膜版而实现不同的信息的写入，极大的节省了制造成本，信息编程也变得灵活。作为示例，所述保留掩蔽层的厚度为30-60埃。
在制作本发明实施例提供的半导体器件时，只需在传统逻辑制程的基础上，在所述半导体衬底上已形成源区、漏区和栅极后，按照前述一次性可编程存储单元制造方法进行制作，完成后再按传统的逻辑制程继续制作即可。在制作过程中，不必提供任何的掩膜版而实现不同的信息的写入，极大的节省了制造成本，信息编程也变得灵活。
本发明施例提供的一次性可编程存储单元及制造方法、半导体器件，在MOS管中通过在接触电极和源区之间设置保留掩蔽层，在编程时实现保留掩蔽层的击穿，在逻辑单元和存储单元集成在同一芯片上的同时，实现对存储单元的灵活编程。同时，一次性可编程存储单元可以不必提供任何的掩膜版而实现不同的信息的写入，极大的节省了制造成本，信息编程也变得灵活。
本发明实施例适用于系统集成芯片、微处理芯片等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (6)

1.一种一次性可编程存储单元制造方法，包括：
步骤S1，提供半导体衬底，所述半导体衬底上已形成源区、漏区和栅极；
步骤S2，在所述半导体衬底上形成掩蔽层；
步骤S3，利用所述掩蔽层作为所述源区的掩膜，通过光刻露出所述漏区和所述栅极；
步骤S4，蚀刻所述源区上的所述掩蔽层并控制蚀刻的厚度，使一部分厚度的所述掩蔽层不被刻蚀，形成保留掩蔽层。
2.根据权利要求1所述的一次性可编程存储单元制造方法，其特征在于，所述栅极包括侧墙介质层，在所述步骤s3中，使靠近所述源区一侧的侧墙介质层不被刻蚀。
3.根据权利要求1所述的一次性可编程存储单元制造方法，其特征在于，所述掩蔽层的厚度为300—500埃。
4.根据权利要求1所述的一次性可编程存储单元制造方法，其特征在于，所述保留掩蔽层的厚度为30—60埃。
5.根据权利要求1所述的一次性可编程存储单元制造方法，其特征在于，所述掩蔽层为氧化层。
6.根据权利要求1所述的一次性可编程存储单元制造方法，其特征在于，在步骤S4之后，还包括：
步骤S5，在所述保留掩蔽层上形成接触电极。
CN201110450303.XA 2011-12-29 2011-12-29 一次性可编程存储单元及制造方法、半导体器件 Active CN103187420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110450303.XA CN103187420B (zh) 2011-12-29 2011-12-29 一次性可编程存储单元及制造方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110450303.XA CN103187420B (zh) 2011-12-29 2011-12-29 一次性可编程存储单元及制造方法、半导体器件

Publications (2)

Publication Number Publication Date
CN103187420A CN103187420A (zh) 2013-07-03
CN103187420B true CN103187420B (zh) 2015-11-25

Family

ID=48678510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110450303.XA Active CN103187420B (zh) 2011-12-29 2011-12-29 一次性可编程存储单元及制造方法、半导体器件

Country Status (1)

Country Link
CN (1) CN103187420B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434513A (zh) * 2003-02-28 2003-08-06 彭泽忠 基于晶体管栅氧化层击穿特性的可编程门阵列
TW200807694A (en) * 2006-07-18 2008-02-01 Ememory Technology Inc Semiconductor capacitor, one time programmable memory cell and fabricating method and operating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434513A (zh) * 2003-02-28 2003-08-06 彭泽忠 基于晶体管栅氧化层击穿特性的可编程门阵列
TW200807694A (en) * 2006-07-18 2008-02-01 Ememory Technology Inc Semiconductor capacitor, one time programmable memory cell and fabricating method and operating method thereof

Also Published As

Publication number Publication date
CN103187420A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
EP1892753A3 (en) Printed non-volatile memory and manufacturing method thereof
EP1923908A3 (en) Fin-FET device with a void between pairs of fins and method of manufacturing the same
CN103187420B (zh) 一次性可编程存储单元及制造方法、半导体器件
CN105097826A (zh) Goa单元及其制作方法、显示基板、显示装置
CN101441889A (zh) Otp存储器单元及其读取和编程方法
WO2007036898A3 (en) Semiconductor device with improved contact pad and method for fabrication thereof
WO2006036334A3 (en) Programming and erasing structure for a floating gate memory cell and method of making
CN108493193A (zh) 内嵌式触控面板及其制造方法
CN101692425B (zh) 一种esd保护的设计方法
CN113921524A (zh) 半导体结构及其制备方法、集成电路、三维存储器及系统
CN103066054A (zh) 一种集成功率晶体管的金属布局结构及其方法
CN102593064B (zh) 一种栅控二极管半导体存储器器件的制造方法
CN112397479A (zh) 隔离电容及其制备方法
CN101719513B (zh) 30v双扩散mos器件及18v双扩散mos器件
CN109887883A (zh) 一种阵列基板及其制造方法
CN102945849A (zh) 半导体电容器结构及其制造方法
CN110286795A (zh) 触控装置
CN209515654U (zh) Sot双芯片引线框架结构及sot双芯片引线框架组件
CN103050495B (zh) Otp存储单元及其制作方法
CN102683351B (zh) 一次性可编程器件以及集成电路
CN203644778U (zh) 一种电容器及功率集成电路
CN102664183B (zh) 一次性可编程器件以及集成电路
CN103187275B (zh) 闪存芯片的制作方法
CN215418181U (zh) 一种反熔丝可编程单元及其阵列
CN101819949A (zh) 非易失性存储器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant