CN103187275B - 闪存芯片的制作方法 - Google Patents
闪存芯片的制作方法 Download PDFInfo
- Publication number
- CN103187275B CN103187275B CN201110445289.4A CN201110445289A CN103187275B CN 103187275 B CN103187275 B CN 103187275B CN 201110445289 A CN201110445289 A CN 201110445289A CN 103187275 B CN103187275 B CN 103187275B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- flash chip
- ion implantation
- manufacture method
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种闪存芯片的制作方法。本发明涉及半导体制造领域,解决了现有技术中不能有效避免控制栅倒塌的发生,降低了产品的良品率的问题。本发明实施例提供的方案为:一种闪存芯片的制作方法,在对源区进行离子注入的过程中,包括涂光刻胶、曝光、显影、蚀刻、离子注入、去除光刻胶步骤,在所述去除光刻胶的步骤之前,还包括对光刻胶进行UV烘焙处理。本发明实施例适用于闪存芯片及其他类型的存储芯片等。
Description
技术领域
本发明涉及半导体制造领域,具体涉及一种闪存芯片的制作方法。
背景技术
半导体存储器是半导体产业的重要组成部分,随着各种移动设备中对数据的存储要求的日益增大,对能在断电情况下仍然保存数据的非易失性半导体存储器的需求也越来越大。闪存(FlashMemory)是发展最快的非易失性半导体存储器。从二十世纪八十年代第一个闪存产品问世以来,随着技术的发展,它被广泛用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中。如今闪存已经占据了非易失性半导体存储器的大部分市场份额。研制低功耗,低工作电压和高存储密度的闪存是闪存技术发展的重要推动力。
闪存单元的一般的结构如图1所示,包括两层多晶硅栅,分别为控制栅1、浮栅3,控制栅1与浮栅3之间为介质层2,浮栅下面为隧穿氧化层4。控制栅1用来控制单元的选通以及单元的编程读出等操作,下面的浮栅3不引出,完全与外界隔绝。闪存单元是利用浮栅3上的存储电荷改变控制栅1对应的阈值电压,从而决定单元的存储内容。
随着闪存芯片的集成化程度的不断提高,为了提高闪存芯片的存储密度,闪存芯片的单位面积和关键尺寸越来越小,例如,关键尺寸为0.13um及以下的闪存芯片,栅极横向的尺寸越来越小,在栅极纵向尺寸不变或者变化很小的情况下,控制栅就形成了一种特殊的窄高的结构。而这种特殊结构对于控制栅两侧的侧向作用力的影响非常敏感。
在制作闪存存储单元的过程中,对源区的离子注入通常包括一个SAS(SelfAlignmentSource自对准)的工艺过程,包括:SAS曝光;SAS显影;SAS蚀刻;离子注入;去除光刻胶;SAS退火。
在离子注入的过程中,光刻胶会释放氢气,成为具有石墨结构、高度交联的碳化合物。在其后的去除光刻胶的过程中,由于0.13um闪存中的特殊的窄高结构,控制栅就会受到两侧作用力的影响,这样就会容易导致控制栅的倒塌。图2中的单元倒塌(patterncollapse)示出了在闪存芯片上发生控制栅倒塌的闪存单元,图3中圈出的部分示出了在闪存芯片上发生控制栅倒塌的闪存单元。
在现有技术中,为了防止在去除光刻胶的过程中产生控制栅的倒塌,有的FAB厂商对光刻胶的表面采取一定的预处理措施,对光刻胶的表面进行软化处理,例如,进行SAS去渣(descum)的步骤,即在去胶之前,用氧气的等离子体去处理离子注入光刻胶的损坏光刻胶层。但是,这些预处理措施只能减小发生概率,但是不能有效避免倒塌的发生。并且,这种预处理措施在对光刻胶表面采取预处理措施的同时,也会造成衬底位错缺陷(SubstrateSASdislocation),从而产生器件失效(devicefail)。
在实现上述去除光刻胶的过程中,发明人发现现有技术中至少存在如下问题:
不能有效避免控制栅倒塌的发生,降低了产品的良品率。
发明内容
针对现有技术的不足,本发明提供一种闪存芯片的制造方法,降低了对控制栅产生的侧向作用力,有效防止控制栅倒塌的发生,提高产品的良品率。
为达到上述目的,本发明采用如下技术方案:
一种闪存芯片的制作方法,在对源区进行离子注入的过程中,包括涂光刻胶、曝光、显影、蚀刻、离子注入、去除光刻胶步骤,在所述去除光刻胶的步骤之前,还包括对光刻胶进行UV烘焙处理,所述UV烘焙是指在烘焙的同时进行UV光照。
优选的,在所述离子注入步骤之后,进行所述的对光刻胶进行UV烘焙处理的步骤。
优选的,在所述离子注入步骤之前,进行所述的对光刻胶进行UV烘焙处理的步骤。
优选的,所述UV烘焙处理的温度为160度以上。
优选的,所述UV烘焙处理的温度为180度-230度。。
优选的,在所述的去除光刻胶的步骤之后,还包括对所述的闪存芯片退火处理。
优选的,在所述去除光刻胶的步骤中,去除光刻胶的方式为等离子去胶。
优选的,在所述离子注入的步骤中,所述离子注入的方式为自对准注入。
本发明提供的一种闪存芯片的制作方法,在对源区进行离子注入的过程中,通过在去除光刻胶的步骤前,对光刻胶进行UV烘焙,降低了光刻胶对控制栅产生的侧向作用力,从而避免了控制栅的倒塌,提高了产品的良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为闪存单元的结构示意图;
图2为控制栅发生倒塌时在窗口测试下的图片;
图3为控制栅发生倒塌时在显微镜下观察的图片;
图4为本发明实施例中一种闪存芯片的制作方法的流程示意图;
图5为在蚀刻后进行离子注入时的闪存单元的结构示意图;
图6为在蚀刻后进行离子注入时的闪存单元的截面图片;
图7为未进行UV烘焙与进行烘焙温度为160度的UV烘焙工艺后的发生控制栅倒塌缺陷的对比示意图;
图8为窗口测试下各条件下发生控制栅倒塌缺陷的对比示意图;
图9为未进行UV烘焙与进行烘焙温度为180度的UV烘焙工艺后的发生控制栅倒塌缺陷的对比示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明。显然,本发明的施行并不限定于本领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
在现有技术中,通常为了防止蚀刻之前倒胶的影响,以及蚀刻之后关键尺寸大小的关心,会对硅片进行UV固胶的预处理。实现固胶的方式有两种,一种通过热板加热蒸发掉水汽的物理固胶(hardbake),另一种通过UV光照射于UV涂料上,涂料中的引发剂吸收UV能量,引发UV树脂的反映,从而完成涂膜由液相到固相的化学转变,完成固胶。
本发明则在去除光刻胶的步骤前对光刻胶进行UV烘焙处理。
在对源区离子注入的过程中,光刻胶会释放氢气,成为具有石墨结构、高度交联的碳化合物。并且,光刻胶分为两层,包括位于表面的损坏光刻胶层和位于内部的主体光刻胶层,在其后的去除光刻胶的过程中,由于表面的损坏光刻胶层中的光刻胶的灰化速度明显小于主体光刻胶层的光刻胶的灰化速度,光刻胶自身就会产生应力,在这种应力的作用下,并且由于0.13um闪存中的特殊的窄高结构,控制栅就会受到这种作用力的影响,这样就会容易导致控制栅的倒塌。
而在本发明中,在去除光刻胶的步骤前,对光刻胶进行UV烘焙,使经过UV烘焙处理的光刻胶的表面和内部尽量保持一致,降低了损坏光刻胶层和主体光刻胶层由于灰化速度不一致造成的对控制栅产生的侧向作用力,从而避免了控制栅的倒塌,提高了产品的良品率。
本发明实施例主要以0.13um的闪存芯片为例,其中离子注入的方式采用的为自对准的方式对源区注入(SelfAlignedSource,SAS),源区通常为共源连接(CommonSource)。当然本发明并不限于0.13um的闪存芯片、自对准的离子注入方式。
下面结合附图对本发明实施例的技术方案进行详细描述。
实施例
本发明实施例提供了一种闪存芯片的制作方法,如图4所示,包括:
步骤401,SAS曝光;
步骤402,SAS蚀刻;
步骤403,SAS离子注入;
步骤404,对光刻胶进行UV烘焙处理;
步骤405,去除光刻胶;
步骤406,SAS退火。
本发明实施例采取的为自对准的离子注入方式。如图5所示,箭头所示的方向为离子注入的方向。同时,为了节省芯片的面积,在对源区(即Commonsource区)注入时,离子从STI隔离槽中注入。如图5和图6所示,光刻胶5在控制栅6和浮栅7的一侧,并且控制栅6上方的一部分也附着有光刻胶,这就造成控制栅6在去除光刻胶5的过程中容易受到侧向作用力的影响。
其中,步骤403可与步骤404的顺序互换。在高密度离子注入的过程中,也会对光刻胶和控制栅产生一定的应力,这也更容易导致控制栅的倒塌的发生。因此,步骤404位于步骤403之后,有利于消除离子注入过程产生的应力。
优选的,所述UV烘焙处理的温度为160度以上。优选的,所述UV烘焙处理的温度为180度-230度。
如图7所示,横坐标轴为LOT(批次),纵坐标轴为发生控制栅倒塌缺陷的比例,从第12个LOT开始采用UV烘焙,烘焙温度为160度。如图9所示,横坐标轴为LOT(批次),纵坐标轴为发生控制栅倒塌缺陷的比例,从第6个LOT开始采用UV烘焙,烘焙温度为180度。如图7所示和图8所示,因控制栅倒塌造成的闪存单元的缺陷在烘焙温度为160度以后有明显改善。如图8所示和图9所示,烘焙温度达到180度以后,因控制栅倒塌造成的闪存单元的缺陷基本上不存在。另外,图8所示的180度以后的缺陷为其他类型的缺陷,而烘焙温度在230度会更大地影响到控制栅关键尺寸的大小,因此并不推荐使用更高的温度。
优选的,在所述去除光刻胶的步骤中,去除光刻胶的方式为等离子去胶。
本发明实施例提供的闪存芯片的制作方法,在去除光刻胶的步骤前,对光刻胶进行UV烘焙,使经过UV烘焙处理的光刻胶的表面和内部尽量保持一致,降低了损坏光刻胶层和主体光刻胶层由于灰化速度不一致造成的对控制栅产生的侧向作用力,从而避免了控制栅的倒塌,提高了产品的良品率。
本发明实施例适用于闪存芯片及其他类型的存储芯片等。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (6)
1.一种闪存芯片的制作方法,在对源区进行离子注入的过程中,包括涂光刻胶、曝光、显影、蚀刻、离子注入、去除光刻胶步骤,其特征在于,在所述去除光刻胶的步骤之前,在所述离子注入步骤之后,还包括对光刻胶进行UV烘焙处理,所述UV烘焙是指在烘焙的同时进行UV光照。
2.根据权利要求1所述的闪存芯片的制作方法,其特征在于,
所述UV烘焙处理的温度为160度以上。
3.根据权利要求1所述的闪存芯片的制作方法,其特征在于,
所述UV烘焙处理的温度为180度—230度。
4.根据权利要求1所述的闪存芯片的制作方法,其特征在于,
在所述的去除光刻胶的步骤之后,还包括对所述的闪存芯片退火处理。
5.根据权利要求1所述的闪存芯片的制作方法,其特征在于,在所述去除光刻胶的步骤中,去除光刻胶的方式为等离子去胶。
6.根据权利要求1所述的闪存芯片的制作方法,其特征在于,在所述离子注入的步骤中,所述离子注入的方式为自对准注入。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110445289.4A CN103187275B (zh) | 2011-12-28 | 2011-12-28 | 闪存芯片的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110445289.4A CN103187275B (zh) | 2011-12-28 | 2011-12-28 | 闪存芯片的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103187275A CN103187275A (zh) | 2013-07-03 |
CN103187275B true CN103187275B (zh) | 2015-12-02 |
Family
ID=48678381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110445289.4A Active CN103187275B (zh) | 2011-12-28 | 2011-12-28 | 闪存芯片的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187275B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104157566B (zh) * | 2014-08-20 | 2017-09-29 | 上海华力微电子有限公司 | 梯度式干法去胶方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102135727A (zh) * | 2010-01-21 | 2011-07-27 | 上海华虹Nec电子有限公司 | 在超低透光率干法刻蚀工艺中改善图形缺陷的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100286769B1 (ko) * | 1998-06-30 | 2001-11-02 | 박종섭 | 반도체 소자의 제조방법 |
US6866986B2 (en) * | 2002-07-10 | 2005-03-15 | Cypress Semiconductor Corporation | Method of 193 NM photoresist stabilization by the use of ion implantation |
WO2005124874A1 (en) * | 2004-06-15 | 2005-12-29 | Koninklijke Philips Electronics N.V. | Non-volatile memory with erase gate on isolation zones |
KR20090022335A (ko) * | 2007-08-30 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
CN101719468B (zh) * | 2009-11-10 | 2012-06-20 | 上海宏力半导体制造有限公司 | 一种可减小侧墙坡度的氧化层制造方法 |
-
2011
- 2011-12-28 CN CN201110445289.4A patent/CN103187275B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102135727A (zh) * | 2010-01-21 | 2011-07-27 | 上海华虹Nec电子有限公司 | 在超低透光率干法刻蚀工艺中改善图形缺陷的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103187275A (zh) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104465523A (zh) | 闪存存储器的制造方法 | |
CN106298790A (zh) | 快闪存储器的形成方法 | |
CN103187275B (zh) | 闪存芯片的制作方法 | |
CN102054743B (zh) | 制作半导体器件中的接触孔的方法 | |
CN102610575A (zh) | 制作分离栅极式快闪存储器单元的方法 | |
CN102386140B (zh) | 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法 | |
CN107863345A (zh) | 一种省去CLDD光罩的NorFlash器件集成工艺方法 | |
CN102376552B (zh) | 一种离子注入工艺中防止栅极损坏的方法 | |
CN106803509B (zh) | 一种解决分栅快闪存储器编程串扰失效的工艺制造方法 | |
CN106876399B (zh) | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 | |
CN104851839A (zh) | 一种提高存储器性能的方法 | |
CN101937843A (zh) | 湿法刻蚀的图形定义方法 | |
CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
CN102983080B (zh) | 改进分栅存储器的擦除及编程性能的方法 | |
US10113113B2 (en) | Removing polysilicon | |
Zhi et al. | Study of Related Yield Loss and Mechanism of NOR Flash Self-Align-Source | |
CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
CN109103191B (zh) | 改善闪存单元擦除相关失效的工艺集成方法 | |
CN102403273A (zh) | 在sonos制造工艺中生长厚栅极氧化层的方法 | |
TWI695489B (zh) | 電子寫入抹除式可複寫唯讀記憶體的低壓快速抹除方法 | |
JP2003152115A (ja) | 嵌入式フラッシュメモリ構造及び操作方法 | |
US11398279B2 (en) | Method for programming charge trap flash memory | |
US20230360706A1 (en) | Method of improving endurance of nor flash | |
CN100583400C (zh) | 非挥发存储器的制备方法 | |
CN104362173A (zh) | 一种提高mos管击穿电压的结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |