TW200538943A - General serial interface system - Google Patents

General serial interface system Download PDF

Info

Publication number
TW200538943A
TW200538943A TW093114921A TW93114921A TW200538943A TW 200538943 A TW200538943 A TW 200538943A TW 093114921 A TW093114921 A TW 093114921A TW 93114921 A TW93114921 A TW 93114921A TW 200538943 A TW200538943 A TW 200538943A
Authority
TW
Taiwan
Prior art keywords
data
signal
output
control signal
patent application
Prior art date
Application number
TW093114921A
Other languages
English (en)
Other versions
TWI254210B (en
Inventor
Hao-Feng Hung
Original Assignee
Benq Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benq Corp filed Critical Benq Corp
Priority to TW093114921A priority Critical patent/TWI254210B/zh
Priority to US10/908,632 priority patent/US7396094B2/en
Priority to DE102005023881A priority patent/DE102005023881A1/de
Publication of TW200538943A publication Critical patent/TW200538943A/zh
Application granted granted Critical
Publication of TWI254210B publication Critical patent/TWI254210B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Ink Jet (AREA)
  • Information Transfer Systems (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

200538943 五、發明說明(1) 【發明所屬之技術領域】 本發明係提供一種串列傳輸系統,尤指一種可用於 工作在不同時序之串列傳輸系統。 【先前技術】 現今之電子產品,如手機、個人數位助理器(PDA)或 是個人電腦,係組合了許多微處理機系統,以組織出多 樣的數據處理功能。在微處理機系統中,常要以時脈觸 發之序向(s e q u e n t i a 1 )控制的方式,來協調微處理機系 統中各個不同構築方塊在不同的時間發揮特定的功用, 以完成整個微處理機系統特定的功能。舉例來說,若一 微處理機系統要完成某功能時,要先由該微處理機系統 中的甲電路處理資料,再傳至乙電路,由乙電路繼續完 成後續的資料處理。此時微處理機系統就可利用序向控 制的方式,先觸發甲電路開始處理資料,並循序觸發甲 電路將處理完之資料傳輸至乙電路,接者再觸發乙電路 接收資料、開始進一步處理資料等等。藉由序向控制之 觸發,就能協調微處理機系統中各個構築方塊先後運作 的順序,完成微處理機系統應盡之功能。 微處理機系統將資料在送至傳輸介面以前,多半是 以位元組為單位在系統中傳輸,但是為了有效的節省傳
200538943 五、發明說明(2) 輸線路,有時系統會將資料拆成一個位元接一個位元的 方式傳送,接收時再重新組合,這種以位元為單位的傳 輸方式稱為串列式傳輸。 習知設置於微電腦系統内的各個積體電路 (I n t e g r a t e c i r c u i t, I C )間之串列傳輸,多是針對個別 串列傳輸訊號所需之資料形式,使用特定的傳輸協定, 諸如I2C、SPI等等,或是應用積體電路(ASIC)自行定義 的串列形式傳輸架構,也就是說,亦即設計者自行定義 串列傳輸的時脈訊號,串列資料訊號及串列控制訊號, 作為節省I C與I C之間資料傳輸訊號數目,並達成I C之間 資料交換之目的。通常串列傳輸的形式隨著應用範圍之 不同,在時脈訊號、串列資料訊號及串列控制訊號上的 定義與時序大相逕異,以致在設計串列傳輸訊號之介面 時,通常採用以下兩種做法:第一種即是針對個別串列 傳輸訊號所需之資料形式,設計特殊之硬體,以符合特 定串列傳輸時序控制之需求。另一種則是針對個別串列 傳輸訊號所需之資料形式,使用1至數個微控制器 (m i c r〇一 c ο η ΐ r ο 1 1 e r )來設定符合特定串歹傳輸時序控制 之需求。 舉喷墨印表機為例,為了達成設計精簡及降低成本 之目的,目前系統上的1C數目已簡化至3至4顆左右的設 計。請參閱圖一,圖一為習知印表機1 〇之功能方塊圖。
200538943
從功能 制並計 作為影 暫存器 源之供 (DC-DC 噴墨頭 之驅動 之間可 處理資 料訊號 管、$印表機1 0可分為(1)負責完成影像資料控 I次二?控制、記憶體控制的主控制模組1 2 ;( 2 ) 笪=H 9存器、程式碼暫存器、喷墨頭狀態資料 處、之記憶體模組1 4 ;( 3 )作為系統設計上電 心〃馬達驅動用的直流電源轉換暨馬達驅動模組
converter and motor driver module)16 i(4) 驅動巧組(pen driver m〇dule)18,負責喷墨頭 :在喷墨印表機1 〇中,每個功能不同的模組彼此 將串列傳輸訊號分成下述三種訊號來溝通彼此與 料:(1)串列傳輸時脈訊號(Cl0ck),用來成為資 的觸發’ 一般來說有正緣觸發、負緣觸發及正負 緣觸發。(2)串列傳輸控制訊號(c〇ntr〇1 ),在簡易塑串 列傳輸中通常為致能(e n a b 1 e )欲控制I C之用途。(3 )串列 傳輸資料訊號(Data),為欲控制1C之暫存器資料,可以 為單向(uni-directional)或雙向(bi-directional)之資 料。 各模組間雖然都是使用串列傳輸的方式傳送訊號’ 但是不同製造商設計的1C模組並不一定會使用相同的串 列傳輸方式,為了整合各模組間的差異,負責整合印表 機1 0運作的主控制模組1 2就必須針對個別串列傳輸訊號 所需之資料形式,設計特殊之硬體,或是針對個別串列 傳輸訊號所需之資料形式,使用1至數個微控制器 (micro-controller)來設定符合特定串列傳輸時序控制
200538943 五、發明說明(4) 之需求。這樣一來,一但系統設計需因應產品變化而需 要變更直流電源轉換暨馬達驅動模組或喷墨頭驅動模組 等其他I C模組時,原先使用的串列訊號形式就不再適用 而需大費周章作調整,造成設計上的困擾。 【發明内容】 本發明之申請專利範圍係提供一種可依據狀態訊號 存取資料之串列傳輸控制系統,其包含一時序暫存器, 用來儲存一基本週期寬度之一預定倍數,以及一預設觸 發次數;一資料暫存器,用來儲存資料;一時序狀態 機,用來於接收到一啟始訊號時,重覆輸出該預設觸發 次數之符合該基本週期寬度之該預定倍數之狀態訊號, 直到接收到一終止訊號後,於完成正在輸出之該預設觸 發次數之狀態訊號時停止輸出狀態訊號;以及一轉換電 路,用來依據該時序狀態機產生之狀態訊號存取該資料 暫存器的資料。 本發明之另一申請專利範圍係提供一種印表機,其 包含一時序暫存器,用來儲存一基本週期寬度之一預定 倍數,以及一預設觸發次數;一時序狀態機,用來於接 收到一啟始訊號時,重覆輸出該預設觸發次數之符合該 基本週期寬度之該預定倍數之狀態訊號,直到接收到一 終止訊號後,於完成正在輸出之該預設觸發次數之狀態
200538943
一邏,電路,用來依據該時 ^ 一第一控制訊號及一第二 為,連接於該邏輯電路,用 一控制訊號或該第二控制訊 ,邏輯電路,用來依據該邏 號或該第二控制訊號控制加 訊^虎日τΓ知止輸出狀態言凡· 序狀悲機產生之狀態訊號產 控制机號,一控制訊號選擇 來控制或邏輯電路輸出兮楚 號;以及-喷墨頭,以 輯電路輸出之該第一控制訊 熱墨水之時間。 ° 【實施方式】 如前所提,各模組之間 容以及時序可能不太一致, 的串列傳輸的訊號内 合控制不同模組間不同的节^ ^發明之系統可用來整 Ν的汛號内容以及時序。 請參閱圖二以及圖三,图― 示意圖,圖三為本發明訊號:時序t,系統2 0之架構 序暫存器22、一資料暫存區24以二。糸統2〇包含一時 統2 0係操作於一基本週a 時序狀態機2 6。系 儲存-基本週期寬度之:時序暫存器22則用來 數η。當系統20需要輸出記° 以及一預設觸發次 由一系統匯流排3 1傳送至資"料排 斤儲存之資料時,經
modUle)44將資料順序重排之排序板組(data swaP 22,或者是透過-直接二之存傳送至資料暫存器
controller)42直接將記怜"^工器(DMA 己It體30内的資料存入至暫存器 200538943 五、發明說明(6) 24 °資料暫存器24内的先進先出暫存陣列(fIF〇 buffer 會儲存由記憶體3〇所傳來的資料或是其它相關 的傳輸訊號資料的内容,亦即串列傳輸所需之時脈訊號 (C 1 o c k )内谷以及控制訊號(c 0 n七r 〇 1 )内容。時序狀態機 2 6在接收到一啟始訊號時,會開始連續輸出^次具有週期 寬度之狀態訊號予一轉換電路28,而轉換電路28就合 依據狀態訊號去存取資料暫存器2 4内的資料,直到接收曰 到一終止訊號為止。舉例來說,假設系統2〇 」 時間内以串列的方式將—組資料輸出予 :; 儲存之基本週期寬度τ之預定倍數m(也就是二 間間隔)發出狀態訊號,並控制先進先出暫存;列2T5的時 要傳送的資料傳輸至一並列轉串列轉換電路32,而斤 轉串列轉換電路32就會每隔m>kT的時間以串列輸出的方 將資料輸出至了輸出埠4 0,最後再將資料送至連接於工 出埠40之另一系統曰。、若狀態訊號的輸出次數已經符合^ 設觸發次數η,但是卻尚未收到終止訊號,此時狀、能° 仍$持續再次輸出η次,直到收到終止訊號為止^ =時= 狀態機2 6接收到一=止訊號時,就會停止輪出狀離w 、 號,這時候假若狀態訊號的輪出次數仍不到n時〜、,° 狀態機26仍會於完成輸出0次之狀態訊號後】二= 態訊號。&此之外’為了峰保傳輸資料之内容與時輸脈出狀 唬同步,所以會在傳輸資料訊號之前設置一起始位 元組。 复位
200538943 五、發明說明(7) 同樣地,輸入系統2 0之資料也可以以類似的方法加 以控制。當資料欲由一輸入埠4 0傳入至資料暫存器2 4 時,時序狀態機2 6也可以適當地藉由輸出狀態訊號的基 本週期寬度之倍數來調整串列轉並列轉換電路3 2將串列 資料轉換成並列資料之速度。 系統20另包含一選擇單元36,其可以為一多工器
(multipiexer)或是三態緩衝器(tri 一 state buffer),以 依^時序狀態機2 6所傳來的選擇控制訊號決定要將資料 ^、資料暫存器2 4經由並列轉串列轉換電路3 2轉換成串列 資料後,再由輸出埠4 〇輸出,或是將資料輸入經由串列 ,1^列轉換電路3 4轉換成並列資料後在儲存至資料暫存 機2 6可 之預設 入資料 控制其 個對應 明之系 統20對 用來協 但實際
夢由ί H =時序需求,系統20之時序狀態 速度。JV Λ2〇\Α整系統2°輪出或輸 工作於π t、◊先2 0視為一主控制1 c模組,若要 微控制器同;青^3杈組,就必須額外設置數 20搭配复它:四:及圖五,圖四為本發 其它次系、^ ^ ί ,不意圖。圖五為圖四之系 S個次李、續彳^ η訊號之時序圖。假設系統2 0可 人糸統100、120(在此僅標示2個次系統,
200538943 五、發明說明(8) 可以同時協調兩 別工作於不同之 相同,所以分別 了同時讓系統2 0 統 1 0 0、1 2 0,資 於次系統1 0 0、1 訊號内容C T L 1、 於次系統1 0 0、1 預設觸發次數h 求,此時時序狀 間間隔發出狀態 間間隔轉換並輸 内容CLK1或是控 需求之時脈訊號 的次數符合觸發 停止輸出。也就 之輸出埠40會輸 或疋控制訊號内 資料暫存器2 4内 11 ,系統20接收 狀態機26會依據 訊號,而轉換電 原先儲存於資料 訊號内容CTL2 , 個以上之次系統),且次系統1 0 0、1 2 0分 時序。由於次系統丨〇 〇、丨2 〇的功能不盡 需要不同内容之控制訊號加以致能。為 協調這兩種分別工作於不同時序之次系 料暫存器2 4可同時儲存於多個分別對應 20之時脈資料内容CLK1、CLK2或是控制 CTL2 ’而時序暫存器22則分別儲存對應 20之基本週期寬度之預定倍數nh、m2以及 、η2,假設次系統丨〇 〇在t 〇發出一起始請 態機26會依據起始請求,每隔ml*T的時 訊號’而轉換電路28就會每隔ml*T的時 出原先儲存於資料暫存器2 4之時脈訊號 制訊號内容CTL1 ,以輸出符合次系統丨〇〇 或是控制訊號。狀態訊號會在輸出訊號 次數η!,或是接收到一終止訊號的時候才 是說,在時點t 0 - 11的這段時間,系統2 〇 出具有mJT週期寬度之時脈訊號内容CLK1 容CTL 1,或是每隔mjT將記憶體3 0暫存於 的資料經由輸出埠4 0輸出。假設在時點 到來自次系統1 2 0的起始請求,此時時序 起始請求,每隔m2*T的時間間隔發出狀態 路28就會每隔m/T的時間間隔轉換並輸出 暫存器2 4之時脈訊號内容C L K 2或是控制 以輸出符合次系統1 2 0需求之時脈訊號
第13頁
200538943 五、發明說明(9) CLK2或是控制訊號CTL2。狀態訊號會在輸出訊號的次數 符合觸發次數n2,或是接收到一終止訊號的時候才停止輸 出。也就是說,在時點11 - t 2的這段時間,系統2 〇之輸出 埠40會輸出具有πΐ2*Τ週期寬度之時脈訊號内容CLK2或是控 制訊號内容CTL2,或是每隔心)!^將記憶體3〇暫存於資料暫 存器24内的資料經由輸出埠40輸出。而到了時點t2 ',系 統2 0又再次接收到來自次系統1 〇 〇的起始請求1 〇 2,時序 狀態機2 6也會透過上述機制再次輸出m 1 * τ週期長度的時 脈訊號C L K 1、控制A號C T L 1或是所要傳輸之資料内容。 總 列傳輸 之次系 起。系 不同操 其它串 有的接 外,如 存器22 次數1 改變資 20與變 的困擾
而言之,即使廷兩個次系統丨〇 〇、丨2 〇所使用的串 時序並不一致,但是還是可以將操作於不同時序 統1 00、1 20 —塊與系統20之輸出埠4〇連接一 統20可用多工的特性,利用同一輸出埠4〇在 作時間輸出不同時序之g本晰^ σ各 列傳輸"斗,這樣!广:二制訊號或是 咖鉍曰,而Η 1 采,就可以卽省系統2 0所佔 腳數目,而且也不會降低
果次系統的工作時库古=刃双此除此之 内的基本週期寬度之;:ς ’尸、需要將時序暫 、η2的設定作調敕以Λ人疋倍數mi、m2以及預設觸^ 料暫存器24所錯付> 欠系統的時序需求,或^ 換後的次系統與:,訊號内容,就可以使得系統 。 ° _ &作’以節省設計者變更設計
200538943 五、發明說明(ίο) 舉例來說,將本實 印表機1 0中。喷墨印表 A S I C或喷墨頭驅動A S I C 輸方式來完成控制資料 們使用的時序定義可能 置於主控制A S I C中,就 動A S I C或不同喷墨頭驅 直流電源轉換暨馬達焉區 只需要將時序暫存器2 2 m2以及預設觸發次數Πι, 的時序需求,或是改變 容,就可以使得系統20 施例之系統20應用在圖一 機1 〇的直流電源轉換既貰墨 等次系統都係利用串J驅動 並不一致。所以只H但是它 可適用於直流電源轉換酉己 動ASIC之應用。即;^達驅 動ASIC或喷墨頭驅動Asic J其它 内的基本週期寬度之 立’也 、、的設定作調整以人°數^、 資料暫存器24所餘:的 與變換後的AS 1C搭配合^乍就内 請參閱圖六’圖六為本發明之另一實施例 / 之功能方塊圖。系統1 5 0包含一時序暫存哭2 2、 系統1 5 〇 態機26以及一邏輯電路154。類似於圖二:系統^時序狀 暫存器22係用來儲存一基本週期寬度之一預定、、倍數爪時序 及一預設觸發次數η。而時序狀態機2 6在接收到一=妒f 说時’會開始連續輸出η次具有週期寬度m * τ之狀熊訊 號。但是此時狀態訊號會傳送至一邏輯電路丨5 4。^邏1輯電 路1 5 4包含一計數器1 5 2以及一組合邏輯1 5 6。計數器丨5 2 係會依據預設觸發次數η來決定計數值為何。易言之,計 數值會符合預設觸發次數η。組合邏輯丨5 6會依據計數值^ 以及時序狀態機2 6輸出之週期寬度m * τ來決定輸出的控制
200538943 五、發明說明(π) 訊號。 請參閱圖七以及圖八。圖七係喷墨頭7 0之示意圖。 圖八係控制喷墨頭7 0之第一與第二控制訊號之時序圖。 喷墨頭7 0包含有一墨水槽7 2、複數個管線7 4與複數個噴 墨室76,墨水槽72經由複數個管線74與複數個喷墨室76 相連接,因此使墨水槽7 2中的墨水可經由管線7 4流至喷 墨室76中存放,每一個喷墨室76旁並設置有一加熱元件 7 8用來對喷墨室7 6中的墨水加熱。當加熱元件7 8所提供 的能量大於一預定的能量閥值時,則會使墨水產生氣泡 8 0而自喷墨孔8 2喷出而進行列印,然而墨水喷出的多寡 也和加熱元件7 8所提供的能量大小有關,當能量大時墨 水喷出的量相對也較多,因此墨點較大,當能量小時墨 水喷出的量相對也較少,因此墨點較小。如果喷出的墨 點大小不一致會使列印品質低落,所以,喷墨頭7 0中加 熱元件7 8所提供的能量除了要大於該能量閥值外,最好 也能保持在一固定值,使得喷出墨點的大小能保持一 致,以維持較佳的列印品質。當喷墨頭7 0接收到如圖八 所示之第一控制訊號W a時,就會加熱喷墨頭7 0内的加熱 元件7 8以加熱位於喷墨室7 6内的墨水,當喷墨室7 6内的 墨水的溫度超過一預定值時,喷墨頭7 0就會自喷墨孔8 2 喷出墨水。而為了要平衡列印出來的資料品質,沒有要 喷出墨水之喷墨頭7 0會收到如圖八所示之第二控制訊號 Wb後,因為加熱元件78對墨水的加熱時間較短,所以喷
第16頁 200538943 五、發明說明(12) 墨頭7 0不會喷出墨水。這是為了確保某一喷墨頭7 〇在列 印資料的過程中,即使沒有要噴出墨水,但是該喷墨頭 7〇内墨水的溫度與其它的喷墨頭7〇内的墨水溫度不要差 距太大。所以對噴墨頭70來說,所要接收的第一或第二 控制訊號其實僅在於控制喷墨頭7 〇内墨水加熱的時間長 短0 請參閱圖九以及圖十,圖九為圖六之組合邏輯156之 邏輯閘之佈局圖。圖十為組合邏輯156之卡諾圖。前述提 到’時序狀態機2 6輸出具有m*T週期之狀態訊號以及預設 觸發次數η予計數器1 5 2之後,計數器丨5 2會依據預設觸發 次數η來決定計數值η,並每隔m*T時間間隔開始計數。假 設計數值η為1 6,則計數器1 52會從數位值’’ 〇〇〇〇”每隔m*T 時間間隔計數至"1 1 1 1 ” ,而從圖十之組合邏輯1 5 6的卡諾 圖中注意到,第一控制訊號W a = +N3N2 ,而第二 控制訊號W b = N 3 N 2,這樣一來,喷墨頭7 0所需要的控制訊 號就可以快速地產生,而不再需要像圖二之系統2 0 — 樣,需要先將第一控制訊號以及第二控制訊號之訊號内 容儲存至資料暫存器2 4。也因此大大減少暫存器2 4的使 用空間。 本發明雖以印表機作為說明之實施例,但是凡是運 用本發明之精神所實施之串列傳輸系統皆應屬本發明之 範疇。
第17頁 200538943 五、發明說明(13) 相 序需求 所調整 倍數m 1 合次系 號内容 以節省 需求上 傳輸為 設定相 新設計 不必要 性、可 較於習 之其它 ,只需 、m2以 統的時 ,就可 設計者 有規格 通訊的 關之控 ,一方 微控器 分時多 知技術, 次系統之 要將時序 及預設觸 序需求, 以使得系 變更設計 變更而需 介面時, 制暫存器 面藉由此 資源浪費 工使用並 本發明 運作。 暫存器 發次數 或是改 統與變 的困擾 更’換周 硬體上 即可, 架構實 的好處 節省微 之系統 如果次 内的基 η 1、η 2 變資料 換後的 。這樣 邊I C同 可多工控制不同時 系統的工作+ 寻 本週期寬度 二,定作調整以i 暫存器所儲存的= 火糸統搭配合作, 一來,一但當設計 時周邊I C亦以串列 只舄重新没計p C B板並重新 一方面主控制AS 1C不需重 施的硬體有高彈性及節省 。故本發明時兼具使用彈 控器資源等優點。 以亡所述僅為本發明之較佳實施例,凡依本發明申 請專利範圍所做之均等變化與修飾,皆應屬本發明專利 之涵蓋範圍。
200538943 圖式簡單說明 圖式之簡單說明 圖一為習知印表機1 〇之功能方塊圖。 圖二為本發明系統2 0之架構示意圖。 圖三為本發明訊號之時序圖。 圖四為本發明之系統2 0搭配其它次系統之示意圖。 圖五為圖四之系統2 0對於其它次系統發出訊號之時序 圖。 圖六為本發明之另一實施例之系統1 5 0之功能方塊圖。 圖七係喷墨頭7 0之示意圖。 圖八係控制喷墨頭7 0之第一與第二控制訊號之時序圖。 圖九為圖六之組合邏輯156之邏輯閘之佈局圖。 圖十為組合邏輯156輸出之卡諾圖。 圖式之符號說明 10 印 表 機 12 主 控 制 模 組 14 記 憶 體 模 組 16 馬 達 驅 動 模 組 18 喷 墨 頭 驅 動 模 組 20 >150 系 統 22 時 序 暫 存 器 24 資 料 暫 存 器 25 先 進 先 出 暫 存 陣列 26 時 序 狀 態 機 28 轉 換 電 路 30 記 憶 體 31 系 統 匯 流 排 32 並 列 轉 串 列 電路 34 串 列 轉 並 列 電 路 36 選 擇 單 元
第19頁 200538943 圖式簡單說明 40 I/O 42 DMA 44 資料排序模組 70 喷墨頭 72 墨水槽 74 管線 76 喷墨室 78 加熱元件 80 氣泡 82 喷墨孔 100 、1 2 0 次系統 152 計數器 154 邏輯單元 156 組合邏輯
第20頁

Claims (1)

  1. 200538943 六、申請專利範圍 1 . 一種可依據狀態訊號存取資料之串列傳輸控制系統, 其包含: 一時序暫存器,用來儲存一基本週期寬度之一預定倍 數,以及一預設觸發次數; 一資料暫存器,用來儲存資料; 一時序狀態機,用來於接收到一啟始訊號時,重覆輸 出該預設觸發次數之符合該基本週期寬度之該預 定倍數之狀態訊號,直到接收到一終止訊號後, 於完成正在輸出之該預設觸發次數之狀態訊號時 停止輸出狀態訊號;以及 一轉換電路,用來依據該時序狀態機產生之狀態訊號❶ 存取該資料暫存器的貨料。 2. 如申請專利範圍第1項所述之系統,其中該轉換電路 包含一平行轉串列電路,用來依據該時序狀態機之狀 態訊號將該資料暫存器所儲存之資料以串列的方式輸 出至一輸出璋。 3. 如申請專利範圍第1項所述之系統,其中該轉換電路 包含一串列轉平行電路,用來依據該時序狀態機之狀 態訊號將一輸入埠之資料以串列的方式儲存至該資料 彳| 暫存器。 4. 如申請專利範圍第1項所述之系統,其中該資料暫存
    第21頁 200538943 六、申請專利範圍 器係一先進先出暫存器陣列(first in first out buffer array),用來以並聯的方式儲存資料。 5 工 多- 含 包 另 其 統 系 之 述 所 項 擇 選 web # 訊 制 控 之 出 輸 機 態 狀 序 時 彳該 第據 圍依 範來 利用 專係 請其 申, 如器 亥亥 =σ士-口 至至 出存 輸儲 式式 方方 的的 —HnJ- 歹歹 rlpbp dada 以以 料料 資資 之之 存埠 儲入 所輸 器該 存將。 暫或器 料,存 資埠暫 該出料 將輸資 6. 如申請專利範圍第1項所述之系統,其另包含一三態 緩衝器(t r i - s t a t e b u f f e r ),其係用來依據該時序狀 態機輸出之控制訊號選擇將該資料暫存器所儲存之資 料以串列的方式輸出至該輸出埠,或將該輸入埠之資 料以串列的方式儲存至該資料暫存器。 8 印 1 於 用 應 係 其 統 系 之 述 所 項 1± 第 圍 範 利 專 請。 申機 如表 含列 包下 統含 系包 該法 ,方 法該 方, 之料 輸資 傳存 列儲 串來 之用 統係 系其 制區 控存 來暫 用料 種資 驟 步 次 發 觸 設 預 1 出 輸 覆 時 號 訊 始 啟- 到 收 接 於 訊出 態輸 狀在 之正 數成 倍完 定於 預, 該後 之號 度訊 寬止 期終 週一 本到 基收 該接 合到 符直 之, 數號
    第22頁 200538943 六、申請專利範圍 之該預設觸發次數之狀態訊號時停止輸出狀態訊 號;以及 (b )依據狀態訊號存取該資料暫存器的資料。 9. 如申請專利範圍第8項所述之方法,其另包含依據控 制訊號決定輸出該資料暫存區之資料或是將資料存入 該資料暫存器。 Dtjx 驟 步 中 其 法 方 之 述 所 方 依的 係列 PP b — 以 料 資 之 存 儲 所 器 存 暫 料。 8資埠 第該出 圍將輸 範號一 矛訊至 專態出 請狀輸 申據式 LIT 1 1 .如申請專利範圍第8項所述之方法,其中步驟(b)係依 據狀態訊號將一輸入埠之資料以串列的方式儲存至該 資料暫存器。 1 2. —種印表機,其包含: 一時序暫存器,用來儲存一基本週期寬度之一預定倍 數,以及一預設觸發次數; 一時序狀態機,用來於接收到一啟始訊號時,重覆輸 出該預設觸發次數之符合該基本週期寬度之該預 定倍數之狀態訊號,直到接收到一終止訊號後, 於完成正在輸出之該預設觸發次數之狀態訊號時 停止輸出狀態訊號;
    第23頁 200538943 六、申請專利範圍 一邏輯電路,用來依據該時序狀態機產生之狀態訊號 產生一第一控制訊號及一第二控制訊號; 一控制訊號選擇器,連接於該邏輯電路,用來控制該 邏輯電路輸出該第一控制訊號或該第二控制訊 號;以及 一喷墨頭,連接於該邏輯電路,用來依據該邏輯電路 輸出之該第一控制訊號或該第二控制訊號控制加 熱墨水之時間。 13. 如申請專利範圍第1 2項所述之印表機,其中該邏輯 電路包含一計數器以及一組合邏輯,該計數器係依 據該預設觸發次數以及決定該第一控制訊號或是該 第二控制訊號之時序長度,該組合邏輯係用來產生 第一控制訊號以及該第二控制訊號。 14. 如申請專利範圍第1 2項所述之印表機,其中該喷墨 頭包含一喷墨室,用來容置墨水,以及一加熱元 件,用來於接收到該第一控制訊號時,加熱鄰近該 加熱元件之墨水一第一預定時間以將墨水喷出相對 應之墨水孔,以及於接收到該第二控制訊號時,加 熱鄰近該加熱元件之墨水小於該第一預定時間之一 第二預定時間以避免將墨水喷出該墨水孔。 15. —種用來控制一印表機之方法,該方法包含:
    第24頁 200538943 六、申請專利範圍 (a)於接收到一啟始訊號時,重覆輸出一預設觸發次 數之符合該基本週期寬度之該預定倍數之狀態訊 號,直到接收到一終止訊號後,於完成正在輸出 之該預設觸發次數之狀態訊號時停止輸出狀態訊 號; (b )依據輸出之狀態訊號產生一第一控制訊號及一第 二控制訊號; (c )選擇輸出該第一控制訊號或該第二控制訊號;以 及 (d )依據輸出之控制訊號係為該第一控制訊號或是該 第二控制訊號控制加熱墨水之時間。 16. 如申請專利範圍第1 5項所述之方法,其於步驟(d ) 中,若輸出之控制訊號係為該第一控制訊號,則控 制該印表機之加熱元件加熱鄰近該加熱元件之墨水 一第一預定時間,若輸出之控制訊號係為該第二控 制訊號,則控制該加熱元件加熱墨水小於該第一預 定時間之一第二預定時間。 17. —種可多工控制不同時序輸出之系統,其包含: η個次系統(s u b s y s t e m ),其分別操作於不同之時 序;以及 一主系統,用來產生分配不同時序之訊號,該主 系統包含:
    第25頁 200538943 六、申請專利範圍 一時脈控制器,用來儲存η個基本週期寬度以及 對應之η個預設觸發次數,其中每個基本週期 寬度對應於一預設觸發次數; 一資料暫存器,用來儲存資料; 一時序狀態機,用來於接收到來自其中之一次 系統之啟始訊號時,重覆輸出該預設觸發次 數之符合該基本週期寬度之該預定倍數之狀 態訊號,直到接收到一終止訊號後,於完成 正在輸出之該預設觸發次數之狀態訊號時停 止輸出狀態訊號; 一轉換電路,用來依據該時序狀態機產生之狀 態訊號存取該資料暫存器的資料;以及 一輸出入埠(I/O port),用來輸出該資料暫存 器之資料至該次系統,或是將該系統之資料 輸入該資料暫存器。 18. 如申請專利範圍第1 7項所述之系統,其中該轉換電 路包含一平行轉串列電路,用來依據該時序狀態機 之狀態將該資料暫存器所儲存之資料以串列的方式 經由該輸出入埠輸出。 19. 如申請專利範圍第1 7項所述之系統,其中該轉換電 路包含一串列轉平行電路,用來依據該時序狀態機 之狀態經由該輸出入埠之資料以串列的方式儲存至
    第26頁 200538943 六、申請專利範圍 該資料暫存器。 所器 項存來 7暂 1 4用 第出, 圍先} 範進ay 利先rr 專一 a 請係er 申器ff 如存bu 暫ο 料t 資rs 亥i t f 中η 其i ,t s 統r • 1 系f /iv 之列 匕 fer 过Hr 料 資 存 儲 式 方 的 聯 並 以 I 21 . 如申請專利範圍第1 7項所述之系統,其另包含一多 工器,其係用來依據該狀態訊號選擇將該資料暫存 器所儲存之資料以串列的方式輸出,或將資料以串 列的方式儲存至該資料暫存器。 22. 如申請專利範圍第1 7項所述之系統,其另包含一三 態緩衝器(t r i - s t a t e b u f f e r ),其係用來依據該狀 態訊號選擇將該資料暫存器所儲存之資料以串列的 方式輸出,或將該資料以串列的方式儲存至該資料 暫存器。 23. 如申請專利範圍第1 7項所述之系統,其係應用於一 印表機。 24. 一種用來控制一系統之傳輸之方法,該系統包含一 資料暫存區,其係用來儲存資料,該方法包含: (a )設定η個基本週期寬度以及對應之η個預設觸發次 數,其中每個基本週期寬度對應於一預設觸發次
    第27頁 200538943 六、申請專利範圍 數; (b )於接收到來自其中之一次系統之啟始訊號時,重 覆輸出該預設觸發次數之符合該基本週期寬度之 該預定倍數之狀態訊號,直到接收到一終止訊號 後,於完成正在輸出之該預設觸發次數之狀態訊 號時停止輸出狀態訊號;以及 (c )依據產生之狀態訊號存取該資料暫存器的資料。 25. 如申請專利範圍第2 4項所述之方法,其另包含步驟 (d )依據控制訊號決定輸出該料暫存區之貧料或是將 貨料存入該資料暫存。
    第28頁
TW093114921A 2004-05-26 2004-05-26 Serial transmission control system for accessing data based on status signal, system capable of multiplex controlling to output at different times, and printer and control method thereof TWI254210B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW093114921A TWI254210B (en) 2004-05-26 2004-05-26 Serial transmission control system for accessing data based on status signal, system capable of multiplex controlling to output at different times, and printer and control method thereof
US10/908,632 US7396094B2 (en) 2004-05-26 2005-05-19 General serial interface system
DE102005023881A DE102005023881A1 (de) 2004-05-26 2005-05-24 Allgemeines serielles Schnittstellensystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093114921A TWI254210B (en) 2004-05-26 2004-05-26 Serial transmission control system for accessing data based on status signal, system capable of multiplex controlling to output at different times, and printer and control method thereof

Publications (2)

Publication Number Publication Date
TW200538943A true TW200538943A (en) 2005-12-01
TWI254210B TWI254210B (en) 2006-05-01

Family

ID=35433351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114921A TWI254210B (en) 2004-05-26 2004-05-26 Serial transmission control system for accessing data based on status signal, system capable of multiplex controlling to output at different times, and printer and control method thereof

Country Status (3)

Country Link
US (1) US7396094B2 (zh)
DE (1) DE102005023881A1 (zh)
TW (1) TWI254210B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425223B (zh) * 2007-09-25 2014-02-01 Formfactor Inc 用以使用受串列控制資源來測試元件之方法及裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104581921B (zh) * 2013-10-11 2019-08-06 中兴通讯股份有限公司 数据传输方法和系统
JP6693540B2 (ja) * 2018-07-31 2020-05-13 横河電機株式会社 装置、方法およびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212084B1 (ko) 1996-09-21 1999-08-02 윤종용 시리얼 인터페이스 회로
KR100208379B1 (ko) 1996-10-01 1999-07-15 윤종용 시리얼 인터페이스 리드백 구동회로
GB0006291D0 (en) * 2000-03-15 2000-05-03 Lucent Technologies Inc Data communication link
US6947721B2 (en) 2000-05-15 2005-09-20 Texas Instruments Incorporated Wireless communications with transceiver-integrated frequency shift control and power control
US20030061431A1 (en) * 2001-09-21 2003-03-27 Intel Corporation Multiple channel interface for communications between devices
US7284170B2 (en) * 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425223B (zh) * 2007-09-25 2014-02-01 Formfactor Inc 用以使用受串列控制資源來測試元件之方法及裝置

Also Published As

Publication number Publication date
DE102005023881A1 (de) 2005-12-22
US20050275674A1 (en) 2005-12-15
TWI254210B (en) 2006-05-01
US7396094B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
JP5398540B2 (ja) シリアル相互接続されたデバイスのためのid発生装置および方法
GB2255212A (en) Peripheral controller.
CN106487372A (zh) 包括单线接口的装置和具有该装置的数据处理系统
JPH09136445A (ja) 小型プリンタ
WO2007143695A2 (en) Low power and low pin count bi-directional dual data rate device interconnect interface
CN101599053A (zh) 支持多种传输协议的串行接口控制器及控制方法
CN104599227A (zh) 用于高速ccd数据存储的ddr3仲裁控制器及方法
CN102243619A (zh) 一种基于fpga实现多路i2c总线端口扩展的方法
US5634069A (en) Encoding assertion and de-assertion of interrupt requests and DMA requests in a serial bus I/O system
EP2856467A1 (en) Ring topology status indication
CN102622192A (zh) 一种弱相关多端口并行存储控制器
CN114242138B (zh) 一种延时控制器、内存控制器以及时序控制方法
CN103914427B (zh) 基于三根物理互连线的集成电路片上通讯方法及装置
TW200538943A (en) General serial interface system
CN104508748A (zh) 用于使用延迟锁相回路的记忆体装置的节能设备及方法
TWI797642B (zh) 半導體記憶裝置及記憶體系統
JP5536023B2 (ja) バスシステムおよび情報処理機器
CN110851393B (zh) 一种带有Aurora接口的USB转换控制板卡及方法
CN112835834B (zh) 数据传输系统
CN113539343A (zh) 一种移位寄存器的多路输出方法、装置、设备及存储介质
CN101228733B (zh) 在两个异步系统之间传递数据的方法及异步数据缓冲器
CN100395740C (zh) 通用型串行传输系统、打印机及其控制方法
TW201101038A (en) Flash memory apparatus, method for operating flash memory apparatus and data storage system
JP6882619B1 (ja) インターフェイス回路及び熱履歴制御方法
Zhang et al. A QSPI Interface Supporting ‘Bits-Decoding’for High-Speed Access to Flash

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees