TW200537505A - Method for operating an electrical writable and erasable memory cell and a memory device for electrical memories - Google Patents

Description

20.0537505 五、發明說明（1) 發明所屬之技術領域 於摔：ί ί ”等的申請專利範圍，本發明是關於-種用 及^ p非；L於子及抹除記憶胞元的方法，以及用於可電寫 及抹除非揮發記憶胞元的裝置。 先前技術 京及ΐϊί3ΐ虛擬接地（virtual gr〇uhd)架構中的可電 寫ΐ ί ΐ揮發記憶胞元亦包含所謂的電荷捕捉記憶胞 =，，、中在通道區域與/或源極/汲極區域以及閘極電極之 U::ΐ的閘極介電質，它在用於捕捉電荷載體且用 ϊ f ΐ 計畫狀態的邊界層之間，具有非傳導性的 丨〇 、曰。此圮憶胞元例如於美國專利5，7 6 8，丨92、美國專 =6,〇11，72 5以及肋99/6〇631所描述者^在這些記憶胞元 中二各個邊界層是一氧化物，且所述記憶層是半導體材質 的氮化物，通常為矽的氮化物。較佳是藉由通道熱電子 (CHE)以編程電荷捕捉記憶胞元，以及可藉由自所述通道 區域藉由熱電子或是藉由富爾諾罕穿隧（F〇wler_N〇rdheim tunne 1 s)而將電荷捕捉記憶胞元抹除。使用於編程程序相 反方向中，以讀取電壓（逆向讀取獨）於特定操作模式提供 一 S 0 N 0 S記憶胞元，它所具有的邊界層厚度符合此操作模 式，且它通常被設計為NR0M記憶胞元。這部分更詳細的說 明請參閱2000年IEEE電子裝置信函21冊第543 - 545頁中， Boaz Ei tan等人所著的「NORM ··新的局部化捕捉，2位元 非揮發記憶胞元」。電荷捕捉記憶胞元的記憶層是位於一 邊界層中，所述邊界層包含的材質所具有的能量間隙

第7頁 20Ό537505 五、發明說明（2) -------- 2 S t US ) ^於所述記憶層的能量間隙，因此在所述記憶 二々樯® ί電荷載體維持其位置。一氮化物被認為是所 ^ \ Ζ ^ 1的材質；氧化物主要適用於周圍材質。例如 f石—i，中氧化物—氮化物一氧化物（0Ν0)記憶層順 Μ么:ν = 1間隙約為5 eV。所述周圍邊界層為能量間隙 二二a 1氧化物。所述記憶層可為不同的材質’其能 ί1述邊界層的能量間隙，其中能量間隙的差應 SΓ 5 !L t、’以用於所述電荷載體的電性限制。在接合 一 曰、、邊界層，例如组氧化物、；5夕酸铪、鈦氧化物 ;=〒劑：£ :且合為Ti〇2)、锆氧化物（化學劑量組合為 •ΛϋΓ 1匕物（化學劑量組合為以2〇3)或是固有的傳導 (未4 '、、石可用於作為所述記憶層的材質。此2-位元 NR⑽記憶胞元的編程，如同W0 9 8/0 3 9 77中所述，因此藉 由記憶胞7G通道區域中的閘極電壓與汲極源極電壓，產生 垂直與側向電^ ]其沿著通道長度加速電子。加速一些電 因而在電，最強的汲極區域附近，其跳過所述電位障 蔽且達到所述氮化物層。在此方式中，所述通道區域的門 植電壓改變’可藉由在相反方向中施加一讀取電壓而偵測 所述改變。在此記憶胞元中第二位元的編程是藉由相較於 先刖描述的存寫記憶胞元程序而交換沒極與源極，因而在 電荷捕捉唐中電荷的重要調整’。在此方式中，2 -位元資訊 變可儲存在〆非揮發記憶胞元中，例如儲存在〆NROM胞元。 這個已知程序的缺點是在胞元的一侧中進行電荷合併到電 荷捕捉層（charge trapping layer)的期間内，反應可

第8頁 20Ό537505 五、發明說明（3) 以在記憶胞元中各個其他侧的閥值電壓觀察到，如此結果 可稱為串擾（crosstalk)，而所述串擾將會增加一胞元 的兩側的閥值電壓間的差異。 串擾可能會有以下的影響，為了讀取NROM記憶胞元的 特定閘極電壓和特定汲極/源極電壓而提供給所述胞元， 而定義出没極和源極，藉此可讀取所述胞元的所欲部份。 如果沒有提供一特定閘極電壓，就不會有電荷記憶在所述 電荷捕捉層中而有意義的汲極電流將會流動。當一特定電 荷記憶在所述電荷捕捉層（氮化物層）中，氮化物層將陴 礙在源極和汲極間的通道發展，且汲極電流將不會以相同 f閘極電壓流動，或是汲極電流將是至少有顯著較低的位 準。這個行為在平常移轉特徵中是值得的。所述龍QM胞元 的一侧的編程化可以導致胞元其他側的轉移特徵的改良， 於是舉例來說，即使沒有電荷記憶在所述電荷捕捉層内， 而一汲極電流仍可流動。 當技術更進一步的發展後，有效的通道長度，就是在 一胞元兩側的電荷間物理距離就會縮短，這樣會產生較強 大的串擾。於是可以推想未來將因此串擾結果而產生有更 多數目的誤差。 發明内容 於是，本發明的一個目的是在于提供一種可電寫及抹 除冗憶胞元方法及電記憶的記憶裝置與操作這樣的記憶裝 置的方法，以便於避免前述誤差的發生。 根據本發明’這目的藉著使用具體指明于依附申請專

第9頁 200537505 五、發明說明（4) 利範圍中的測量而得到解決。選擇閥值電壓作為有效參數 將藉著在一胞元的兩侧間未曾發生的過大的閥值電壓差里 串擾的影響，到最小：這特別是可以藉著至； 某些信息而達成的’那就是一位元（b 1 t )記憶作為通道 區域的閥值電麇的差異’並依序而不被串擾與誤差的發生 所影響，於是玎以因此而避免在記憶胞元的串擾。此外， 由於使用閥值電壓差異的編程化，因此可以避免參考胞元 的使用。如此 < 以達成只是應用在一位元記憶胞元的有效 參數差異的信息而具有巨大的可靠性。 實施方式

更多優點的實施例已在從屬的申請專利範圍中具體指 明。尤其是由於事實是除了間值電壓差異之外’並由閥值 電壓所!的絕對幅度中具體指出一電壓範圍’而當在一記 = 憶多于ΐ位元·，可以藉著促進兩個或是更 吝雷遞许而取得》則$ α 又 ' 〆傳統式NR0M氮化物只讀記憶體記憶胞元 第1圖顯系此間有一距離的汲極/源極區域D/s排列在 的基本結構。彼/之間建構有一閘極2。所述閘極2是由三 一基板1上，在这·的這呰層依序為一氧化物層、一氮化物 個層所構成，所述。、所述閘極2由一覆蓋的閘極接觸G而完 層以及一氧化物層。觸G，藉由所述閘極2而可應用閘極電 整，透過所述閘極接述閘極接觸G與所述没極/源極區域 壓。在這種情況下，$所述絕緣層3是一氧化物。所以所 D/S以絕緣層3分隔’ 艘胞元相當於^M0S互補型金屬氧 述NR0M氮化物只讀言己惟 田、

第10頁 200537505 五、發明說明（5) 半導體晶體管的結構，如以τ沉上 祕芦" ，如同已在本兒月曰的前言φ .1, ±, &區域D/S中的哪—伽t過的，依據所兩 化物 所以，即Pj ◦隹个=二亩网耵言中說的 個汲極/源極區域D/S中的哪一徊八 ^ ^ m 所述閉極2的C2區域或是Cl區=\別是没極或是源極^’在 荷，藉由所謂的熱電子注入存或是刪除 儲存。藉*戶斤謂的富®諾罕穿^至於/斤述氮化物層的電荷 tunneis)達到刪除。在這種清 鄰於所述個別汲極的Cl區域或是C2祕壬土生在物f上相 在與編程或是寫人反向的讀向2二ί制所=編程資料是 晶體管的閥值電壓或是臨界電壓i g ^ ^由所述胞兀 ^ M aB ^ 电I來違成镇測所述被儲存的 U :關於知#相鄰於所述源•區域的被儲存電荷是有意 丄圖顯示依據根據本發明的狀態式編程狀 態。在廷種情況下，實心圓點八-一七 粒狀 與右側的閥值電壓值。在狀態^ /左Y區元的^則 比右邊區域的閥值電壓低。盆 閥值電壓 ΓΓ 右所決定的閥值電壓差來決& 一 表不一個記憶胞元，如第丨圖中夫=。這 "丄"上藉由交換汲極盥调榀 ^ ιΆ ^ ^ 例，在位準 ^ *V^ ^ 部分===== = 中抑到一閥值電壓差。 仕 G域 見在疋以類似的情況下得到狀熊2，1 Φ 部分的閥值電壓比在六柄加f于到狀^ ^ ，、中，在左側 右側。卩分的閥值電壓為高。狀雜1與

第11頁 200537505 五、發明說明（6) 狀態2兩者間的差異被認為 "" 僅在所述的兩個閥值電壓差王目同的，所不同的 定性數學符號。 決定錯存邏輯狀態的決 第4圖中的狀態3與狀態4是 相比的方式所得到。這裡種可與狀態i與狀態2 的範圍内。於此，同樣的，閥严電壓落在位準"H” 說，個別差值的數學符號是具決〃狀態4間的差異來 第5圖所顯示的，一般的編程以如此、。舉例來^，如同 兀左側部分的閥值電壓 、〃式·狀態1藉由胞 在位準"L"上的事實以Am部分;V；=壓各自落 ^ ^ ^ ^ ^ « ί ：；；；： 電壓 μ 於"胞 邊 干此事實則定義為狀態4。 的閥ϊ ΐ:: 开ί中’在該:L"位準與該"H"位準之間 (豆八s丨主-差約為1 · 5 V，且於該"P•位準或該"Η "位準内 各η η不狀態1與2或狀態3或4之間）的閥值電壓差則約 各為30_ ;然亦可能有其他的差異。 則約 明，ί上，實施例中的先前狀態是以分佈於兩位準而說 與該"1"表不其為一個二位元的記憶胞元。除了該"Η"位準 來Ϊ義可W之外，亦可於一類比方式中以一或多種位準 J儲存於一記憶胞元中的額外位元。

20Ό537505 五、發明說明（7) 根據第4圖的狀態定義有利於分別對該胞元左邊部分 與忒胞元右邊部分之間的差異加以編程，其具有的閥值電 壓位準皆位於同一範圍内；在一胞元的兩邊之間從不會產 生較大的閥值電壓差。 在以習知方法對狀態3加以編程的期間，右邊的閥值 電壓將明顯高於左邊的閥值電壓，亦會增加該胞元左邊部 分所產生的串擾（crosstalk)。 第2圖為一NR0M胞元的不同排列的立體圖，相較於第J 圖所示的實施例，其差異僅在於該閘極接觸G與該汲極/源 極區域D/S的接觸。在此處，該閘極結構中亦具有兩電荷 +區域C 1與C 2，而電荷即被植入或抹除於該閘極結構中。根 據本發明的編程可應用於所示的NR〇M記憶胞元的實施例， 亦可應用於具有閘極結構的其他記憶胞元，而該閘極結 ^ =可影響一有效參數（例如閥值電壓）的至少兩局部存 第3圖所示者為可用於本發明的非揮發性記憶的— 統記憶胞元排列，其說明了複數列的記憶胞元，其在寻 中，一胞元的一汲極/源極連接D/s是連接至鄰近&列 極連接D/S ;該一汲極/源極連接是連接至位元線^ BL且藉由所謂的感測放大器s A加以控制。在一列、 等，憶胞it的該等間極連接G則由一系列解碼㈣經的各該 閘線GL加以控制；該等記憶胞元是經由該系列解 與-位元線解碼器BDL加以定址。一個多位 # ^ ^ ^ it ^ ^ HBDL ^ ^ ^ λ USA ^ ^ t ^ l

20Ό537505 五、發明說明（8) 說明者，在該記憶胞元中的一編程過輕期間中，該多位元 解碼器BD是用以確認各閥值電壓差是設定為所需要的各位 準，或是用以經由各該等記憶胞元的前向或後向讀取而於 ^ 該閥值電壓差的各位準決定該編程狀態，並遞送至該資料 輸出5 ;因此該多位元解碼器BD包含了 一個用於在各^該等7 " 記憶胞元中產生閥值電壓差的裝置以及一個用於偵測此一 閥值電壓差的裝置。在該位元解碼器、該感測放大器與該 系列解碼器R D之間的作用則由一個時鐘控制4所柝釗，爭 後產生-狀態控制ST，其指明了是否提供過U 一寫入過程W或是一抹除過程e。 Φ 上述實施例雖直接以一NROM胞元為例，然而本發明並 非僅限於此，而是可應用於具有至少兩種可影響記憶胞元 有效參數的獨立儲存區域的各種記憶胞元中。

第14頁 200537505 圖式簡單說明 第1圖是一 NR0M記憶胞元的第一示範 第2圖是一 NR0M記憶胞元的第二示範 第3圖是NROM記憶胞元的習用記憶胞 第4圖是在一非揮發性記憶胞元中四 實施例。 第5圖是在一習用NR0M記憶胞元中關 目前為止的習用程序。 主要元件符號說明： B D 多位元解碼器 BL 位元線 >D/S 汲極/源極區域 G 閘極接觸 Η、L 閥值電壓位準 RD 解碼器 ST 狀態控制 1基板 3 絕緣層 5資料輸出 ❿ 性實施例。 性實施例。 元排列。 個狀態的記憶的示範 於四個狀態的記憶到 B D L 位元線解碼器 C 1、C 2 電荷區域 Ε 抹除過程 G L 閘極線 R 讀取過程 SA 感測放大器 W 寫入過程 2 閘極 4 時鐘控制

第15頁

Claims (1)

1. 200537505 六、申請專利範圍 1. 一種用以操作可電寫及抹除記憶胞元的方法，該可電 寫及抹除記憶胞元具有一可在一第一方向以及一第二 方向中操作的通道區域（2 )，該記憶胞元的特徵在於具 有至少一有效的參數，其中資訊將以在該第一方向中 的該通道區域操作的有效參數與在該第二方向中的該 通道區域操作的有效參數間的差異來儲存。 2. 如申請專利範圍第1項所述的方法，其中兩組資訊可透 過在哪個通道區域的操作方向中的有效參數是較高的 來進行區分，其中在各方向中該有效參數差異是相同 的0 ^3.如申請專利範圍第2項所述的方法，其中該有效參數是 一記憶胞元晶體管的閥值電壓。 4. 如申請專利範圍第3項所述的方法，其中兩個閥值電壓 (VT)是規定在一預定電壓範圍内。 5. 如申請專利範圍第4項所述的方法，其中另外的資訊是 規定在另外的預定電壓範圍内。 6. 一種用於可電寫及抹除資訊記憶的記憶裝置，該記憶 裝置包括一個記憶胞元域，該記憶胞元域具有至少一 個記憶胞元，該記憶胞元具有在一汲極區域以及一源 極區域間的通道區域，該通道區域是可雙向操作並且 具有一可調整的儲存區域（C 1 ，C 2 )，使得在操作一第 > 一方向中的該通道區域時的該記憶胞元的有效參數是 與在操作具有第二方向的該通道區域時的該記憶胞元 的有效參數不同；以及

   第16頁 200537505 六、申請專利範圍 一讀取裝置（1 0 ，1 2 )，該讀取裝置（1 〇，1 2 )是用以判 定後有效參數的差異以及分派至一編程級。 7 ·如申請專利範圍第6項所述的裝查，該記憶裝置具有一 調整該儲存區域的寫入裝置，使得將要被儲存的資訊 轉換為該通道區域的閥值電壓差異。 8. 如申請專利範圍第7項所述的裝置，其中該要被儲存的 資訊包括一位元。 9. 如申請專利範圍第8項所述的裝置，該記憶胞元是一種 氮化物只讀記憶體記憶胞元元件。 1 0.如申請專利範圍第9項所述的裝置，該記憶胞元的儲存 ^ 區域包括一局部電荷儲存裝置。

   第17頁