TW200534230A - Display controlling device capable of displaying multiple windows and related method - Google Patents
Display controlling device capable of displaying multiple windows and related method Download PDFInfo
- Publication number
- TW200534230A TW200534230A TW094110257A TW94110257A TW200534230A TW 200534230 A TW200534230 A TW 200534230A TW 094110257 A TW094110257 A TW 094110257A TW 94110257 A TW94110257 A TW 94110257A TW 200534230 A TW200534230 A TW 200534230A
- Authority
- TW
- Taiwan
- Prior art keywords
- controller
- buffer
- scaling
- display
- item
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000000872 buffer Substances 0.000 claims abstract description 72
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 241000254173 Coleoptera Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/74—Circuits for processing colour signals for obtaining special effects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
200534230 九、發明說明: 【發明所屬之技術領域】 本發明係相關於一種顯示控制裝置及相關方法,尤指一 種可多視窗顯示之顯示控制裝置及相關方法。 【先前技術】 • 由於掃描模式及顯示規格之不同,影像場(video field) 必需於解交錯及縮放過後,方可由顯示控制裝置輸出顯示。 第1圖顯示習知顯示控制裝置10之功能方塊圖。顯示 控制裝置10將其所接收到之影像場暫存於場緩衝器12 内、並逐線地將影像場輸出至線緩衝器14中;解交錯器 16解交錯暫存於線緩衝器14中之影像場;縮放器18縮放 解交錯器16所解交錯過之影像場;解交錯及縮放過之影像 * 場顯示於顯示器20上。 在17吏用者對於、顯示控制裝置需具有更強大顯示功能之 迫切要求下,過往僅能顯示單一視窗影像之顯示控制裝置 已不能滿足市場所需,取而代之的是可多視窗顯示(PIP或 POP)之顯示控制裝置。 第2圖顯示習知可多視窗顯示的顯示控制裝置30之功 200534230 能方塊圖。習知技藝為了要能同時顯示子母畫面(兩個視 窗)’需要兩組場緩衝ϋ 12m緩衝器14、兩組解交 錯器16、以及兩組縮放器18,以暫存、解交錯、及縮放第 -影像場及第,影像場。混合器32混合解交錯及縮放過之 第一影像%及第一影像場,而顯示器20顯示混合過之第一 影像場及第二影像場,因此於顯示器2〇上可產生多視窗顯 示。 ' 雖然習知顯示控制裝置30能提供多視窗顯示,然而由 於解父錯為16及縮放器18之結構相當複雜,所以習知顯 示控制裝置30之製作成本相當高。此外,若想進一步提供 除了子母畫面以外之第三視窗,習知顯示控制裝置勢必 另需配置一組解交錯器16及縮放器18,如此一來,習知 顯示控制裝置30之造價就更高了。 【發明内容】 因此本發明之主要目的在於提供一種可多視窗顯示之 顯示控制裝置及相關方法,以解決習知技術之缺點。 顯示控制裝置包含第-線緩衝器、第二線緩衝器、緩衝 控制器、混合器、解交錯器、解交錯控制器、縮放器、縮 放控制器、以及視窗顯示控制器。視窗顯示控制器依據分 別儲存於第一及第一緩衝器内之第一及第二影像場於顯示 200534230 及第二座標參數控㈣ 及縮放控制器之運作,以及 ,制為、 交_單元及_ 々據解父錯為所包含之解 又錯早兀及、—所包奴縮料 器及縮放器切換運作於第—時脈或第二時脈。贿乂在曰 【實施方式】 第3圖顯示本發明之鮫祛會 功萨方媸円μ 貫知例中顯示控制裝置50之 一 圖。弟―場緩衝器51暫存複數個第-影像場.第 Γ緩衝控制^ 7G控制第一場緩衝器51將暫存於1内之第 :景麟逐線地輸出至第一線緩衝器5 制 衝器53將暫存於其内之第,_至_ 56;、^ 二場緩衝器52暫存複數個第二影像場;第二控= ^制第二場緩衝器52將暫存於其内之第二影像場I線 ,輸出至第=線緩衝器54、並控制第二線緩衝器54將暫 存於其内之第二影像場輸出至混合器56。 應注意到,第—場緩衝器51以及第二場緩衝器52較佳 地實施為記龍,料㈣言,可以是外掛的動態隨機存取 。己fe體(DRAM)或者靜態ρ遺機存取記憶體(SRAM)等等,第 3圖所顯示的第一場缓衝器51以及第二場缓衝器52係方 便說明來自第—影像場及第二影像場之影像㈣,而非限 制本發明之硬體架構。解交錯器16依據第—解交錯控制器 58所輸出之第-解交錯參數或第二解交錯控制器6〇所輸 200534230 出之弟一解父錯參數解交錯、、曰人 s為56所輸出之影傻尸甘 可“弟-讀場或第二影像場;相似放=,其 第一縮放控制器62所輪出之第—& 、、、文°° 18依據 制器64所輸出之第二縮放參數縮放解抒放控 之影像場;最終由顯示器(未 16解交錯過 未不)顯不縮放器18 影像場。第-視窗顯示控制器66控制 、、' k之 弟&放n62分別輸出第_解交數 細放錄、並另控制第-緩衝控制器70 及^ 像素點必闕箱__(stageb 2個
f由第一視窗顯示控制器66協調控制第-緩I 态70、第一解交錯控制器58 二制 〆, 8及弟—縮放控制器62之谨从 順序,舉例而言,第一視窗句 運作 兄固頌不控制器66可控制第一 控制器70、第-解交錯控制器%及第一縮放控制器^ 運作期’首先來源像素須進人第—線緩^ 53,才能再依序經由混合器56進人解交錯器16及縮^ 18處理,更進—步地’第1窗顯示控制器66也控制第 一解交錯控㈣58之運作方式,以適當地進行解交錯n 為解交錯的方式有很多種或者有些來源影像並不適合壤因 解交錯,此時第一視窗顯示控制器66便應禁能第一: 控制器58之運作’讓來源像素直接進人㈣㈣第 控制器62’而不多做解交錯處理;相似地,第二 文、 控制器68控制第二解交錯控制器60及第二縮放控制^ 第二解交錯參數及第二縮放參數、並另控制第、4 200534230 緩衝控制器72之運作。此外,第—及第二視窗顯示押制哭 66及68另控制混合器56選擇性地輪出暫存於第一 —ς 器53内之第一影像場、或輸出暫存於第二線缓衝器: 之弟一影像場。混合器56可為多工器。 如第4圖所示,顯示控制裝置5〇之運作過程說明 假設輸入於第-場緩衝H 51之第—影像場「a」被· 三倍後輸㈣示於顯示H2G上(也就是三倍於顯示成 度),而輸入於第二場緩衝器52之第二影像場「B 持不變地輸出顯示於顯示器20上(也就是剛二^ =維 解析度的方式顯示輸出),於此具體實施例中 _、-、示 影像場「Α」時,解交錯器16及縮放器18以_ =輸出第— 出像素速率(output pixel rate)TP之第—運刀之—於輸 舉例而言,解交錯器16及縮放器18此日±:時脈運作’ 一級單元處理像素點的速度,因為要將^更會玫慢内部每 點適當地處理以產生三個像素點,於此叙始的每—個像素 器16包含五級解交錯單元,雨縮放器例中’解交錯 元,故解交錯器16及縮放器18内共°。勺八包含四級縮放單 元及縮放單元,每一級往外推出經2 九級之解交錯單 輸出像素速率Τρ輸出顯 示於顯示ΓΓ理的像素,最後以 「Β」被輸出時,解交錯器16 而§第二影像場 久难敌器1只、 素速率Τρ之第二運作時脈τ > Μ相同於輸出像 丁母―級之處理。 10 200534230 一開始,由於顯示器20僅 4圖所示之第一部分1〇2,所以、二影像場「A」,如第 第-線緩衝器53依據第—::::緩衝控制器7〇控制 -影像場「A」輸出至混合器:::巧崎 「〜輸出至解交錯器16,而第一視 弟 第-解交錯控制器58及第一縮放控制器控制 解交錯參數及第—縮放參數、並㈣財❹16=/一 18依據第-運作時脈Tp3解交錯及縮放第〜 ^放益 其中’第-縮放控制器62可依照縮放比例 :—Α」’ 時脈ΤΡ3之運作速率’經由第一控制訊號作 衝器53、财錯器16及縮放器18之運作緩 於此具體貫施例中,輸出第—影像場「A 。’ 時,解交錯器i6及縮放器18以三分之 —部分收 ,第一運作時脈Tp3運作,舉例而言,解交率: 放為18於顯不「Α」時每隔三個輸出像素迷率τ°° 向右推一級處理的像素。 Ρ之日守脈才
J 接著’顯不器20將顯示第4圖所示之第 第三部分酬。第5圖顯示解交錯器】6之各六刚及_ 及縮放器18之各個縮放單元處理影像場之時序又=早凡 交錯器16内所有解交錯單元及縮放器is内所二:!解 皆運作於同—時脈,此外,當輸出第-影像場「A早兀 放器18運作於第-運作時脈T一當輸出第二影 200534230 時,縮放器18運作於第二運作 器56輸出完畢第二部分1〇4之第—\ P1 ’曰所「以,雖然現合 —線緩衝器52)後,會立即地輪 ^像場「A」(暫存於第 場「B」(暫存於第二線緩衝器5 :/分丄06之第二影像 制器66並不會於混合器56將第::’弟—視窗顯示控 B」(如箭頭A所示之處「B〇」)一 6之第二影像場 =控制解交錯器16及縮放器18二=交錯器16時, _於第二運作時脈T p i,於此具體實作時脈T p 3改 不控制器66會等待九個第—運作時中’第-视窗顯 =所示之處時,方控制解交^ 也就是於箭 视窗改運作於第二運作時脈τΡ1,舉例而由第— 第^控制器66於箭頭A至箭頭β所 舌,第〜 緩衝挺制器72、第而弟示控制器68依序致‘控 64之谨# 弟一解又銘控制器60及第二 弟〜 時脈目應地,在第一緩衝控制器-依^ 】^制第-線緩衝器53將暫存於其康^運作 制器72;^像場「A」輪出至混合器㈣,第二部分 將暫存於Γ乃依據第—運作時脈〜控制第二t緩衝控 合器Ο内之第三部分106之第二影像場「:Γ器54 作時脈Τ到九個第一運作時脈ΤΡ3過後,方/^出至混 & τΡΐ控制第-蠄m 1 不依據第一、洽 106之苐k衝器54將暫存於其内^運 1像場厂B」輪出至混合器56;其中之^部分 第S端教 12 200534230 控制器64可依照縮放比例計算出第二運作時脈TP1之運作 速率,經由第二控制訊號65控制第二線緩衝器54、解交 錯器16及縮放器18之運作速率,舉例而言,於此具體實 施例中,輸出第二影像場「B」之每列的第九個像素之後時, 解交錯器16及縮放器18以實質相同於輸出像素速率TP之 第二運作時脈TP1運作,而根據每個輸出像素速率ΤΡ之時 脈便向右推一級處理的像素。 之後,顯示器20將顯示第4圖所示之第三部分106及 第四部分108。相似地,雖然混合器56輸出完畢第三部分 106之第二影像場「Β」後,會立即地輸出第四部分108之 第一影像場「Α」,然而,第二視窗顯示控制器68並不會於 混合器56將第四部分108之第一影像場「Α」(如箭頭C 所示之處「Ατ」)一輸入至解交錯器16時,立即控制解交 錯器16及縮放器18由第二運作時脈TP1改運作於第一運 作時脈TP3,於此具體實施例中,第二視窗顯示控制器68 也會等待九個第二運作時脈1^後,也就是於箭頭D所示 之處時,方控制解交錯器16及縮放器18由第二運作時脈 TP1改運作於第一運作時脈TP3。在第二緩衝控制器72依據 第二運作時脈TP1控制第二線緩衝器54將暫存於其内之第 三部分106之第二影像場「B」輸出至混合器56後,第一 缓衝控制器70仍依據第二運作時脈TP1控制第一線缓衝器 53將暫存於其内之第四部分108之第一影像場「A」,於此 200534230 例中從水平位置Ατ處輸出至混合器、%,直到九個第二運 :^脈τΡ1過後,方依據第-運作時脈Tp3控制第一線緩衝 為3將暫存於其内之第四部分1〇8之第—影像場 此例中從水平位置從八丁+9處輸出至〉'昆合器%,丁較佳 m+[n/3]、或m+[n/3]+卜其中[]為高斯函數。 土 ’、、、 最後,顯示器20將顯示第4圖所示之第 •於顯示控制裝置50於顯示器20顯示第 刀110。由 丁弟五部分110時之琿 作抓頬似顯示器2 〇顯示第一部分 運 不贅。 $之運作過程,茲 由於影像場(第一影像場「Aj或第二 會於輸人至顯示控制裝置5G後立 =LB」)並不 上,而是於九個時脈(九個第一運作.不於顯不器20 作時脈h,視先輸入於混合器' 56之、2 Tp3或九個第二運 「八」或第二影像場「Β」而定)後才被:像場為第-影像場 所以會有運作速率交替變換之 ^於顯示器20上, 放态18為兩個影像場來源所共甩土於解交錯器16及縮 技巧,使得兩個影像場通過解 地利用速率控制的 可以緊密接合而不產生影像接八::16及縮放器18時, 時機相關於多視窗顯示的座棹的現象,速率變換的 及縮放㈣之實際級數,於此^以及共用解交錯器16 之解交錯單元及縮放器18所包人為解交錯器16所包含 3之縮放單元之個數總 14 200534230 和,·第-視窗顯示控制器66(第二視窗顯示控制器6 可依據第-影像場「A」及第二影像場「β」於顯 ⑺ 上之座標參數,將第-影像場「Aj及第二影像場「B 左平移(M+N)個像素便先行依序载入處理,以避免不 像源接合斷續,其t Μ為解交錯器16所包含之解六二= 元之個數,而Ν為縮放器18所包含之縮放單元之:數曰早 第6圖顯示根據本發明之具體實施例之可多視窗顯八 方法流程,用以多視窗顯示第一影像源及第二二、, W驟600開始,於步驟61〇,接收相關於第—景:、: 之複數條第一掃描線資料以及相 ,、 第二掃描缘資料,幻一 弟〜像源之複數條 則田綠貝枓,舉例而言,分別來自第一影像 影像源之複數個第-影像場及複數個第二影像場;、弟: :广复數條掃描線’由於影像的解析度與規格不同= ^描線條數也有差異’例如NTSC規格下規範每個書二 匕5 525條掃描線,每秒鐘 Q次面 y t存於動祕機存取記.itn 置)〇之掃描線停數p|| I ^ _ ’"、^、技制骏 53、54之個數^ 貝示控制裝置5〇内之線緩衝器 _及第於步驟議,選擇性地解交錯第1 第4圖為例,欲多視窗_「〜及%,由^出,以 裝置50為逐侔掃扣妗忐 由於顯不控制 •^傻、盾夕/ 理,因此一開始本發明流程選擇第 *源之w線資料進行處理…直逐條處理後:t碰 15 200534230 到顯示「B」之際,則改選擇第二影像源之掃描線資料進行 處理,而是否實際進行解交錯則應視影像源之本質特性而 定,亦即選擇性地利用第一解交錯參數及第二解交錯參數 控制第一影像源及第二影像源之解交錯處理,經適當處理 而產生解交錯輸出;於步驟630,選擇性地利用第一縮放 參數及第二縮放參數縮放解交錯輸出,以根據預定輸出像 素速率產生縮放輸出,其中預定輸出像素速率相關於影像 顯示之解析度,而解交錯步驟及縮放步驟選擇性地以第一 速率及第二速率進行,以變速率方式適當處理第一影像源 及第二影像源,而產生多視窗顯示輸出,第一速率及第二 速率則相關於各影像源之縮放比例以及輸出像素速率,相 應地,接收步驟亦選擇性地以第一速率及第二速率接收第 一影像源及第二影像源之掃描線資料,以配合運作解交錯 步驟及縮放步驟。 以上所述僅為本發明之較佳實施例,凡依本發明申請 專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範 圍。 【圖式簡草說明】 第1圖顯示習知顯示控制裝置之功能方塊圖。 第2圖顯示習知具有多視窗顯示功能的顯示控制裝置之功 能方塊圖。 16 200534230 第3圖為本發明之較佳實施例中具有多視窗顯示功能的顯 示控制裝置之功能方塊圖。 第4圖顯示第3圖所顯示之顯示控制裝置中顯示器上所顯 示的第一影像場及第二影像場之示意圖。 第5圖顯示第3圖所顯示之顯示控制裝置中各個解交錯單 元及縮放單元之時序圖。 第6圖顯示根據本發明之具體實施例之可多視窗顯示之方 法流程。 【主要元件符號說明】 10、30、50 顯示控制裝置 12 場緩衝器 14 線緩衝器 16 解交錯器 18 縮放器 20 顯示器 32、56 混合器 51 第一場緩衝器 52 第二場緩衝器 53 第一線緩衝器 ’54 第二線缓衝器 58 第一解交錯控制器 60 第二解交錯控制器 62 第一縮放控制器 64 Hhs 一《 Λ*·»·» Λ./. J-.t XJX3T 第一 2¾风役制菇 66 第一視窗顯示控制器 68 第二視窗顯示控制器 70 第一緩衝控制器 72 第二緩衝控制器 17
Claims (1)
- 200534230 十、申請專利範圍: 1. 一種可多視窗顯示之顯示控制裝置,可耦接於一儲存 複數個第一影像場以及複數個第二影像場之記憶體, 其包含: 一第一線緩衝器,耦接於該記憶體,用以接收相關於該 些第一影像場之複數條掃描線資料; 一第二線緩衝器,辆接於該記憶體,用以接收相關於該 • 些第二影像場之複數條掃描線資料; 一混合器,耦接於該第一線緩衝器及該第二線緩衝器, 用來選擇性地輸出儲存於該第一線緩衝器及該第 二線緩衝器内之資料; 一解交錯器,耦接於該混合器,用來選擇性地依據一第 一解交錯參數及一第二解交錯參數解交錯該混合 器所輸出之資料;以及 _ 一縮放器,耦接於該解交錯器,用來選擇性地依據一第 一縮放參數及一第二縮放參數縮放該解交錯器所 輸出之資料; 其中,該解交錯器以及該縮放器係選擇性地根據一第一 時脈及一第二時脈運作,使得該縮放器以一預定 之輸出像素速率產生一多視窗縮放輸出。 2. 如申請專利範圍第1項所述之顯示控制裝置,其中該混 合器為一多工器。 18 200534230 •如申請專利範圍第1項所述之顯示控制裝置,其中該顯 示#工制I置可輕接一顯示器,以於一第一座標及一第二 座標分別顯示經縮放之第一影像場及第二影像場。 4·如申請專利範圍第1項所述之顯示控制裝置,其中該第 日守脈係相關於該預定之輸出像素速率及該第一縮放參 數,而該第二時脈係相關於該預定之輸出像素速率及該 _ 第二縮放參數。 5·如申請專利範圍第!項所述之顯示控制裝置,更包含一 ,一解交錯控制器及一第二解交錯控制器,耦接於該解 父錯器,用以分別性地將該第一解交錯參數及該第二解 乂錯參數輸出至該解交錯器。 • 6·^申凊專利範圍第5項所述之顯示控制裝置,更包含— ^一縮放控制器及一第二縮放控制器,麵接於該縮放 為’用以分別將該第-縮放參數及該第二縮放參數輸出 至5亥縮放器。 •如申凊專利範圍第6項所述之顯示控制裝置,更包含— 輕接於該記憶體及該第-線緩衝器之第-緩衝控制器以 ,一轉接於該記憶體及該第二線缓衝器之第二緩衝控制 19 200534230 8. 如申請專利範圍第7項所述之顯示控制裝置,更包含一 第一視窗顯示控制器,耦接於該第一緩衝控制器、該混 合器、該第一解交錯控制器及該第一縮放控制器,以及 一第二視窗顯示控制器,耦接於該第二緩衝控制器、該 混合器、該第二解交錯控制器及該第二縮放控制器,其 中該第一視窗顯示控制器協調控制該第一緩衝控制器、 該第一解交錯控制器及該第一縮放控制器之運作順序, 而該第二視窗顯示控制器協調控制該第二緩衝控制器、 該第二解交錯控制器及該第二縮放控制器之運作順序。 9. 如申請專利範圍第7項所述之顯示控制裝置,其中該第 一縮放控制器可控制該第一線緩衝器、該解交錯器及該 縮放器之運作速率,而及該第二縮放控制器可控制該第 二線緩衝器、該解交錯器及該縮放器之運作速率。 10. —種可多視窗顯示之方法,包含·· 接收相關於一第一影像源之複數條第一掃描線資料以及相 ^ ^ ^ % ; 選擇性地解交錯該些第一掃描線資料及該些第二掃描線資 料,以產生一解交錯輸出;以及 縮放該解交錯輸出,以根據一預定輸出像素速率產生一縮 放輸出。 20 200534230 細10項所述之方法,其十該選擇性地 ^^曰步‘係選擇性地利用—第—解交錯參數及 解又錯翏數解交錯該㈣—掃m料 線資料。 一弟一知描 其中該縮放步驟 二縮放參數縮放 12.如申請專利範圍第10項所述之方法,係選擇性地利用一第一縮放參數及一第 該解交錯輪出。 u•如申請專利範圍第 ,.,q 不 1 V π /ΤΓ 地 < 万法, 像素速率係相關於一影像顯示之解析度 14.如申請專利範圍第10項所述之方法,其中該解交錯牛 驟係選擇性地以-第—速率及—第二速率進行解交錯〔 &如申請專利範圍第14項所述之方法,其t該縮放步驟 係選擇性地以該第—速率及該第二速率進行縮放。 K如申請專利顧第15項所述之方法,其中該接收步驟 係遣擇性地以該第-速率及該第二速率接收該些第—择 描線資料以及該些第二掃描線資料。 】7.如申請專利範圍第16項所述之方法,其中該第一速率 及該第二速率相闕於各影像場之一縮放比例以及該預定 21 200534230 輸出像素速率。 十一、圖式:22
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55857004P | 2004-04-02 | 2004-04-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200534230A true TW200534230A (en) | 2005-10-16 |
TWI282546B TWI282546B (en) | 2007-06-11 |
Family
ID=35049962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094110257A TWI282546B (en) | 2004-04-02 | 2005-03-31 | Display controlling device capable of displaying multiple windows and related method |
Country Status (3)
Country | Link |
---|---|
US (1) | US7463307B2 (zh) |
CN (1) | CN100371984C (zh) |
TW (1) | TWI282546B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI404012B (zh) * | 2009-07-01 | 2013-08-01 | Mstar Semiconductor Inc | 顯示控制器及其影像信號傳送方法與系統 |
TWI627623B (zh) * | 2017-08-11 | 2018-06-21 | 晨星半導體股份有限公司 | 顯示控制裝置以及顯示控制方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7616264B1 (en) * | 2004-12-06 | 2009-11-10 | Pixelworks, Inc. | Cropped and scaled picture-in-picture system and method |
KR20070063981A (ko) * | 2005-12-16 | 2007-06-20 | 삼성전자주식회사 | 네트워크 디스플레이장치, 컴퓨터 및 그 제어방법 |
JP2007228167A (ja) * | 2006-02-22 | 2007-09-06 | Funai Electric Co Ltd | パネル型映像表示装置および液晶テレビジョン |
US8736765B2 (en) * | 2006-03-28 | 2014-05-27 | Gvbb Holdings S.A.R.L. | Method and apparatus for displaying an image with a production switcher |
CN101165769B (zh) * | 2006-10-16 | 2010-04-21 | 晨星半导体股份有限公司 | 更新显示器功能的装置与方法 |
CN101179671B (zh) * | 2006-11-10 | 2010-09-22 | 上海奇码数字信息有限公司 | 图像缩放装置和图像缩放方法 |
JP5096247B2 (ja) * | 2008-07-08 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 画像処理装置、及び方法 |
CN101958094B (zh) * | 2009-07-13 | 2012-11-07 | 晨星软件研发(深圳)有限公司 | 显示控制器及其影像信号传送方法与系统 |
CN102456223B (zh) * | 2010-10-27 | 2014-05-07 | 珠海扬智电子有限公司 | 图像细节增强与缩放装置,以及图像细节增强与缩放方法 |
TWI462072B (zh) * | 2012-05-30 | 2014-11-21 | Orise Technology Co Ltd | 顯示面板驅動與掃描之系統及方法 |
CN105118424B (zh) * | 2014-12-05 | 2017-12-08 | 京东方科技集团股份有限公司 | 数据传输模块及方法、显示面板及驱动方法、显示装置 |
US11778135B2 (en) * | 2019-12-12 | 2023-10-03 | Texas Instruments Incorporated | Multi-channel display systems |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3485132D1 (de) | 1983-10-17 | 1991-11-07 | Ibm | Anzeigesystem mit vielfachen bildfenstern. |
FI71116C (fi) * | 1984-10-03 | 1986-11-24 | Kyro Oy | Foerfarande foer drivning av en glashaerdningsanlaeggning och glashaerdningsanlaeggning foer utfoerande av foerfarandet |
KR970006477B1 (ko) * | 1992-09-07 | 1997-04-28 | 가부시기가이샤 도시바 | 텔레비젼 신호 처리 장치 |
EP0605945B1 (en) | 1992-12-15 | 1997-12-29 | Sun Microsystems, Inc. | Method and apparatus for presenting information in a display system using transparent windows |
US5943097A (en) * | 1993-12-24 | 1999-08-24 | Canon Kabushiki Kaisha | Image processing means for processing image signals of different signal formats |
TW264548B (en) | 1995-04-28 | 1995-12-01 | Winbond Electronics Corp | Device for scaling and overlaying video with computer graphic display |
US5610661A (en) * | 1995-05-19 | 1997-03-11 | Thomson Multimedia S.A. | Automatic image scanning format converter with seamless switching |
JPH10191191A (ja) * | 1996-12-26 | 1998-07-21 | Hitachi Ltd | 映像表示装置 |
US6166772A (en) * | 1997-04-01 | 2000-12-26 | Compaq Computer Corporation | Method and apparatus for display of interlaced images on non-interlaced display |
US5963262A (en) * | 1997-06-30 | 1999-10-05 | Cirrus Logic, Inc. | System and method for scaling images and reducing flicker in interlaced television images converted from non-interlaced computer graphics data |
KR100265231B1 (ko) * | 1997-07-03 | 2000-09-15 | 윤종용 | 방송방식이 서로 다른 복수화면의 동시시청 가능한 tv수신장치 |
US6353460B1 (en) * | 1997-09-30 | 2002-03-05 | Matsushita Electric Industrial Co., Ltd. | Television receiver, video signal processing device, image processing device and image processing method |
KR100244227B1 (ko) * | 1997-12-01 | 2000-02-01 | 구자홍 | 에이치디티브이의 디스플레이용 영상 처리장치 |
EP0935385A3 (en) * | 1998-02-04 | 2002-06-19 | Hitachi, Ltd. | Decoder device and receiver using the same |
JP2000138873A (ja) * | 1998-10-30 | 2000-05-16 | Sony Corp | 映像処理装置 |
US6411333B1 (en) * | 1999-04-02 | 2002-06-25 | Teralogic, Inc. | Format conversion using patch-based filtering |
US6556253B1 (en) | 1999-10-26 | 2003-04-29 | Thomson Licensing S.A. | Multi-window picture adjustment arrangement for a video display |
JP2001309160A (ja) | 2000-04-26 | 2001-11-02 | Matsushita Electric Ind Co Ltd | オーバレイ表示制御装置 |
US6927801B2 (en) * | 2000-11-20 | 2005-08-09 | Victor Company Of Japan, Ltd. | Video signal processing apparatus and video displaying apparatus |
US7236204B2 (en) * | 2001-02-20 | 2007-06-26 | Digeo, Inc. | System and method for rendering graphics and video on a display |
JP2002258827A (ja) | 2001-02-28 | 2002-09-11 | Ricoh Co Ltd | 画像表示装置 |
KR100374646B1 (ko) * | 2001-03-10 | 2003-03-03 | 삼성전자주식회사 | 픽쳐 인 픽쳐 기능과 프레임 속도 변환을 동시에 수행하기위한 영상 처리 장치 및 방법 |
DE10126790A1 (de) * | 2001-06-01 | 2003-01-02 | Micronas Munich Gmbh | Verfahren und Vorrichtung zur Darstellung von wenigstens zwei Bildern in einem Gesamtbild |
US7142251B2 (en) * | 2001-07-31 | 2006-11-28 | Micronas Usa, Inc. | Video input processor in multi-format video compression system |
JP4171211B2 (ja) * | 2001-12-18 | 2008-10-22 | 株式会社ルネサステクノロジ | 映像信号表示処理装置 |
TW561783B (en) * | 2002-03-12 | 2003-11-11 | Via Tech Inc | Image processing method and device |
TW589615B (en) | 2002-11-06 | 2004-06-01 | Etron Technology Inc | On screen display window splitting method |
-
2005
- 2005-03-31 TW TW094110257A patent/TWI282546B/zh not_active IP Right Cessation
- 2005-04-01 US US10/907,449 patent/US7463307B2/en active Active
- 2005-04-04 CN CNB2005100637913A patent/CN100371984C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI404012B (zh) * | 2009-07-01 | 2013-08-01 | Mstar Semiconductor Inc | 顯示控制器及其影像信號傳送方法與系統 |
TWI627623B (zh) * | 2017-08-11 | 2018-06-21 | 晨星半導體股份有限公司 | 顯示控制裝置以及顯示控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050219409A1 (en) | 2005-10-06 |
CN1677479A (zh) | 2005-10-05 |
TWI282546B (en) | 2007-06-11 |
US7463307B2 (en) | 2008-12-09 |
CN100371984C (zh) | 2008-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200534230A (en) | Display controlling device capable of displaying multiple windows and related method | |
TWI331732B (zh) | ||
JP5008826B2 (ja) | 高精細度デインタレース/フレーム倍増回路およびその方法 | |
JPH08508138A (ja) | 動き補正を伴う映像信号処理 | |
WO1993014592A1 (en) | Digital image interpolation system for zoom and pan effects | |
JP4035408B2 (ja) | 解像度変換装置及び方法及び情報処理装置 | |
JP4103321B2 (ja) | 画像表示装置および画像表示方法 | |
JPH07114359A (ja) | 画像表示装置の表示方法 | |
JPH10171440A (ja) | 画像縮小装置およびその制御方法 | |
US5990965A (en) | System and method for simultaneous flicker filtering and overscan compensation | |
EP1036389A1 (en) | System and methods for 2-tap/3-tap flicker filtering | |
CA2059929A1 (en) | Image scaling apparatus for a multimedia system | |
JP2003069959A (ja) | 映像信号処理回路、映像信号処理方法、および画像表示装置 | |
US6965726B2 (en) | Slow video display trick mode | |
TWI239773B (en) | Frame conversion method, frame conversion circuit, and electronic camera | |
JP3576383B2 (ja) | ビデオ表示制御装置 | |
US7880784B2 (en) | Arrangement for generating a 3D video signal | |
TWI354973B (zh) | ||
TWI267255B (en) | Video signal processing circuit, video display, and display driving device | |
JP2738261B2 (ja) | 垂直伸長装置 | |
JP4733829B2 (ja) | 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス | |
JP4350395B2 (ja) | プログレッシブ走査変換方法 | |
CN100409682C (zh) | 图像信号处理电路、图像显示装置和显示器驱动装置 | |
JPH11283024A (ja) | 圧縮表示方法及びその装置 | |
TWI220844B (en) | Single frame data processing method used in de-interlacing scan processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |