TW200529367A - Method of fabricating an integrated circuit channel region - Google Patents

Description

200529367 九、發明說明： 【發明所屬之技術領域】 本1明大體上系關於積體雷枚班 、很月旦电路（1CJ裝置，以及關於製 造此積體電路裝置之方法。兮十 , / 砰3之，本發明糸關於製造具

有含結狀通道區域（fin — U haped channel region)之電晶體 或FinFET之積體電路之方法。 【先前技術】

、譬如超大型積體電路(ULSi)之積體電路⑽，能包括 夕達百萬個电B曰體或更多。ULSI電路能包括互補金屬氧 化物半導體（CMOS)場效電晶體（FET)。此等半導體能包括設 置在通道區域上方和源極與汲極區域之間之半導體間極。 源極與汲極區域-般用p型摻雜物（例如，棚）或 物（例如，磷）來高濃度摻雜（heavily牝卯…。

…當電晶體變得較小時，則希望能增加於通道區域中電 荷載子之移動率（mQbility)。增加電荷載子之移動率會增 加電晶體之切換速度。已提出由㈣之材料所形成之通道 區域’以增加電荷載子之移動率。例如，一般使用多晶矽 、道區域之ό知核電晶體形成於玻璃（例如，Si⑹基板 上之石夕鍺啦晶層（epitaxial layer)上。能藉由使 用幸I射脈波雷射束以溶化和結晶譬如無定形石夕氫化物 層 (a “Si · H)無定形錯氫化物（a_Ge : H)、或類似物之半導 體薄膜之技術，而形成3卜(^磊 於譬如金屬氧化物半導體場效電晶體（M0SFET)之整塊 型式（bulk_tyPe)後置’使用SKe材料能用來增加電荷載 92752 5 200529367 子移動率’尤其是電洞型（hde—type)載子。譬如含有錯之 石夕通運之張力應變料道區域（tensne价心以⑽ charge 1 regi on)，由於減少了載子散射和由於減少了於含 鍺材料中電動之質量，而能具有較習知&通道區域大2 至5倍之載子移動率。依照用於整塊型式裝置之習知 形成技術’掺雜物植入分子束蟲晶⑽）技術形成^一以 磊晶層。然而，職技術需要非常複雜和昂貴之裝備，而 不適宜用於大量生產1C。

譬如垂直雙閘極絕緣層上覆矽(soJ)電晶體或FinFET ，雙閘極電晶體相關於高驅動電流和高度的免除短通道效 應而具有顯著之優點。 由黃（Huang)等人所提出之一篇論文，題目是“欠5〇 奈米（⑽）FinFET : p廳”（1 999年侧）討論石夕電晶體，盆 中主動層由二側之閘極所圍繞。然而，使用f知之“Μ 工具和技術可能很難製造雙閘極架構。再者，因為相關於 | =之外形構造’則可能很困難圖案化。於小的關鍵尺寸， 也許不可能圖案化。 S01 來說’轉架構能位於石夕二極體層之上，由此達成 =:構。已發現習知之FlnFET S(^置經由使用半導㉒ =木構形成裝置而具有許多之優點，包括裝置之間較佳 之、吧緣、減少漏電流、減少CM〇s元件之間之鎖住 (區^二Π)、減少晶片電容、以及減少或消除源極和汲極 之短通道。㈣^知之F1 nFET別1裝置由於 木構’比在整塊半導體基板上形叙贿心具有優 92752 200529367 點，但是FinFET之一些基 其他燃聊之那些基本= 如載子移動率，係！ 汲極和通道區域—般传 5因為该FinFET源極、 (例如，石夕）製成。由写知之整塊咖ET半導體树料

FaFET SOI裝置之鳍架 該數個不同層包括光阻層、底於數個不同層之下， 矽層。以此種配置模式會在：：/層(臟)、和多晶 於整個韓架構。反之，多==崎。光阻層也許要薄 常的薄。臟也許於該巧^也/於該‘_構之邊緣非 對於遞層和多晶^彳…此種配置導致 電晶體之尺寸。 而要大的過度跡此等需求增加 當製造mm結構時’希望具有高縱橫 流對:=之較高一，允 料认丄 电瓜机經相冋數量之構形區域。迄今， 尺寸2造，尚不可實施製造高縱橫比FinFET。 -，甬因=?要一種積體電路或電子裝置，其包括具有較 朴料、較〶之免除短料效應、以及較高驅動電 =之通㈣域。再者，需要—種圖案化具有小雜尺寸之 in T奴置之方法。更再者，需要一種用於 製造應變料狀通道之方法。又再者，需要—種高縱橫比 之1 nFET衣置。又再者，需要一種製造高縱橫比籍結構之 有A方法又再者，需要—種具有應變半導體鰭狀通道區 或之FinFET U。又再者’需要—種製造具有應變半導體 轉狀通道之FmFET裝置之製程。 92752 7 200529367 【發明内容】 一個實施範例係關於一種形成鰭狀通道區域之方法。 該方法包括在絕緣層上設化合物半導體層，並在化合物半 導體層中設溝渠。本方法亦包括在化合物半導體層之上和 清渠之内設應變半導體層。該溝渠係關聯於鰭狀通道區 域。該方法復包括從化合物半導體層之上去除應變半導體 層’並去除化合物半導體層而留下應變半導體層，形成縛 狀通道區域。當去除該應變半導體層時，該應變半導體層 留在溝渠内。 另一個實施範例係關於FinFET通道結構形成方法。該 方法包括在基板之上之絕緣層之上設第一層，並於該第一 層中設開口（aperture)。該第—層包括矽和鍺而該開口延 伸至絕緣層。該方法亦包括提供應變材料於開口内，並去 除該第一層而留下應變材料。 又另一個實施範例係關於製造包括以鰭為基礎之電曰£ 體之積體電路之方法。該方法包括下財驟：提供絕㈣ 料，在該絕緣材料之上設置應變引起層；以及在該應變弓 :層中設開口。該方法復包括下列步驟：藉由選擇編 ^而形成應變材料於該開口中；去除該應變引㈣之以 一部分，由此留下該應變材料作A^ ™乍為翱結構，以及設置用方 S 1、、、吉構之閘極結構。 【實施方式】 第1圖為描繪圖案化以鰭Λ其 (FinFFTW ‘s為基嶮毛晶體或場效電晶葡

UinFET)之方法或製程1〇之 <乾例插作之流程圖。該流程^ 92752 8 200529367 以例f之方式顯示一些可以施行之操作。可使用附加之我 =^乂乂之知作、或各操作之組合於各種不同之實施例中。 *私圖11◦(第12目)顯示於選用(替代)之實施例，其中於 钱刻期間使用遮罩步驟以保護源極和祕位置。流程圖 =牛(^5圖)顯示另—選用(替代)之實施例’其中使用間 隔件以增加該鰭結構之縱橫比。 物半圖中，於步驟15設有於絕源層之上包含有化合 2 ^層之晶®°該晶圓可購得或使用S刪（氧植入石夕 =火或晶圓黏結)而製得。於步驟25，圖案化化合夕 化：：：!：形成通道溝渠。於步驟45,半導體層形成於 、、莫泣曰^"層之上和溝渠之中。於化合物半導體層中之 取好灭具有底部，該底部抵達絕源層之上表面。 於製程1〇之步驟55,半導體層於化合物半導體芦之 導=化、:由此而從該化合物半導體層之上表面去除料 合：；導：：该+導體層留於溝渠中。於步驟65,去除化 之上H 此留下料通道結構或區域於該絕源層 來'日^ W 5 ’沒置閘極結構完成以轉為基礎之電晶體。 礎=2至4圖，使用製程1G以形成包含有以蝽為基 至^：、FlnFET之積體電路1〇〇之部分，該部分於第2 第？ 14和16至17圖中未按照實際比例繪示。繪示 ^和4圖以顯示關聯於韓狀通道區域⑸ :;比其二之圖式為了方便繪示之效果，並未二高 示今等^ 勺疋弟1至10圖提供以示意方式顯 寺圖式’而並不是成比例之工料圖。於第2圖中， 92752 9 200529367 上視圖顯示了於鰭狀通道區域152之相對侧之源極區域Μ 和㈣區域24。閑極導體166設於通道區域152和開極電 介吳層160之上，該閉極電介質層16〇設於通道區域脱 =二側。如第3圖中所示，閘極導體166具有U形剖面形 狀、，，能夠圍繞韓狀通道區域152之三側。間極導體166 可以疋金屬層或能夠是多金矽層(例如，摻雜之多金矽 層）。或可遠擇使用，導體〗⑽ 之横向側。 ^16““堇,又置鄰接通道區域152 電介質層160可用任何適用於間極結構之材料製成。 電介質層160能夠具有u形剖面形狀，並能夠在導體⑽ 之下。於一個實施例中，電介質層160為熱生長之二氧化 石夕。，另一個實施例中，電介質層160為高K閘極電介質 層、鼠化石夕g、或其他的絕緣體。層16〇和閉極導體㈣ 於鰭狀通道區域1 5 2之樺肖#j彳β μ 4 蚁同側163上和上表面167之上形 成問極結構。通道區域152能夠經由從譬如錯化石夕層之化 合物半導體層長晶之磊晶生長而受到張力應變。 於第4圖中，由雷介暂s 西# 貝層16〇覆盍於源極區域22和汲 極區域2 4之所有側。於另_與 、貝轭例中，層1 6 〇僅覆蓋通道 區域152並僅設於閘極導體⑽之下。如第2圖中所示， 閘極導體166亚不重疊於源極和汲極區域㈣24。然而，

閘極導體166能設至邊界π # Q ★…土…遭"32和34,甚至若設置適當的隔 離的話，則可與邊界32和34重疊。 所具有之優點是，絲壯、* ”、、θ狀逋運&域152具有相對高之縱 較佳之情況是’區域152具有約2〇龍至120 nm 92752 10 •200529367 之間高度（例如厚度），知的ς *〆丄曰 ▲ 、力5 nm至20 nm之間寬度。鰭寬 度係由隶小轉變間極具痒^ · · 、 1 又甲]桎長度（inininnim transitlon gate length) (1/3 至 1/2 間托且 〜， ^ 閘極長度）所決定。於一個實施例中， 縱檢比是在約4至6之門。如η 王b之間。相關於區域152之高縱棒比， 經過相對小之區域設有高電流電晶體。 - 式制t好疋’鰭狀通道區域152是依照製程1Q、製程110、 ^ tilt 12G所製造之張力應變⑪材料。導體166能夠具有 ==)至⑽埃之間之厚度，而閉極電介質層1: /、\1〇 i矢（A)至50埃之間之厚度。雖然於第2至4 I ’’頁不了通迢區域152，但是通道區域152能夠使用且 有各種不同型式之閘極結構。閘極導體166和電介質層⑽ 亚未以限定之方式顯示。 較佳之情況是，從源極區域22之末端至汲極區域Μ 1末端之長度(第2圖中上端至底端)為0.5至！微米之 ΓΒ ’而源極與沒極區域24之寬度（從第2圖中通道區域152 之左邊至右邊）為’約〇.2纟〇.4微米之間。源極區域以與 :::域24包括應變之矽材料、單一結晶材料、或化合物 體材料。於-個實施例中，區域22與24係用與區域 &相同之材料製成。區域22與24最好是摻雜了 Ν型或ρ 型摻雜物達每立方公分1〇14至1G2°丨農度（10“至lG2VCm3)。 ^ f狀通道區域152設在絕緣層130之上。絕緣層130 :好:埋置之氧化物結構（buried…化structure)，譬 =二氧化石夕層。於一個實施例中，層130具有約2000 矢一 2000埃之間之厚度。層13〇能夠設在任何型式之基板 92752 13 200529367 ' 之上，或其本身可以是基板。 於-個實施例中，絕緣層13〇設在譬如石夕基底層 * layer) 150之半導體基底層之上。層130和150能夠包括 •石夕或絕緣體上半導體⑽）基板。或可選擇使用，韓狀通道 ，域152能夠設在其他型式之基板或層之上。然而，較佳 s Μ例在⑦基板之上之譬如埋置之氧化物層（腿）之絕緣 層之上設有通道區域丨5 2。 φ 於區域22與24之電晶體能具有槓鈐（barbell) 形狀，即具有用於汲極區域22與源極區域24之大的墊區 域（pad region)。或可選擇使用，電晶體能夠是簡單的桿 形（W ―㈣）。第2圖中所示之方向並非揭示成限定之 弟5圖中，基板設置包括有層150和130。於第5 至11圖中，各種層和結構並未依照比例尺寸緣示，並且並 不包括關聯於第3至4圖之大高度。於第6圖中，依日召事 ㈣（第1圖)之步驟15，層14〇而設於層13〇之上。於 :::施例中，可藉由化學氣相沉積侧而將層14。沉積 在、、、邑緣層13 0之上。戎可；n埋你m 、 次了 &擇使用，將層130、140和15〇 乍為SQI基板，其中層14()包括錯切。 層14G最好是化合物半導體層或者是譬如錄切層之 ^弓=+導體層。層14〇最好是如Si] “之組成物， 用=::.2,而更一般是在。.⑴.3之範圍。可使 用口種方法來產生層14G、13卜和⑽。層⑽較好設為 0⑽至120⑽厚度，並引起應變於後續形成區域】… 92752 12 • 200529367 於第7圖中，依照製程1 〇 (第！圖）之步驟μ，開D 或溝渠142設於層140之上。較好，溝渠142具有而與層 130之上平面143共平面之底部。或可選擇使用，溝渠Η〗 ^之底部可於層130之前終止。依於用於以鰭為基礎電晶體 之設計標準和系統參數，對於溝渠142能使用各種尺寸。 於一個實施例中，溝渠142具有2〇至120⑽之高度， 和大約5至2 0 mil之見度。溝渠14 2通常關聯於鰭狀通道 區域152之尺寸。再者，溝渠142能具有大約丨· 〇至丨· 5微 米間之長度，以及1· 〇微米長度（進入及出來相關於第7 圖之頁）。 於一個實施例中，溝渠142於光學微影術中製成。於 一個此種製程中，使用抗反射塗層、硬遮罩、和光阻材料 來圖案化一層或數層於層140之上。使甩圖案化之層或數 層以選擇地姓刻層14〇而創造溝渠142。 於第8圖中，於製程1〇 (第i圖）之步驟45，層144 馨形成於層140之上。較好是，層144填滿整個溝渠142。 孝父佳之情況是，層144為由生長製程所形成之至24〇 之厚層。於一個較佳實施例中，層144為藉由使用矽烷、 乙矽烷、和/或二氯曱矽烷（使用CVD或MBE)之選擇之石夕磊 晶生長所形成。 由於層140之化合物半導體層（錯化石夕性質），層144 為應變層。溝渠142之側壁用作為用於層144之結晶生長 之晶種（seed)。關聯於層140之鍺化矽晶格得到更廣間隔 開之於層144中之空隙矽晶格，由此於層144中造成張力 92752 13 200529367 應變。結果，關聯於層144之磊晶矽受到張力應變。 應用張力應變於層144引起關連於矽晶格之6個石夕價 π (valance bands)中之4個增加能量，而其價帶之2個減 少能量。量子效應之結果，當電子通過層144中該應變矽 之較低能帶時，電子有效地減少約3〇重量％。結果，載子 移動率於層144中戲劇性地增加，提供了對於電子可能的 与加移動率80%或更多’對電動洞可能的增加移動率2〇% 更多。已發現增加移動率可維持電流場達15百萬伏特/ 公分。這些因素相信使得裝置速度能夠增加35%，而不須 更減小體積，或減少功率消耗而不會降低性能。 、 於第9圖中，於製程10 (第⑷之步驟55,層144 除步驟。於一個實施例中，可使用 =接從層13°之上去除所有之層⑷。⑽操作之：允 i;:::留在開口或溝渠142中，以形成通道區域⑸。 或可廷擇使用蝕刻制程以去除層144。 | 較佳情況是，停止CMp制护/ 底部至上表面153|^ 9衣私便層144從溝渠⑷之 表面153具有約2〇至12〇簡之間之高产。 於弟ίο圖中，依照製程1〇(第]圖）之步驟2 層140。較佳情況是 7 1 ，去除 選擇用於錯化砂。能辞由Γ/ ’乾1虫刻技術相關於石夕而 蝴支術對…向:峨 域152。或可選擇使 由此而留下鰭狀通道區 於第U二 飾刻技術來去除層】4。。 、矛11 g中，依照劁 …、、壬〇(弟1圖）之步驟175，形成 92752 14 200529367 閘電極層160。層160能夠熱生長或沉積於通道區域152 之三個曝露側，達約10至50埃間之厚度。於第3和4圖 中，設置層160而完成閘極結構。層16〇可由CVD法所沉 積之達500至1 000埃之厚多晶矽層。 苓照第1 2圖，製程11 〇相似於製程 同最後二個數位之步驟本質上是相同的。然而，製程ιι〇 包括根據源極/汲極遮罩去除化合物層140之步驟165。步 驟165能施行而替代製程1〇(第i圖）中步驟65。 / 參照第13和14圖，於製程11〇之步驟165，遮罩134 於步驟165期間保護源極和汲極區域“和2心於—個奋 施例中，源極22和汲極區域24由層14〇製成’由此而貝提 供用來維持於通道區域152上之張應力之錯化石夕材料。於 此方式中‘罩134防止層】4〇移離端點(鰭 域22和24)。或可選擇使用，區 =之£ 由遮罩134所保護之層144之^ 22=24此夠是關聯於 又丄44之材枓。遮罩134 影術遮罩、硬遮罩、或其他適當的材料。於一個實子中 遮罩m為二氧切或氮切材料。 中’ 圖中，各種之層和結構並未按照比例 1，亦未包括關聯於第3至 、·曰 至]4圖中所示的是桿之大回度。此外，於第13 夂非槓鈐（bar~bell)形狀。 麥知、罘1 5圖，制栽9 α , 牙210相似於製程10和110，1由 具有相同最後二個數位之步驟本 程210包括步驟227, 才门的然而，製 φ ^ Λ ，、中間隔件材料生長在於步驟225 中之雙形内，以窄化溝竿 1 ZZd 〃之見度。此一步驟允許對於 92752 15 ^200529367 建立之鰭狀通道區域丨 ^ , , n 円之k松比。分別於制和1 n 和110於步驟'衣#王1〇 知25和125後和於步驟45和丨4 行步驟227。 i4b之則，可施 二南件材料能夠是化合物半導體層，並能夠是盘用於 θ 同的材料。間隔件材料能夠選擇性地生長在、盖、Ε ⑷内’或生長橫過層14。之上表面以及生=渠 然後選擇性地去除。 隹屏-142之内’

第16與17圖’以下將討論製程210之步驟奶。 弟16 = 17圖並未按照尺寸比㈣製，亦未包括關聯於第 圖之大向度。於此實施例中，步驟227形成譬如具 有與層140相同鍺比例之錯切之化合物半導體材料之声 15卜層151最好生長在溝渠142之橫向側壁上，由此窄^匕 溝渠142之寬度。層151最好是超薄層。 —較佳之情況是，溝渠142具有約5至100nm間之原有 見度。旎夠藉由使用層151而減少該原有之寬度達約 至30百分比或更多。 於第17圖中，從層140之上表面去除層151。或可選 擇使用，相似於製程10和110之步驟65和165，於步驟 265中保留或去除層151。於一個實施例中，能藉由化學機 械研磨而去除層151，該化學機械研磨可去除所有之層ΐ5ι 和140部分。於步驟227後，繼續相似於製程1〇和製程 110之製程210。 月匕藉由化學氣相沉積生長、ALD、或其他如保形層 (conformal layer)之其他技術而沉積層151。第16和π 92752 16 200529367 圖之剖面圖顯示如第4至9圖之相同配置。 ^解到雖然所給予之詳細圖式、特定範例、材料型 相日兮& 7土— 卜 又月之較佳貫施範例， -疋”較乜貫轭靶例僅是為了說明之目的。本發方 和裝置並不限於所揭示之精確詳細說明和狀況^對於所揭 不之砰細說明能夠作各種改變而不會偏離 i 範圍所界定之本發明之範圍。 歹]申μ專利 【圖式簡單說明】 上文中將參照所附圖式而說明實施範例 之號碼係表示相同之元件，以及： Θ中相问 第1圖為描緣於一製程之範例操作之流程圖，用 成依照貫施範烟於㈣電路之以鰭為 / ^ ο _ ^ %曰曰艘， 乐2圖為根據實施範例依照第！圖 積體電路之部分之-般示意平面上視圖圖形；—之 -4:圖為根據實施範例沿著第2圖中剖線3 -3所示積 丨月旦弘路口 Ρ为之示意剖面圖圖形； 圖為根據實施範例沿著第2圖中剖線W所示積 月丑甩路口 Ρ分之示意剖面圖圖形； 第^圖為第3圖中所示積體電路之部分之示意剖面圖 θ':减示用於第]圖中製程之於基板之上之絕緣層； '6圖為第5圖中所示積體電路之部分之示意剖面圖 圖形，蝻不化合物半導體沉積操作； 弟7圖為第6圖中所示積體電路之部分之示意剖面圖 圖形，顯不溝渠形成操作； 92752 200529367 第8圖為第7圖 圖形，顯示磊晶生長操作不貝版電路之部分之示意剖面圖 第9圖為第§圖中—雕 圖形，示化學機械研磨：二琶路之部分之示意剖面圖 弟10圖為第9圖中所示積體 圖形，顯示選擇之敍刻操作；路之4刀之不思剖面圖 乐11圖為第5圖中所示積體電 圖形1示間極氧化物形成操作；路之^之不思剖面圖 形騎於另—製程之範·作之流程圖，用來 ^第、=施㈣用於積體電路之以轉為基礎之電晶體； 製造之積：另：實施範咖 μ貝月且甩ί之部分之一般不意平面上視圖圖形； 一生弟14圖為根據實施範例沿著第13圖中剖線ΐ4 —“所 不積體電路之部分之示意剖面圖圖形，並顯示第Μ圖中所 不製程之遮罩操作； 以/第15圖為描繪於又另一製程之範例操作之流程圖，用 來形成依照實施範例用於積體電路之以鰭為基礎曰 體； 包日日 第16圖為根據第15圖中所示製程製造之積體電路之 部分之示意剖面圖圖形，顯示間隔件材料供應操作；以及 第Π圖為第16圖中所示之部分之示意剖面圖形，顯 不間隔件材料去除操作以留間隔件於開口中。 【主要元件符號說明】 剖線 4-4 剖線 92752 18 200529367 10 方法（製程） 14-14 剖線 15、 25 > 45 、 55 、 65 、 75 步驟 22 源極區域 24 >及極區域 32、 34 邊界 100 積體電路 110 、120 製程（流程圖） 130 絕緣層 134 遮罩 140 、 144 、150 、 151 層 142 開口或溝渠 143 上平面 152 鰭狀通道區域（通道區域） 153 上表面 160 閘極電介質層 163 橫向側 165 步驟 166 閘極導體 167 上表面 210 製程（流程圖） 225、227 步驟

19 92752

Claims (1)

1. -200529367 十、申請專利範圍： 1. 一種形成鰭狀通道區域（152)之方法，該方法包括步驟： • 在絕緣層（130)上設化合物半導體層（14〇); • 在该化合物半導體層（140)中設溝渠（142); 在該化合物半導體層（140)之上和溝渠（η〗）之内 設應變半導體層（144)，該溝渠（142)係關聯於該鰭狀通 道區域（152); _ 從該化合物半導體層（140)之上去除應變半導體層 (144)，由此留該應變半導體層（144)在該溝渠（142)之 内；以及 去除该化合物半導體層（14〇)留下該應變半導體層 (144)，並形成該鰭狀通道區域（152)。 2·如申請專利範圍第1項之方法，復包括步驟：在鄰近該 鰭狀通道區域（15 2)之橫向側設氧化物材料（丨6 〇 )，並在 該氧化物材料（160)之上設閘極導體（166)。 春3·如申請專利範圍第！項之方法，其中該鰭狀通道區域 (152)包括矽，而該化合物半導體層（14〇)為鍺化矽層。 4·如申請專利範圍第丨項之方法，其中該第二去除步驟係 利用遮罩（134)，該遮罩（134)保護用為源極區域（22) 和沒極區域（24)之該化合物半導體層（14〇)之部分。 5· —種形成FinFET通道結構形成方法，該方法包括步驟·· 在基板之上之絕緣層（13〇)之上設第一層（14〇)，該 第一層（140)包括矽和鍺； 於該第一層（140)中設開口（142)，該開口（142)延 92752 20 200529367 伸至該絕緣層（130); 提供應㈣料（144)於該開口（142)内；以及 去除忒第—層(14〇)而留下該應變材料⑴4)。 6 ·如申請專利範圍篦$ g ^ 乐員之方法，復包括沿著該應變材料 之侧壁和頂面形成閘極電介質層（16〇)。 7 ·如申请專利範圍第A馆 士 — 乐6員之方法，其中該應變材料（144) 糟選擇性磊晶而設於該第一層（丨4〇)之上。 8. -種製造積體電路之方法，該積體電路包括㈣為基礎 之電晶體，該方法包括下列步驟·· 提供絕緣材料（13〇); 在該絕緣材料（13〇)之上設應變引起層（140); 在該應變引起層（140)中設開口（142); 藉由選擇磊晶生長而形成應變材料（丨44)於該 (142)中； … ^去除該應變引起層（140)之至少一部分，由此留下 • 该應變材料作為鰭結構（152);以及 口又置用於該鰭結構（15 2)之閘極結構（1 6 6)。 9·如申6青專利範圍第8項之方法，其中該開口（142)係介 方；約20至120 nm之間之寬度。 1 〇· 2申％專利範圍第5或8項之方法，其中該去除步驟為 選擇用於鍺化矽之蝕刻步驟。 92752