TW200529360A - Copper dual damascene and fabrication method thereof - Google Patents
Copper dual damascene and fabrication method thereof Download PDFInfo
- Publication number
- TW200529360A TW200529360A TW094105777A TW94105777A TW200529360A TW 200529360 A TW200529360 A TW 200529360A TW 094105777 A TW094105777 A TW 094105777A TW 94105777 A TW94105777 A TW 94105777A TW 200529360 A TW200529360 A TW 200529360A
- Authority
- TW
- Taiwan
- Prior art keywords
- copper
- layer
- opening
- making
- item
- Prior art date
Links
Classifications
-
- H10W20/034—
-
- H10W20/0523—
-
- H10W20/054—
-
- H10W20/084—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200529360 九、發明說明: 【發明所屬之技術領域】 可降低電阻與改善 本發明係有關於一種半導體元件,特別是關於一種 可靠度的銅鑲嵌結構及其製作方法。 【先前技術】
在積體電路的製作過程中’鑲谈結構往往需要—厚度均勾的障壁層, 以形成足__餘力’並使其形成的電阻值能在符合積體電=二的 鮮内。而-鑲喪開口,例如一雙鑲嵌開口,則會藉由—連串的1既飾 刻製程形成於金屬間介電(inter_metal dielectric)層上,^後旦於 鑲嵌開口内形成障壁層與填入金屬。 曰 ^ 於 隨著積體電路元件尺寸的不斷下降,為降低職延遲與功率的損失, 低介電常數U⑽-k)材料的需求也日益增加,而其可_的各種解=方案 之-則是在介電絕緣層,亦即前述之金介電層中加人—些孔隙或擦質。、 將多孔性低介電常數材料與銅同時使用時,將會發生—些問題 來說,在銅鑲喪製程中進行金屬(銅)填入時,銅可能會擴散到金屬間ϋ 層’而造成金屬間介電層的介電常數改變與降低t阻。在習知技術中,夕 會利用不同的阻障材料來和多孔性低介電常數㈣及銅—触用,例如二 使用耐火金屬(refractory metal)或耐火金屬氮化物(ref咖 眠tal nitride)來形成—堅__層,以翻降低銅鑲嵌結構電 目的。 、 當元件的特徵尺寸低於Q . 25微米,甚至Q . 17微米時,要如何進行产 壁層的沉積’使其具有賴的覆蓋能力就成了—大挑戰,在習知技術中二 多藉由各種物理氣相沉積(PVD)製程來達献夠的階梯覆蓋能力,然而, 2物理氣相沉積製程本質上是―種驗製程,因此想要藉由物理氣相冗 積製程來於-個小開Π中沉積〜_材料自齡有許多製程上的限制,舉 〇503-A30855TWF(5.0) 5 200529360 m 例來說,物理氣相沉積製程通常在開口的底部具有較高的階梯m 咖壁料_覆蓋__差,赠,躲—雙==力」, f早壁層的覆蓋往往會在角落處變薄,例如在雙鎮嵌結構的二 落以及在導孔/溝槽(trench)間的過渡部分,此外,覆蓋 因此’在半導體製程技術需要一種可以在降低電阻的同時盖产辟 鑲嵌結_作方法’以改善積體電路的電縣= ,又 【發明内容】 本^月的目的之一在於提供一種可以在降低電阻的同時盖 2能力均勻度_鑲嵌結難作方法,以改4積體電路縣 罪度,並克服習知技術中的缺點。 表見及了 為達上述雜他目的,本發社找主要储供-種製作細山㈣ 捉牛¥體晶片,其包含有一上介電絕缓;、一丁人雨 層、分隔上介電絕緣層與下介電絕緣層之非金屬 二絶緣 二一導電區域位於下介電絕緣層之下方,再於半導體晶片、上虫==鎮: 溝槽線晶,延伸超過上介電絕緣層,且部 接著於雙鑲嵌開口上毯覆式沉積—障壁層,細該雙鑲讀, 電絲刻處理,以去除障壁層之底部,而露 丁 ^距 填入雙鑲嵌開口,以形成一大致平坦之表面。之導紅域,取後將鋼 導體,rr=—實施例,該方法包括下耻要步驟,錢提供-半 ι曰曰片有-上介電絕緣層…下介電絕緣層、—分隔上介電絕 0503-A30855TWF(5.0) 6 200529360 緣層舆下介電絕緣層之複合 電絕緣層之下方,胁半導體日⑽顺止層,以及—導顏域位於下介 絕緣層與下介電絕緣層之厚度鑲卿’延伸超過上介電 超過上介電絕緣層,^部二⑽口越有—上溝槽線部份,延伸 口上毯覆式沉積-障壁層停止層,接著於雙顧開 以去除障壁層之底部,而露訂㈣行-遠距電雜刻處理, 以形成-大致平坦之表面。之¥«域,攻後將銅填入雙做開口, 為=明之上述和其他目的、特徵、和優點能更明_,下文特 牛出車乂U關’她合_圖式,作詳細說明如下: ' 【實施方式】 ^ ^ 制卜本㈣細—雙職結構為·本發明之鑲 作方法,然而本發不限於此,而可顧於各種鑲嵌結構 作,此外,堆疊的複數金屬層間介電層(綱或 :與本發明之敍7止層-起被用來改善障壁層的覆蓋能力、銅電 以及改善可减與電性表現。雖然本發明之方法對於特徵尺寸小於 〇.二微米’深加aspect rati。)大於s ··丄的銅鑲嵌結構具有較顯著 之功效,但本發明仍可應用於較大尺寸的銅鑲嵌結構。 鎮嵌結構係泛指各種填入-介電絕緣層内開口中的金屬,例如單鎮私 結構或雙鑲嵌結構。此外,賴本發.方法係_细銅來實施,並= 銅有特別之功效,但是填人鑲嵌開Π的金勒可包含有其他軸的金屬, 例如鎢、鋁或銅合金。本發明之方法對於銅鑲嵌結構特徵,例如線寬/半护 小於〇.25微米的導孔及溝槽線(trench line)具有特別之功效見尤其= o.m^ux下,例如G·!3微米或更小。此外,本㈣之方騎於使用= 氧化矽為主、具有電連線孔洞結構及介電常數小於3的低介電常數絕緣材 料有特別之功效,尤其是介電常數小於2.5,例如2.2到3的低介電= 〇503-A30855TWF(5.O) 7 200529360 絕緣材料。此外,在下列說明中,所述之銅皆泛指銅或銅合金。
明參考第1A至1F圖,第1A至1F圖為一系列之剖面示意圖,用來說 明本發明一實施例中製作雙鑲嵌結構的方法,本發明所使用的半導體晶片 包含有一多層結構,但為說明方便起見,在第1A1 1F圖中僅顯示了與本 發明相關之部分,其他部分應為熟悉相關技藝者所熟知,故予以省略。如 第1A圖所示,首先藉由一習知微電子積體電路製程,於一介電絕緣層u ^形成-導域11,舉例來說,可為_導電金屬_線結構,例如銅鎮 嵌結構,接著再於其上沉積-第-蝴停止層12A。在本發明之一實施例 中’第-侧停止層12A係藉由-f知化學氣概積製賴形成,例如可 為低壓化學氣相沉積(LPCVD)或是電漿增強型化學氣相沉積(pEcvD),其 包含有氮石夕化合物(SiN或叫队)、魏氮化合物(si⑽或碳石夕化合物 (sic)中之至少一者,並以氮石夕化合物較佳,而厚度則大抵為3⑻至_ 埃0 接著在第-侧停止層12A上形成—第一介電絕緣層i4A,作為_下 介電絕緣層或金屬層間介電(IMD)層,在本發明之_實施例中,第—介電 絕緣層i4A係由以氧化石夕為主的低介電常數絕緣材料所構成,並包含二一 多孔性結構,例如電連線制結構,絲作方法為_—有機魏先趨物 (organ。-silane precursor),例如 田甘 u/ T 基石夕燒 (tet議ethylsilane)、三曱基魏(trimethylsiiane)或環四石夕氧 烧(cycl〇-tetra-siloxane)來進行一電漿增強型化學氣相沉積製程, 此外’亦可使用氟树璃(FSG)作為第—介電絕緣層地,而盆厚 特別限制,但以能於其巾形成-雙職結射的導孔部分者較2=如二、 為1000至2700埃。 彳°可 接著會於第-介電絕緣層⑽上沉積一第二綱停止層咖 明之-實施例中,第二侧停止層12B係為—複合式_停止層$ 有至少兩種不同的材料層,例如複合式蝕刻停止層之下半部可:人有匕: 0503-A30855TWF(5.0) 8 200529360 -矽化合物(SlN或Si3N4)、矽氧氮化合物(SiON)構成的_最下層 (1⑽ermost layer),以作為—#刻停止層,而其上半部則包含有由^ 石夕^合物(sic)構成的一最上層(upperm〇st,以作為—非金屬A 阻障層,再本發明之_較佳實施例中,最下層(侧停止層)之厚度大抵為 至400埃,最上層(非金屬阻障層)之厚度大抵為1〇〇至3〇〇埃。其 中’並以包含有由氮魏合物構成的最下層以及由射化合物構成的最上 層之第二侧停止層㈣較佳。而其製作方法可為一般習知之化學氣相沉 積製程,例如低壓化學氣相沉積或是電製增強型化學氣相沉積。複合式2 春帛二_停止層12Β除了能增加對銅遷移的抵抗能力外,更可藉由=習 知技術來進仃蝕刻終點(etchingendp〇int)的侧,例如可藉由對钮刻 電漿成分的光學侧來判斷钱刻終點,而能在後續製程中,精確控制對複 合式之第二侧停止層咖之侧深度,而能對第二賴停止層咖進行 部份钱刻’此部份之詳細内容將於後續說明中予以進一步解釋。 接著會於第二_停止層12B再沉積—第二介電絕緣層_,作為— 上介電絕緣層’其可由與前述第—介電絕緣層14A相同之材質所構成,並 糾目同之製程方式來製作。第二介電絕緣層㈣之厚度則以能包含有一雙 鑲喪結構中的溝槽線(trenchline)部份者較佳。之後可再選擇性地於第 矂二介電絕緣層14B上形成—抗反射層16,其可由有機或無機材料所構成, 並以氮氧矽化合物較佳。 如第1B圖所示,接著可藉由習知之黃光圖案化製程以及乾侧製程來 於半導體晶片上形成-雙鑲嵌開口 18,在本發明之一實施例中,所形成的 雙鑲喪開口 18會使下方之導電區域η露出,例如可藉由一習知黃光圖案 化製程以及反應性離子_(reactive ion etch)製程於半導體晶片表 面形成-導孔開口(via opening)部分1SA,其半徑大抵為〇 . Μ微米以 下,並以0. η微米以下較佳,值得注意的是在本發明之一較佳實施例中, 可再進行-習知的反應性離子侧製程來對半導體晶片進行姓刻,以於半 0503-A30855TWF(5.0) 9 200529360 ^Z^Wa(trench openin9)^isB j 、’D曰㈣之设合式第二侧停止層12B(例如 層)來控制蝕刻終點,#篦一黏办丨广La 廿 /MC稷口 可將f u▲ 層12B僅触鱗部分厚度,例如 H騎止層i2B中的最上賴«,但未貫穿整個第二侧停止 如第1C _示,接著會於雙職開口 18上形成—障壁層裏,在本 中,障壁層2似係藉由—物理氣相沉積製程毯覆式沉積於 日日片上’其可包含有耐火金屬、耐火金屬氮化物及耐火金屬氮石夕化 :财之-者’例如可為選自由组(Ta)、鈦(Ti)、鶴(W)、氮她(酬、 见化鈦(酬、氮化鶴(_與石夕氮化㈣说奶所構成之族群中之任一者 或其組合,例如可為Ta/篇、TaN或以灿,並以由離子金屬電裝製程 所形成之Ta/TaN複合層較佳,其厚度則以1〇〇至35〇埃者較佳。 如第圖卿,接著會進行—遠距電雜刻處理(r_te etch treatment),藉由至少一種惰氣仙把卿)電漿來源(如氮、 乱或風等)來_部份之障壁層2QA,在本發明之—實施财,係藉由遠距 電衆侧處理來去除覆蓋於導關口部分皿底部細處的障壁層施, 以使其下的導電區域U露出,如前所述,導電區域U可為可為一導電金 屬電連線結構,例如銅鑲舰構。值得注意的是_在障壁層織剛形成 時,會具有習知技術中側壁及底部厚度不均之問題,但由於遠距電漿侧 處理:對底部部分產生較大_刻速率,因此經過遠距錢侧處理後, 可使,壁層2GA之側壁及底部具有—均勻之厚度,在本發明之—實施例 中’障壁層2〇A在經過遠距電雜刻處理後,其厚度大抵為5〇至π。埃。 本發明之特點之-即在於藉由此遠距電漿侧處理,使障壁層贏在 侧壁與角落部分23 (例如位於溝姻σ部分勘與導孔開日部分取間的 過渡部分)具有-均勻之厚度H並可藉由降低障麵裏的厚度, 來增加整個鑲欲開口 18内側壁(含角落23)的厚度均句性,以降低障壁層 0503-A30855TWF(5.0) 10 200529360 2〇A所造成之電阻值’但其厚度仍需足以轉—定的抵抗力,來避免後續 形成之銅擴散«移至週圍之第-介電、絕緣層皿與第二介電絕緣層㈣ 内。 明參考第2圖,第2圖為本發明一實施例中所使用的一遠距電漿蝕刻 系統之不意圖。如第2圖所示,遠距電漿來源34主要包含有一容室 (chamber) ’其經由一氣體管線3沾連結到至少一電漿氣體來源%,遠 距«來源34係位於整個反應室38之上游(upstream)位置,並藉由一 ,管(conduit)遵將來自遠距電漿來源%的流體經由氣體擴散分散歧 官(gas diffusion distribution manif〇ld)3〇 送到反應室 %, 因此遠距«來源34處產生的賴可經蛾體擴散分散歧管3q反應室 38,而直接向下&擊位於晶片台座(waferpedestal)32B上的製程晶片 (Pr〇CeSS.Wafer)32A。晶片台座32B可電連接到一直流電源或一射頻 偏麼(RFb!aS)來源(未顯示)。此外,遠距電雜刻系統另包含有一氣體 幫浦接口(gas pumping port)36,用以將反應室38内之壓力維持在一 需要的操作壓力上’例如i至1QQ mTQrr。遠距賴侧系統亦可再包含 有-射頻產生器以及-電極(未顯示),以及一變流裝置(defiect〇r),以 使氣體能以螺旋(spiral·)的方式流動4本發明之—實施例中,遠距電漿 侧系統係以至5咖瓦的射頻功率進行操作,並具有丄至1〇〇 _ 之頻率。遠距電漿侧系統並可選擇性的包含有—微波腔室(Μ⑽研e cavity) ’其連接到一微波產生器,而以i5〇〇至25〇〇瓦的功率進行操 作,並具有1至5 GHz的頻率。 如第1E圖所不’接著會—亍_習知的銅沉積製程,來將銅填入鎮彼開 I8内並开少成銅層22 ’舉例來說,可於鎮嵌開口 Μ内先沉積一銅種 晶層,之後再藉由-電化學_製程敗D),來形成銅層a,其中由於障 壁層2〇已利用遠距電雜刻進行預先處理,而具有一均勾之厚度,因此可 提升銅種晶層之可靠度。 0503-A30855TWF(5.0) 11 200529360 如弟IF圖所示,接著合推# 製程,來去除高於出鑲#曰一坦化製程,例如—化學機械研磨咖) 18的,二 的部分銅層22,並去除高於出絲開口 :夫刀/^ /丄反射層16,以完成銅雙職結構之製作。 干音Γ = 33^第3圖係為本發明—實施例中製作銅鑲舰構之流程 有二金屬電賴Γ禮步驟3Q1中,先提供—半導體晶片,其上包含 晶片上形成-第-侧停麵3Q3,於轉體 上形成第一金屬層間介電層(曰第—而介中接7於第一侧停止層 I、巴、、水層)’接者進行步驟307,於第 一"電、、色緣層上形成一複合式蝕刻停止声, 、 侧停止層上蝴二編㈣輸 _時,細複合__作_刻終點’ 一物理氣相^之獲合式钱刻停止層,接下來在步驟313中,則藉由 乳相>儿積1程’毯覆式沉積—障壁層於鑲嵌開口上,再 口Lt下方的金屬連線結構部份露出,最後進行步驟317,於鑲嵌開 内填入銅,並進行-平坦化製程,以完成職結構的製作。 ==發明已以數錄佳實施例揭露如上,然其並非用以限定杯 ^何㈣此技藝者’在不脫離本發明之精神和範圍内,當可作任音^ 動與潤飾,因此本發明之紐範圍當視_之中請專·圍所界定者為 【圖式簡單說明】 ^ 1A至1F圖為本發明一實施例中製作雙鑲嵌結構之剖面示意圖 第2圖為本發明—實施例中—遠距《侧系統之示意圖。 第3圖係為本發明_實施例中製作鋼鑲嵌結構之流程示意圖。 〇503-A3O855TWF(5.O) 12 200529360
【主要元件符號說明】 10〜介電絕緣層; 12A〜第一蝕刻停止層; 14A〜第一介電絕緣層; 16〜抗反射層; 18A〜導孔開口; 20A〜障壁層; 22〜銅; 30〜氣體擴散分散歧管; 32B〜晶片台座; 34A〜導管; 36A〜氣體管線; 11〜導電區域; 12B〜第二蝕刻停止層; 14B〜第二介電絕緣層; 18〜雙鑲嵌開口; 18B〜溝槽開口; 20B〜底部; 23〜角落; 32A〜反應晶片, 34〜遠距電漿來源; 36〜電漿氣體來源; 3 8〜反應室; 301、303、305、307、309、3U、313、315、317〜步驟
13 0503-A30855TWF(5.0)
Claims (1)
- 200529360 十、申請專利範圍·· 1· 一種製作鋼鑲嵌結 阻,其包括下列步驟:#々方法,可用來改善銅的遷移阻力及降低電 提供一半導體晶片,复 分隔該上介電絕緣層应訂入:二上介電絕緣層…下介電絕緣層、-位於該下介緣層之非金輕«,以及-導電區域 於該半導體晶片上形成一雙鑲嵌開口; … 開卩上毯覆式沉積(blanket deposit) 一障壁層 對該雙鑲嵌開口進行—電漿伽i處理(plasma 以去除該障壁層之底部,並露出下方之導電區域 將銅填入該雙鑲嵌開 etch treatment), 以及 ,以形成一大致平坦之表面。 2 其中該上介 •如申明專她㈣!顿述之製翻職結構的方法, 電絕緣層與該下介電絕緣層之間包含有-侧停止層。 3立如申凊專利範圍第工項所述之製作銅鎮後結構的方法,其中該非金 屬阻障層係選自由魏氧切與魏切所構成之族群。 ,4 ·如I專利細第!顿述之製作銅鑲後結構的方法,其中該障壁 層係選自由鈕(Ta)、鈦(Ti)、鶴㈤、氮化组(TaN)、氮化鈦(TiN)、氮 化鎢(WN)與矽氮化鈕(TaSiN)所構成之族群。 5 ·如申明專利範圍第1項所述之製作銅鑲嵌結構的方法,其中該障壁 層由鈦/氮化鈦複合層所構成。 6 ·如申明專利範圍第1項所述之製作銅鑲嵌結構的方法,其中該障壁 層係藉由一物理氣相沉積(PVD)製程毯覆式沉積於該雙鑲嵌開口上。 7·如申請專利範圍第6項所述之製作銅鑲嵌結構的方法,其中該物理 氣相沉積製程包含有一離子金屬電漿(IMP)製程。 8·如申請專利範圍第1項所述之製作銅鑲嵌結構的方法,其中該電漿 蝕刻處理包含有將一遠距電漿產生裝置設置於一蝕刻反應室上。 〇503-A30855TWF(5.0) 14 200529360 9.如申請專娜@第!顿述之製仙職結翻方法, 似愤理包含錢供選自紅外線或微波_之_能量來源。 ^如中請專利範圍第2項所述之製作銅鑲嵌 電區域包含有銅。 "忘 填入1項所述之製作銅镶嵌結構的方法,其中將銅 異入。亥又鑲敗開口包含有下列步驟: 沉積一銅種子層; 進行-電化學沉積_以賴填人該簡嵌開口;以及 進行一化學機械研磨(CMp)製程 古 除 將回度起過该雙鑲嵌開口的銅移 工2 · 一種製作銅鑲嵌結構的方法,可用夹 包括下列步驟·· 了用末改善鋼的遷移阻力及電阻,其 ^提供-半導體晶片,其包含有—上介電絕緣層、—下介電絶八 隔该上介電絕緣層與該下介電、絕緣層之非金屬阻障層 、、:曰: 一導電區域位於該下介電絕緣層之下方; ~ J停止層,以及 於該半導體晶片上形成-雙鑲嵌開口, 下介電絕緣層之厚度,該雙鑲嵌開口具有 電絕緣層與該 介電絕緣層之厚度; 、 溝匕線部份,延伸超過該上 於該雙鑲嵌開口上毯覆式沉積一障壁層; 對該雙鑲篏開口進行一電㈣虫刻處理, 出下方之導電區域;以及 y、^早壁層之底部,並露 將銅填入該雙鑲嵌開口,以形成一大致平坦之夺 13 ·如申請專利範圍第12項所述之製作銅二 刻停止層顧自姐切層錢氧切所構成之:、〕_方法,其中祕 係選自由碳化矽與碳氧化矽所構成 麵群,而該非金屬阻障層 -申請專利範圍第12二: 〜、、、"構的方法,其中該蝕 °503-A30855TWP(5.0) 15 200529360 刻停止層由氮氧化石夕所構成,而該非金屬阻障層係由碳化 髮軸12顿粒軸繼構响,其中該障 仿々自由组(Ta)、鈦(Ti)、鎮㈤、氮倾(TaN)、氮 氮化鎢⑽)與石夕氮化纽(TasiN)所構成之族群。 ·、() 16.如申請專利範圍第12項所述之製作銅鑲嵌結構的方法,其中該障 壁層由鈦/氮化鈦複合層所構成。 17.如中請翻朗第12項所述之製作銅鑲絲構的方法,其中該障 壁層係藉由—物理氣相沉積製程毯覆狀積於該雙鑲嵌開口上。/8 .如f請專利範圍第17項所述之製作銅鑲嵌結構的方法,其中該物 理氣相沉積製程包含有-離子金屬電漿製程。 19.如申請專利範圍帛12項所述之製作鋼鑲嵌結構的方法,其中該電 衆飯刻處理係為-遠距賴侧顏,而包含有將—遠距魏產生裝置設 置於一钱刻反應室上。 。2 〇 ·如中請專利範圍第12項所述之製作銅鑲嵌結構的方法,其中該遠 距電装侧處理包含有提供選自紅外《微波中的-能量來源。 21 ·如申請專利範圍第12項所述之製作銅鑲嵌結構的方法,其中該導 電區域包含有銅。 、 =2·如申請專利範圍帛12項所述之製作銅鎮嵌結構的方法,其中將銅 填入该雙鑲嵌開口包含有下列步驟·· 沉積一銅種子層; 進行一電化學沉積製程以將銅填入該雙鑲嵌開口;以及 進行一化學機械研磨製程,以將高度超過該雙鑲嵌開口的銅移除。 23 · —種銅鑲嵌結構,其包含有·· 一半導體晶片,其包含有一上介電絕緣層、一下介電絕緣層、一分隔 邊上介電絕緣層與該下介電絕緣層之非金屬阻障層,以及一導電區域位於 該下介電絕緣層之下方; 16 〇503-A3〇855TWF(5.0) 200529360 . —麵嵌開σ設於該半導體;表面,該雙鑲m Π包含有-溝 口以及-導孔開口’該溝槽開口係位於該上介電絕緣層内,而該導孔^口 係位於下介電絕緣層内,並露出該導電區域; i 一厚度均勻之障壁層設機雙朗巧,職於該上介電絕緣層、 違非金屬轉層以及該下介電絕緣層,並露出該導電區域,·以及 電f設於該雙鑲嵌開口内之該障壁層上,並鄰接至該導電區域。 .凊專利乾圍第23項所述之鋼鑲後 换 與該下介電_之間題含有-w止層。 H緣層 化石夕與碳氧切所構紅鱗奴树’轉非金屬轉選自由碳 26 ·如申請專利筋圍笙 由叙㈣、鈦㈣^ ;^之銅_構,射該_係選自 與石夕氮化艇(TasiN}所構成之=群、一(TaN)、氮化鈦(TlN)、氮化鎢(则 27·如申請專利範圍第 ^ 氮化鈦複合層所構成。 、、’〔之銅鑲肷結構,其中該障壁層由鈦/ 2 8 ·如申請專利範 有銅。 員所述之銅鑲甘欠結構,其中該導電區域包含 〇503-A30855TWF(5.〇) 17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/788,912 US7071100B2 (en) | 2004-02-27 | 2004-02-27 | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200529360A true TW200529360A (en) | 2005-09-01 |
| TWI303858B TWI303858B (en) | 2008-12-01 |
Family
ID=34887126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094105777A TWI303858B (en) | 2004-02-27 | 2005-02-25 | Copper dual damascene and fabrication method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7071100B2 (zh) |
| TW (1) | TWI303858B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105899711A (zh) * | 2014-01-24 | 2016-08-24 | 应用材料公司 | 在无氧化剂情况下的含硅和氧的膜的沉积 |
| TWI756786B (zh) * | 2020-08-20 | 2022-03-01 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| US11508572B2 (en) | 2020-04-01 | 2022-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4198631B2 (ja) * | 2004-04-28 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 絶縁膜形成方法及び半導体装置 |
| CN100364057C (zh) * | 2004-11-24 | 2008-01-23 | 中芯国际集成电路制造(上海)有限公司 | 用于金属阻挡层与晶种集成的方法与系统 |
| US7867889B2 (en) * | 2004-12-01 | 2011-01-11 | Nxp B.V. | Method of forming an interconnect structure on an integrated circuit die |
| JP4167672B2 (ja) * | 2005-04-20 | 2008-10-15 | シャープ株式会社 | 半導体装置の製造方法 |
| KR100703025B1 (ko) * | 2005-07-05 | 2007-04-06 | 삼성전자주식회사 | 반도체 장치에서 금속 배선 형성 방법. |
| DE102005046975A1 (de) * | 2005-09-30 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht |
| US8362793B2 (en) | 2006-11-07 | 2013-01-29 | Apple Inc. | Circuit boards including removable test point portions and configurable testing platforms |
| KR100881621B1 (ko) * | 2007-01-12 | 2009-02-04 | 삼성전자주식회사 | 반도체 장치 및 그 형성방법 |
| US7884019B2 (en) * | 2007-06-07 | 2011-02-08 | Texas Instruments Incorporated | Poison-free and low ULK damage integration scheme for damascene interconnects |
| US8143138B2 (en) * | 2008-09-29 | 2012-03-27 | Applied Materials, Inc. | Method for fabricating interconnect structures for semiconductor devices |
| KR20100051211A (ko) * | 2008-11-07 | 2010-05-17 | 주식회사 동부하이텍 | 이미지 센서의 금속배선 형성방법 |
| US8517769B1 (en) * | 2012-03-16 | 2013-08-27 | Globalfoundries Inc. | Methods of forming copper-based conductive structures on an integrated circuit device |
| US8673766B2 (en) | 2012-05-21 | 2014-03-18 | Globalfoundries Inc. | Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition |
| US9502303B2 (en) * | 2015-04-09 | 2016-11-22 | United Microelectronics Corp. | Method for manufacturing semiconductor device with a barrier layer having overhung portions |
| US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
| US10176999B2 (en) * | 2015-12-31 | 2019-01-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having a multi-layer, metal-containing film |
| US10453740B2 (en) * | 2017-06-29 | 2019-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure without barrier layer on bottom surface of via |
| US10796951B2 (en) * | 2017-11-30 | 2020-10-06 | Intel Corporation | Etch-stop layer topography for advanced integrated circuit structure fabrication |
| CN110890315B (zh) * | 2018-09-07 | 2024-07-12 | 长鑫存储技术有限公司 | 具有大马士革结构的半导体结构及其制备方法 |
| US11398406B2 (en) * | 2018-09-28 | 2022-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective deposition of metal barrier in damascene processes |
| US11164815B2 (en) | 2019-09-28 | 2021-11-02 | International Business Machines Corporation | Bottom barrier free interconnects without voids |
| EP4009359A1 (en) | 2020-12-01 | 2022-06-08 | Imec VZW | Method of manufacturing a semiconductor structure |
| US12417982B2 (en) * | 2022-05-25 | 2025-09-16 | Nanya Technology Corporation | Semiconductor device with contact structure |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904565A (en) * | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
| US6255233B1 (en) * | 1998-12-30 | 2001-07-03 | Intel Corporation | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application |
| US6436303B1 (en) * | 1999-07-21 | 2002-08-20 | Applied Materials, Inc. | Film removal employing a remote plasma source |
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
| US6372636B1 (en) * | 2000-06-05 | 2002-04-16 | Chartered Semiconductor Manufacturing Ltd. | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene |
| US6486059B2 (en) * | 2001-04-19 | 2002-11-26 | Silicon Intergrated Systems Corp. | Dual damascene process using an oxide liner for a dielectric barrier layer |
| US6878615B2 (en) * | 2001-05-24 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to solve via poisoning for porous low-k dielectric |
| US7091137B2 (en) * | 2001-12-14 | 2006-08-15 | Applied Materials | Bi-layer approach for a hermetic low dielectric constant layer for barrier applications |
| US6525428B1 (en) * | 2002-06-28 | 2003-02-25 | Advance Micro Devices, Inc. | Graded low-k middle-etch stop layer for dual-inlaid patterning |
| US7253524B2 (en) * | 2003-11-25 | 2007-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper interconnects |
-
2004
- 2004-02-27 US US10/788,912 patent/US7071100B2/en not_active Expired - Lifetime
-
2005
- 2005-02-25 TW TW094105777A patent/TWI303858B/zh not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105899711A (zh) * | 2014-01-24 | 2016-08-24 | 应用材料公司 | 在无氧化剂情况下的含硅和氧的膜的沉积 |
| CN105899711B (zh) * | 2014-01-24 | 2020-01-07 | 应用材料公司 | 在无氧化剂情况下的含硅和氧的膜的沉积 |
| US10790139B2 (en) | 2014-01-24 | 2020-09-29 | Applied Materials, Inc. | Deposition of silicon and oxygen-containing films without an oxidizer |
| US11508572B2 (en) | 2020-04-01 | 2022-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI800797B (zh) * | 2020-04-01 | 2023-05-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
| US12033850B2 (en) | 2020-04-01 | 2024-07-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US12191144B2 (en) | 2020-04-01 | 2025-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI756786B (zh) * | 2020-08-20 | 2022-03-01 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI303858B (en) | 2008-12-01 |
| US7071100B2 (en) | 2006-07-04 |
| US20050191855A1 (en) | 2005-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200529360A (en) | Copper dual damascene and fabrication method thereof | |
| TWI322483B (en) | Method for forming a multi-layer seed layer for improved cu ecp | |
| TWI278967B (en) | Copper interconnection with conductive polymer layer and method of forming the same | |
| TWI246117B (en) | Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof | |
| TWI258817B (en) | Multi-step plasma treatment method to improve Cu interconnect electrical performance | |
| TW200841418A (en) | Transitional interface between metal and dielectric in interconnect structures | |
| TWI360181B (en) | Semiconductor device and fabrication method thereo | |
| TWI228794B (en) | Method of selectively making copper using plating technology | |
| TWI248647B (en) | Semiconductor device and method for manufacturing the same | |
| TW200809923A (en) | Dual-damascene process to fabricate thick wire structure | |
| TW200805563A (en) | Process for producing semiconductor integrated circuit device | |
| TW200816379A (en) | Method for manufacturing semiconductor device | |
| TW200824040A (en) | Schemes for forming barrier layers for copper in interconnect structure | |
| TWI303093B (en) | Single mask mim capacitor and resistor with in trench copper drift barrier | |
| TWI232523B (en) | Damascene process and structure thereof | |
| TW200910431A (en) | Semiconductor device and method for manufacturing the same | |
| TW200411765A (en) | Improved etch stop layer | |
| TWI260719B (en) | Semiconductor structures and method for fabricating the same | |
| JP2011029255A (ja) | 半導体装置及びその製造方法 | |
| TWI302016B (en) | Method for fabricating low resistivity barrier for copper interconnect | |
| TWI313926B (en) | Interconnect structures, dual damascene structure, and semiconductor device thereof | |
| TWI309443B (en) | Method of manufacturing semiconductor device | |
| TW201145375A (en) | CMP process flow for MEMS | |
| TWI260739B (en) | Robust copper interconnection structure and fabrication method thereof | |
| TW200901439A (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |