TW200522815A - Substrate with micro via structures by laser technique - Google Patents

Substrate with micro via structures by laser technique Download PDF

Info

Publication number
TW200522815A
TW200522815A TW092136045A TW92136045A TW200522815A TW 200522815 A TW200522815 A TW 200522815A TW 092136045 A TW092136045 A TW 092136045A TW 92136045 A TW92136045 A TW 92136045A TW 200522815 A TW200522815 A TW 200522815A
Authority
TW
Taiwan
Prior art keywords
conductive layer
scope
patent application
item
layer
Prior art date
Application number
TW092136045A
Other languages
English (en)
Other versions
TWI231731B (en
Inventor
Chi-Tsung Chiu
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW092136045A priority Critical patent/TWI231731B/zh
Priority to US11/015,683 priority patent/US7297877B2/en
Application granted granted Critical
Publication of TWI231731B publication Critical patent/TWI231731B/zh
Publication of TW200522815A publication Critical patent/TW200522815A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

200522815
【發明所屬之技術領域】 本發明疋有關於一種應用雷射切割鑽孔技術之基板， 且特別是有關於一種應用於高頻領域之基板。 【先前技術】 基板上的微孔（micro-via)通常一般分為三類，即盲 孔（blind via)、埋孔（buried via)和貫通孔（thr〇ugh via)。在孔徑大於200//Π1的場合基本上都使用機械式鑽 孔’而較小孔徑則主要應用雷射鑽孔。 習知雷射切割鑽孔技術是以一雷射光源配合光學系統 進打對標的物的加工。一般是藉由鏡子或透鏡將脈波雷射 的光束（pulsed laser beam)聚焦至工作物（w〇rkpiece) 上’使得鐳射功率密度可達105—1〇15W/cm2。如此高的功 率密度幾乎可以在任何材料上進行雷射打孔。 另一方面，由於雷射光束輸入的熱量遠超過被材料反 射、傳導或擴散部分，材料很快加熱至汽化，蒸發形成孔 洞。隨著光束與工作物相對線性移動，使孔洞連續而形成 寬度很窄的切縫並達到切割的功效。切割過程中還可添加 適合的輔助氣體幫助化學反應或吹走割縫内的熔潰。 請參照第1A圖，其繪示乃習知應用雷射切割鑽孔技術 之微孔結構側視圖。積層基板1 00包含增層（bui ld —Up layer)102與核層（core layer)104，微孔結構106配置於 增層102内。藉由導電層i〇8使得上層之高速差動對 (differential signal pair)110 與下層之高速差動對
TW1290F(日月光）.ptd 第 頁 200522815
電性連接。 請參照第1B圖與第1C圖，第 切割鑽孔技術之微孔結構上視圖笛U應用雷射 雷射切割鑽孔技術之微孔結匕第=繪f乃習知應用 ϊ:/二Λ 6切割出一電性隔離區114，使得微孔 =構10>6分隔成第一弧面導電層116與第二弧面導電層 。同速差動對110又分為第一走線11〇1與第二走線 m第—走線1101與右導電柱116 f性連接，第二走線 1102與左導電柱118電性連接。 一般而言，高速差動對對於共模噪音（coramon mode noise)有良好的抑制效果，前提是高速差動對η ο之兩走 ，間之間距須全程保持恆定距離且間距愈小愈好。理由是 同速差動對11 〇之兩走線間之間距愈小，則耦合量愈大， 越能夠抑制共模噪音。 對習知的微孔結構106而言，第一弧面導電層116與第 一弧面導電層11 8均為弧形結構，相互之間的間距不但比 第一走線11 01至第二走線11 〇 2之之間的間距還大，而且間 距也一直改變。因此導致耦合量因間距的增加而變小，高 速差動對110之特性阻抗（char act eristic impedance)亦 不再保持為一常數。如此不但導致反射噪音的產生，亦會 減低對共模噪音的免疫能力並進一步成為電磁干擾 (electromagnetic interference，EMI)的源頭。 【發明内容】
TW1290F(日月光）.ptd 第8頁 200522815
有鑑於此，本發明的目 割鐵孔技術之基板。此罝微 過程中同時維持良好的耦合 變而產生反射及噪音干擾: 反射之功效。 的就是在提供一種應用雷射切 孔結構之基板能使信號在傳輪 量’使之不致因傳輸路徑的改 以達到更有效降低噪音及信號 根據 之基板， 高速差動 此微孔結 柱體包括 電柱體配 層與第一 平行並維 一走線與 接，第二 線至該第 層之間距 本發明的目 此具微孔結 對。微孔結 構分成第一 第一平面導 置，且具第 平面導電層 的，提出一種 應用雷射切 信號層、微 對皆配置於 構之基板包含 構與高速差動 導電柱體與第 電層，而第二導電柱體為 二平面導電層 之間不但隔有 導電柱體 ，其中，第 一電性隔離 面，高速差 一平面導電 電性連接， 二走線之間距與第一平面導電層至第 相同。 持一特定的間距。另一方 第二走線。 走線則與第 第一走線與第 二平面導電層 割鑽孔技術 孔結構以及 此基板上。 。第一導電 相對第一導 二平面導電 區，且相互 動對包含第 層電性連 其中第一走 二平面導電 為讓本發明之上述目的、特徵、和優點能更明顯易 懂’下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 【實施方式】 請同時參照第2A圖及第2B圖，第2A圖繪示乃本發明一 較佳實施例之應用雷射切割鑽孔技術之基板的上視圖，第
TW1290F(日月光）.ptd 第9頁 200522815 發明說明（4) 2B圖繪不乃第2A圖的立體示意圖。此具微孔結構之基板包 括基板200、微孔結構2〇4以及高速差動對21〇。基板2〇〇具 k號層202。配置於基板2〇〇上之微孔結構2 〇4更包括第一 導電柱體206與第二導電柱體2〇8。 第一導電柱體206包括第一弧面導電層2061、第一平 面導電層2062以及第一介電層2063，其中第一介電層2063 被包覆於第一弧面導電層2061與第一平面導電層2062之間 而形成類似三明治之夾層。 第二導電柱體208係相對第一導電柱體206配置，且包 括第二弧面導電層2081、第二平面導電層2082以及第二介 電層2083。同樣地，第二介電層2〇83被包覆於第二弧面導 電層2081與第二平面導電層2082之間。其中，第二平面導 電層2082與第一平面導電層2062相互平行並相隔有一電性 隔離區212。 微孔結構2 0 4形成方式是藉由雷射鑽孔技術，例如紫 外線雷射技術，先形成一個微孔於基板2 〇 〇上。然後鍍上 一層導電層於微孔之内壁表面並形成環狀導電殼柱。接著 填充介電物質於此環狀導電殼柱内以形成介電層。再次藉 由雷射技術’切割此環狀導電殼柱與此介電層，用以形成 第一弧面導電層2061、第二弧面導電層2〇81以及相互平行 之二個介電層平面。最後分別鍍上一層導電層於此二介電 層平面上，用以形成第一平面導電層2〇62與第二平面導電 層2082 。 高速差動對21 0可利用一般的半導體技術形成，例如
TW1290F(日月光）.ptd 第10頁 200522815
先於信號層202鋪卜— _ M上層銅洎層，接著再以光罩、顯影及 名虫刻專方式形成所需的值於 古 、 而刃得輸線（transmission line)。冋 速差動對2 lj屬傳輸線的一種，配置於基板2〇〇之信號層 202上，此高速差動對21〇包含有第一走線以“與第二走線 2102。第一走線2 1〇1係與第一平面導電層2〇62之一端電性 連接且呈直線排列。另一方面，第二走線21〇2係與第二平 面導電層2082之一端電性連接且呈直線排列。其中，第一 走線2101至第二走線21〇2之間距與第一平面導電層2〇62至 第二平面導電層2082之間距相同。 由第2A圖可清楚得知，第一走線21〇1與第一平面導電 層2062之頂部連接成一直線，而第二走線21〇2與第二平面 導電層2082之頂部亦連接成一直線。這樣的連接方式，可 使此咼速差動對2 1 〇之特性阻抗保持恆定。亦即，第一平 面導電層2062與第二平面導電層2〇82視同第一走線21〇1與 第一走線2102之延伸體並發揮相同的功效。 本發明之雷射切割鑽孔技術可使用二氧化碳雷射或紫 外線雷射進行鑽孔加工，其中準分子雷射屬於紫外線雷射 之一種。以準分子雷射為例，其鑽孔加工方式主要有兩 種’第一種稱為聚焦直寫（direct writing)加工；第二種 稱為光罩投影（mask projection)加工。準分子雷射的波 長選擇方面有 157 nm (F2)、193 nm (ArF)、30 8 nm (XeCl)及351 nm (XeF)等，一般而言波長愈短對材料 加工時挖除（ablation)的效果愈佳。 此外，本發明之弧面導電層20 6 1與2062以及平面導電
200522815 五、發明說明（6) :2。06二=2:8=利用化學電鍍以分別形成適度厚度的導電 子^鍍的方式，濺鍍技術與無電解銅技術亦可 人4在叙曰的形成。填充用的介電層20 6 3及2 083係使用低 广糸數之絕緣材質，例如環氧樹脂(ep〇xy)、聚亞酿胺 Π ^以及聚碳酸脂（PWb_te)。 微孔妗槿明ΐ ^ ^施例所揭露之應用雷射切割鑽孔技術之 第-Ϊ面实雷ΐ精由在微孔結構内增設第一平面導電層與 得此高速差動對之第-走線與第二走 (㈣“ talk):則可被音’例如共模噪音或串音 仍二好:：：r::由微孔結構的傳輸時， 性阻抗的改變之也不再因為特 值得一接的曰此產生偏移。 会，丨、合站、疋，由於咼速差動對之兩走線間之間距雲 ^以i:此雷射切割技術即非常適用於微孔的分割， 速差叙:後產生之第一平面導電層與第二平面導電層跟古 反射動對之兩走線分別電性連接。更有效降低噪““ 雖然本發明已以一較佳實施例 :發此技藝者，在不脫離 如，雖缺！1:: 作各種之更動與淵飾。例 孔，但若再屢合其他的增層，則可形成埋孔 第12頁 TW1290F(日月光）⑽ 200522815 五、發明說明（7) 之保護範圍當視後附之申請專利範圍所界定者為準。 Η TW1290F(日月光）.ptd 第13頁 200522815 圖式簡單說明 【圖式簡單說明】 第1 A圖、、會不乃習知應用雷射切割鑽孔技術之微孔結構 侧視圖。 第1 β圖、喻不乃習知應用f射切割鑽孔技術之微孔結構 上視圖。 第1 C圖冑不乃習知應用f射切割鑽孔技術之微孔結構 立體示意圖。 第2 A圖繪本發明—較佳實施例之應用雷射切割鑽孔 技術之基板的上視圖。 第2B圖繪示本發明—較佳實施例之應用雷射切割鑽孔 技術之基板的立體示意圖。 圖式標號說明 10 0 :積層基板 1 0 2 :增層 1 0 4 :核層 1 0 6、2 0 4 :微孔結構 108 :導電層 110、112、210 ·南速差動對 1101、 2101 :第一走線 1102、 2102 :第二走線 11 4、21 4 :電性隔離區 116、2061 :第一弧面導電居 118、2081 :第二弧面導電層
200522815 圖式簡單說明 20 0 :基板 202 :信號層 20 6 :第一導電柱體 2062 ··第一平面導電層 20 6 3 :第一介電層 208 :第二導電柱體 2082 :第二平面導電層 2083 :第二介電層
TW1290F(日月光）.ptd 第15頁

Claims (1)

  1. 200522815 六、申請專利範圍 " — 1 · 一種應用雷射切割鑽孔技術之基板，包括： 一信號層； 一微孔結構，包括： 一第一導電柱體，係具一第一平面導電層、一第 一介電層及一第一弧面導電層，其中該第一介電層係被包 覆於該第一平面導電層與該第一弧面導電層之間； 一第二導電柱體，相對該第一導電柱體配置，且 具一第一平面導電層、一第二介電層及一第二弧面導電 層’其中該第二介電層係被包覆於該第二平面導電層與該 第二弧面導電層之間；及 ^ β 一電性隔離區，位於該第一導電柱體與該第二導 電柱體之間，用以電性隔離該第一平面導電層與該第二平 面導電層，以及 一高速差動對，係配置於該信號層上，該高速差動對 包含： 一第一走線’係與該第一平面導電層之一端電性 連接；及 一第二走線，係與該第二平面導電層之一端電性 連接。 2·如申請專利範圍第1項所述之應用雷射切割鑽孔技 術之基板，其中該第一平面導電層與該第二平面導電層相 互平行。 3 ·如申請專利範圍第2項所述之應用雷射切割鑽孔技 術之基板，其中該第一走線與該第二走線相互平行。
    TW1290F(日月光）.ptd 第16頁 200522815 六、申請專利範圍 4 ·如申清專利範圍第3項所述之應用雷射切割鑽孔技 術之基板’其中該第一走線至該第二走線之間距與該第一 平面導電層至該第二平面導電層之間距相同。 5 ·如申請專利範圍第3項所述之應用雷射切割鑽孔技 術之基板’其中該第一走線與該第一平面導電層呈直線排 列’且該第二走線與該第二平面導電層呈直線排列。 6 ·如申請專利範圍第1項所述之應用雷射切割鑽孔技 術之基板’其中該雷射切割鑽孔技術係使用一二氧化碳雷 射。 7 ·如申請專利範圍第1項所述之應用雷射切割鑽孔技 術之基板，其中該雷射切割鑽孔技術係使用一紫外線雷 射。 8·如申請專利範圍第7項所述之應用雷射切割鑽孔技 術之基板，其中該紫外線雷射係為一準分子雷射。 9 ·如申請專利範圍第1項所述之應用雷射切割鑽孔技 術之基板’其中該些平面導電層以及該些弧面導電層係利 用化學電鍍技術而分別形成。 10·如申請專利範圍第1項所述之應用雷射切割鑽孔 技術之基板，其中該些平面導電層以及該些弧面導電層係 利用無電解銅技術而分別形成。 11·如申請專利範圍第1項所述之應用雷射切割鑽孔 技術之基板，其中該些平面導電層以及該些弧面導電層係 利用濺鍍技術而分別形成。 12·如申請專利範圍第1項所述之應用雷射切割鑽孔 TW1290F(日月光）.ptd 第17頁 200522815 六、申請專利範圍 技術之基板，其中該些介電層係低介電係數之絕緣材質。 13. 一種微孔結構，係使用一雷射切割鑽孔技術成形 於一基板’該基板之#號層包括一高速差動對，該結構包 括： 一第一導電柱體’係具一第一平面導電層、一第一介 電層及一第一弧面導電層，其中該第一介電層係被包覆於 該第一平面導電層與該第一弧面導電層之間； 一第二導電柱體，相對該第一導電柱體配置，且具一 第二平面導電層、一第二介電層及一第二弧面導電層，其 中該第二介電層係被包覆於該第二平面導電層與該第二弧 面導電層之間；以及 一電性隔離區，位於該第一導電柱體與該第二導電柱 體之間，用以電性隔離該第一平面導電層與該第二平面導 電層； 其中，該高速差動對係分別與該第一平面導電層及該 第二平面導電層電性連接。 14·如申請專利範圍第1 3項所述之結構，其中該第一 平面導電層與該第二平面導電層相互平行。 15·如申請專利範圍第1 4項所述之結構，其中該第一 平面導電層至該第二平面導電層之間距與該局速差動對之 走線間距相同。 16·如申請專利範圍第1 3項所述之結構，其中該雷射 切割鑽孔技術係使用一二氧化破雷射。 17·如申請專利範圍第1 3項所述之結構，其中該雷射
    200522815 六、申請專利範圍 切割鑽孔技術係使用一紫外線雷射。 1 8 ·如申請專利範圍第1 7項所述之結構，其中該紫外 線雷射係為一準分子雷射。 19·如申請專利範圍第3項所述之結構，其中該些平 面導電層以及該些弧面導電層係利用化學電鍍技術而分別 形成。 20.如申請專利範圍第13項所述之結構，其中該些平 面導電層α及該些狐面$電層係利用$電解銅技術而分別 形成。 工播2^ ·如申凊專利範圍第1 3項所述之結構，其中該些爭 層以及該些弧面導電層係利用濺鍍技術而分別形 成0 22·如申請專利範 電層係低介電係數之_ 圍第1 3項所述之結構，其中該 緣材質。 些介
    TW1290F(日月光）.Ptd 第19頁
TW092136045A 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique TWI231731B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092136045A TWI231731B (en) 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique
US11/015,683 US7297877B2 (en) 2003-12-18 2004-12-17 Substrate with micro-via structures by laser technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092136045A TWI231731B (en) 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique

Publications (2)

Publication Number Publication Date
TWI231731B TWI231731B (en) 2005-04-21
TW200522815A true TW200522815A (en) 2005-07-01

Family

ID=34676124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092136045A TWI231731B (en) 2003-12-18 2003-12-18 Substrate with micro via structures by laser technique

Country Status (2)

Country Link
US (1) US7297877B2 (zh)
TW (1) TWI231731B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111741593A (zh) * 2020-07-17 2020-10-02 浪潮商用机器有限公司 一种pcb板及其差分走线阻抗匹配优化结构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470864B2 (en) * 2004-03-02 2008-12-30 Via Technologies, Inc. Multi-conducting through hole structure
SG135065A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
US20060213686A1 (en) * 2004-12-28 2006-09-28 Shin-Hsien Wu Cut Via Structure For And Manufacturing Method Of Connecting Separate Conductors
US20070089902A1 (en) * 2005-10-25 2007-04-26 Tourne Joseph A Circuit board having a multi-signal via
TWI298612B (en) * 2005-12-07 2008-07-01 High Tech Comp Corp Via structure of printed circuit board
TW200820384A (en) * 2006-10-23 2008-05-01 Advanced Semiconductor Eng Semiconductor device having a passive device
TWI405314B (zh) * 2008-05-16 2013-08-11 矽品精密工業股份有限公司 具有無墊式導電跡線之封裝用基板
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
TWI445143B (zh) * 2011-04-07 2014-07-11 Unimicron Technology Corp 封裝基板及其製法
US8541884B2 (en) * 2011-07-06 2013-09-24 Research Triangle Institute Through-substrate via having a strip-shaped through-hole signal conductor
US8918991B2 (en) * 2011-11-04 2014-12-30 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Process for providing electrical connections with reduced via capacitance on circuit boards
US9035197B2 (en) 2011-11-04 2015-05-19 International Business Machines Corporation Circuit boards with vias exhibiting reduced via capacitance
US8916781B2 (en) * 2011-11-15 2014-12-23 Invensas Corporation Cavities containing multi-wiring structures and devices
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2016134259A1 (en) * 2015-02-20 2016-08-25 Nextgin Technology Bv Method for producing a printed circuit board
US20170339788A1 (en) * 2016-05-18 2017-11-23 Multek Technologies Limited Split via second drill process and structure
CN109845413B (zh) 2016-08-19 2022-07-05 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
US10326539B2 (en) * 2017-04-12 2019-06-18 Rohde & Schwarz Gmbh & Co. Kg Test system and test method
US10763203B1 (en) * 2019-02-08 2020-09-01 Nxp B.V. Conductive trace design for smart card
US11234325B2 (en) 2019-06-20 2022-01-25 Infinera Corporation Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
US6201194B1 (en) * 1998-12-02 2001-03-13 International Business Machines Corporation Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
US6137064A (en) * 1999-06-11 2000-10-24 Teradyne, Inc. Split via surface mount connector and related techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111741593A (zh) * 2020-07-17 2020-10-02 浪潮商用机器有限公司 一种pcb板及其差分走线阻抗匹配优化结构

Also Published As

Publication number Publication date
US20050133251A1 (en) 2005-06-23
US7297877B2 (en) 2007-11-20
TWI231731B (en) 2005-04-21

Similar Documents

Publication Publication Date Title
TW200522815A (en) Substrate with micro via structures by laser technique
CN101610643B (zh) 一种激光加工盲孔的方法
JP6042793B2 (ja) 導電膜の製造方法、プリント配線基板
MY122378A (en) Method for producing vias in the manufacture of printed circuit boards
CN108811334B (zh) 一种印制电路板底部图形化盲槽的加工方法
JP2012069924A (ja) プリント配線板及びその製造方法
KR100674321B1 (ko) 방열특성이 향상된 인쇄회로기판 및 그 제조방법
CN113001045A (zh) 一种复合材料通孔钻孔方法、设备、装置及系统
JPH02182390A (ja) レーザーを用いた孔加工方法
KR100512807B1 (ko) 적층재료의 탄산가스 레이저 가공방법
Kestenbaum et al. Laser drilling of microvias in epoxy-glass printed circuit boards
RU2396738C1 (ru) Способ изготовления печатных плат
JP2011009263A (ja) プリント配線板用基板の穴加工方法、その穴加工方法を用いたプリント配線板用基板
CN101374389B (zh) 电路板导孔的制作方法
KR100434072B1 (ko) 레이저를 이용한 인쇄회로기판의 관통홀 형성방법
Zhang et al. 355nm DPSS UV laser micro-processing for the semiconductor and electronics industry
JP6161143B2 (ja) 配線基板の製造方法
CN116723640B (zh) 一种多层pcb板盲孔打孔方法
ATE311736T1 (de) Verfahren zum herstellen von löchern in einer mehrlagenleiterplatte
Manirambona et al. Excimer laser microvia-technology in multichip modules
JP2004031500A (ja) 多層プリント配線基板の穴あけ加工方法
JPH09107167A (ja) プリント配線板の製造方法
Raman et al. Laser (UV) microvia application in cellular technology
WO2022249532A1 (ja) 配線基板、低誘電率構造体及び配線基板の製造方法
JP2019029559A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent