TW200428499A - Improved gate electrode for semiconductor devices - Google Patents
Improved gate electrode for semiconductor devices Download PDFInfo
- Publication number
- TW200428499A TW200428499A TW093108131A TW93108131A TW200428499A TW 200428499 A TW200428499 A TW 200428499A TW 093108131 A TW093108131 A TW 093108131A TW 93108131 A TW93108131 A TW 93108131A TW 200428499 A TW200428499 A TW 200428499A
- Authority
- TW
- Taiwan
- Prior art keywords
- material layer
- gate material
- gate
- layer
- amorphous
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 239000007943 implant Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052769 Ytterbium Inorganic materials 0.000 claims 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 51
- 239000002019 doping agent Substances 0.000 description 29
- 238000000137 annealing Methods 0.000 description 15
- 230000004913 activation Effects 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- RMSOEGBYNWXXBG-UHFFFAOYSA-N 1-chloronaphthalen-2-ol Chemical compound C1=CC=CC2=C(Cl)C(O)=CC=C21 RMSOEGBYNWXXBG-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- DBKNIEBLJMAJHX-UHFFFAOYSA-N [As]#B Chemical compound [As]#B DBKNIEBLJMAJHX-UHFFFAOYSA-N 0.000 description 1
- WBLXMRIMSGHSAC-UHFFFAOYSA-N [Cl].[Cl] Chemical compound [Cl].[Cl] WBLXMRIMSGHSAC-UHFFFAOYSA-N 0.000 description 1
- OBOQOAKAWKVVTB-UHFFFAOYSA-N [F-].[F-].[SH3+].[SH3+] Chemical compound [F-].[F-].[SH3+].[SH3+] OBOQOAKAWKVVTB-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- QRFSCHQPFQELSJ-UHFFFAOYSA-N gadolinium indium Chemical compound [In].[Gd] QRFSCHQPFQELSJ-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
200428499 玖、發明說明： 【發明所屬之技術領域】 本發明係關於半導體加工之作 諸如金屬絕緣體半導體或金屬;:：特別是關於製造具有 電極之半導體裝置。 “化物半導體電晶體裝置間 【先前技術】 半導體裝置之大小’尤其是金屬 化物半導體電晶體裝置，最近p、去 牛V體或孟屬氧 米之程产。 已達到閘電極長度約數十奈 離子植入被廣泛用於半導辨石 體加工，例如摻雜諸如矽之閘 極材料製作淺接面或超淺 φ , ,0 „ t u 田衣置。離子植入會在矽晶格 傷，而此一損傷之修復必須藉退火來 而恢设矽中之載子移動率。植入 如約在峨與⑽(TC之間進行3Q二:高溫進行’例 快速熱退火，其溫度更高，在二二情形是可進行 鐘内，以謂t之溫度進行。x心間中’例如僅一秒 在高度摻雜之石夕中，諸如具有1020離子/c 雜劑之石夕中，上述退火程序無法達到使摻雜劑完 而，改良電晶體性能上為最重要問題之 中提尚溫度來提供較高溫之 Q才又 之可;r M& 、 火為一獲侍摻雜劑較佳活化 、二’丁卜,。但這些高溫也會擴大已形成之接面，而 這對小裝置而言則無法接受。 在咖簡5现文件中對此問料以解決， 種對半導體材料中摻雜劑之活 /、中0兄月— 剜怎活化方法。該方法包括之步驟 92288.doc 200428499 為以一種摻雜劑使半導體材料超飽和，及對經超飽和之、> 導體材料施加一超過活化臨界之高密度電流。但此法不心 輕易統合於現有互補金屬氧化物半導體加工中。 現在為了獲得閘極中被植入離子摻雜劑之欲有活化， 但曾使用退火而且對聚矽閘中晶粒之大小作適當調諧。= 造成有良好晶粒之聚矽，在活化退火步驟中適於摻雜劑： 向聚矽-絕緣體介面擴散。但理想之晶粒大小約為3〇 nm， 也就是說在目前先進技術中基本上閘電極僅包括少數幾個 晶粒。 此時發生兩個主要問題。第一 ’在形成閘時，例如形成 _緣體間出現間隙，@而增大所謂之 ’值氧化物厚度」，也因而減小接通電流，所以使電晶體 性此P“各。第一 ’在約1〇2。離子/cm3位準上之閘活化為一真 正挑戰’因在先進技術中必須面對並非經由晶粒邊界之結 晶矽（僅一個晶粒）之擴散。 【發明内容】 導=二目的是提供一種在形成-問之經高度搂雜半 ::材枓中令人滿意之摻雜劑活化方法，並提供結合該種 N度摻雜經活化半導體材料之裝置。 上述目的之達成是靠本發明 本發明提供一種形成具有一 括： 之方法及裝置。 包 閑之半導體裝置之方法 提供一第一 掺雜該第— 無定形閘材料層 無定形閘材料層 而形成一經摻雜之第/無
O:\92\92288.DOC 200428499 定形間材料層， -:該經摻雜之第一間材料層加以熱活化而形成一經活 之第一閘材料層，及 -在經活化之第一閘材料層上提供—第二閘材料層。 小2方式可獲-高度活化之閑電極，甚至可用於僅包括 夕=幾個晶粒之閘材料之閘電極先進技術。 提供第-無定形閘材料層包括形成具有厚度約至 ’最好約20 nm至30 nm ’之一閘材料層。 提供第二閘材料層包括形成具有厚度約至 峨」取好約7〇⑽至13〇 nm，之一間材料層。 —第：閘：料層包括無定形閘材料或多晶閘材料。 弟-及第二閘材料層可切基者1為通常用於半導體 二材:A在此情形下，第一層為價廉且易製之無定形 弟一層為無定形矽或聚矽。 摻雜可I型雜質俾製作N通道金屬氧化物半導 用^隹質俾製作P通道金屬氧化物半導體裝置。 一按知本發明之方法更包括將第二閘材料層及經活化之 =:料層加以圖案化而在基板上形成一個或多個閘極。 备明也提供-種金屬絕緣體半導體型半導體裝置，勺 半導體基板及一形成於間么刀綠口 間電極。 纟於間-緣挺上且以開材料形成之 該閘電極包括·· 一具有面向基板之第_、喜β 丁二人付 一 弟邊及不面向基板之第二邊之絮 -、…匕結晶間材料層，該第一經活化結晶間材料層有〜
O:\92\92288.DOC 200428499 l〇19離子/cm3或更高之摻雜位準，及 -在第-經活化結晶閘材料層第二邊上之第二閘材料層。 該第-、經活化結晶閑材料層有—1〇2。離子/cm3或更高，最 好為5χ102〇離子/cm3或更高，之摻雜位準。 在經活化閘材料中之摻雜植入可能有2麵或更多，以i.5 職或更多為較佳，最好是】nm，之截形。該種高截形對原 為先前技術裝置-問題之閘耗盡有相當改善，並且會延緩 引入金屬閘之需要。 在本各月之半士體1置中’第二閘材料層可含有無定形 閘材料或多晶閘㈣。第二層中晶粒之大小可低於4 〇賊， 最好低於30·。第-層可為結晶或晶粒小於5麵之極小晶 粒層。這與晶粒大於30,⑽之先前技術裝置顯然不同。 在半導體基板與閘電極間可提供_閘絕緣體。 該裝置可為一電晶體。 因此本發明提供-解決方法用以使在形成閘極之半導體 材料中達到高度掺雜位準而使用㈣通道金屬氧化物半導 體及P通道金屬氧化物半導體之植入有離子之摻雜劑有極 佳之活化，並且無關於閘妯抖S私从此 %间材枓日日粒結構，例如聚矽晶粒結 構’之問題。高換雜位準县如】Λ2〇她 . +疋才日10離子/cm3或更高，最好Α 1021離子/cm3或更高，之摻雜位準。 為 從下面之詳細說明連同用來舉例解釋本發明原則之 圖式對本發明之此等及其他特徵、特性、及優點會 白。此:說明僅為舉例而已，並不限制本發明之範圍。下 文中之元件代表符號係指所附圖式中者。 92288.doc -9- 200428499 【實施方式】 本發明將以特定實施例並參考附圖加以說明，伸本發曰 亚非限於該等實施例而僅以申請專利範圍為限度。各圖= 僅為簡圖且不具限制性。圖式中某些元件之大：可能：： 大且為解釋之目的並未按比例緣製。用於本說明查及匕申: 專糊中之「包括」一詞並不排除其他元件或：驟。： 述及一單數名詞時使用妓冠詞或不定冠肖，若I 別敘述時，這也包括該名詞之複數。 ……、他4寸 此外，在說明及申請專利範圍中之第一、第二等1a用 以區別類似之元件而並不一定在說明其順序或:後=用 應暸解如此使用之字詞在適當情形下可以互換而且本文中 所述之本發明實施例均能以除本文所述者外之順序操作。 再者，在說明及申請專利範圍中之頂部、底部、上、下 等詞為用於說明之目的而並不一定在說明相關位置。應暸 解如此使用之字詞在適當情形下可以互換而且本文中所述 本發明之實施例均能以除本文所述者外之順序操作。 按照本發明，在第一步驟中如圖⑽示提供一基板2。本 發明實施例中之「美把 _ ^ . 土」 阕可已括用於或在其上可形成 一裝置、一電路或—外延層之任何放在下面之材料。在盆 他實施例中，此_「其妃 , L 、 基板」可包括一半導體基板，諸如摻 雜石夕、耗鎵、_化鎵、氣錮、鍺、或鍺切基板。 該「基板」可包括_绍接房 _ r κ •、. 枯絕緣層，諸如除半導體基板部分外之
Si〇2或Sl3N^。「基板」一詞也一般性地界定用於在一層 或相關部分下面一些層之元件。同時，「基板」可為其上形
O:\92\92288.DOC 200428499 I曰^或i屬層之任何其他基座。下文所述之處理將主 〃疋心對石夕之處理，但熟於此項技術者知道本發明也可實 2於其他半導體材料“上而且熟於此項技術者能選擇適 备材料做為下述介質及導電材料之同等品。 、圖所不，在例如一矽基板2上以約600至i〇〇〇°c之溫度 於J氧蒸氣環境中形成—厚度約1(或較少）至Η麵之包括 *乳化碎之乳化閑層4之絕緣層。另—選擇是可用原位產生 洛氣之快速熱氧化或其他適#方法獲得氧化間層〇 2在開絕緣層或氧化間層4上沉積-10㈣至糾㈣，最好為 =聰至3〇 nm，例如线科之非結晶閘材料之無定形閉 盘，層6°此—沉積可用化學汽相沉積完成。可心烧（SiH4) 铲t ^ ^合乳體做為源氣體。矽烷之流率可為〇·5 Slm(每分 =知準升）’而膜沉積溫度可為55〇t：。因在與閘絕緣體饮 丨面處未使用大晶粒多晶結構，所以可獲完美之介面。 植^下來，在無定形層6中以超淺方式，亦即僅僅在曝露於 B &表面下，植入摻雜劑8。此等摻雜劑8可為諸如硼 ⑻、時）、-二氟化石朋附2)之獨氟化合植入物、氮化物（n)、 銦⑽、氯化物（C1)、氮氟化合植入物、銦氟化合植入物或 :鼠：合植入物等用於P通道金屬氧化物半導體之第一型p ^隹貝。亂植入物若調諧得當時可較任何其他植入物有更 好之掺雜劑剖面截形。摻雜劑8可為諸如石申（As)、鱗（p)、銻 (:)或彼等組合之用於N通道金屬氧化物半導體之第二 ^ $諸如石夕日日圓之半導體晶圓被稱為摻雜劑之電充 私離子条汽加以轟擊。植入可改變被植入換雜劑材料之特 92288.doc -11 - 200428499 性而達到-特定電氣性能。掺雜劑被—能量加速而使其穿 =亦即植人，該晶圓-欲有之深度。摻雜劑之濃度或劑 量是藉控制該蒸汽中之離子數及晶圓經過離子蒸汽之次數 來決定。蒸汽之能量決定摻雜劑被放置之深度。下面說明 標準劑量及用於植入此等劑量之能量。在其他實施例中也 可用其他強度及能量。 於 〇_2 —〇·5 keV上 於3-6 keV上 於1-2 keV上 於5-1〇 keV上 通道效應為將離子 -用於硼：5xl014 - 2χ1015 原子/cm3 -用於氟：1015原子/cm3 -用於砷：5χ1014 - 2χ1〇15 原子/cm3 -用於銻：3χ1014—3χ1〇15原子/cm3 無定形層6可確保不會發生通道效應 植入結晶固體時發生之效應。被植入之核素可能進入二曰 格内之敞開通道因而可能較須與晶格中原子碰撞之其他被 植入核素穿透該固體更深。無通道效應使得捧雜劑中之拖 尾有限，亦即摻雜劑幾乎全部在無定形層中之同一深度。 才入4雜μ後進行退火步驟。退火步驟可為諸如以⑽ t：固相外延-之低溫退火步驟、諸如高斜坡率快速熱退火或 ^吊在1000 C與130(rc間閃光快速熱退火之高溫退火步 驟、或諸如在雷射熱退火中超過炫化溫度之退火步驟。若 I白適备’退火步驟可提供在—正確位置上具有高位準活 化^常❹肖摻雜劑剖面。如圖2所示，這可造成高度活化 之第一閘材料層1 0。 、：圖3所示為具有删摻雜劑之—2〇麵經高度活化第一間材 料i為接面冰度函數之濃度及一雷射熱退火步驟之曲線 92288.doc •12- 200428499 :。在無定形石夕層中以G.5 kev之能量植人ig]5原子/cm2劑 ^之蝴。用波長λ=308 nm之氣氯Eximer雷射於㈣議^ 二f射熱退火。虛線14顯示提供活性摻雜劑濃度剖面之 電阻剖面’實線12顯示為摻雜劑化學濃度之二次離子 質量光譜測定剖面。從二次離子質量光譜測定剖面η可看 出摻雜剖面之截形達5".8 nm/十進。摻雜剖面之截形對避 免將摻雜劑植入絕緣體或通道中很重要。可從掃描電阻剖 面14看出達到6χι〇2〇原子/cm3之活化位準。 社第-石夕層舉例中造成之第一閘材料層1〇為經高度活化之 結晶體，無瑕疵且有幾乎為一金屬電極之作用。 在本發明方法之第二步驟中，沉積諸如無定形矽或多晶 矽之無定形閘材料或多晶閘材料之第二閘材料層μ。第二 閘材料層16之厚度視所用技術而定。通常此一第二層之厚 度在70至13()11111之間。圖2顯示所造成結構之簡圖。子 從現在起要解說正常半導體加工之流程。兹舉例說明， 在源/沒深接面植入及退火中，第二聚石夕層一如在傳統流程 中被摻雜及活化。此等步驟必須為原則上是用於先進裝置 之低於7001：之低溫步驟，俾防止閘内或加寬閘時摻雜劑原 子之去活化。 如上所述本發明之方法可造成閘内高位準之摻雜劑活化 而使所形成之閘有幾乎為一金屬閘電極之特性。 按照本發明所形成具有一間之半導體裝置有極低之閑耗 盡及經改良之接通電流而並不增大斷開狀態電流。 上述方法易於納入互補金屬氧化物半導體流程。 O:\92\92288.DOC -13- 200428499 ^解本文中雖已就用於本發明裝置之較佳實施例、特 疋、、以及材料加以討論，但在不脫離本發明範圍 人精神下在形式與細節方面仍可有各種改變與變化。 【圖式簡單說明】 、圖1為其上已形成一疊閘絕緣膜及一第一閘材料層之半 導體基板斷面圖。 ^圖2為其上已形成一疊閘絕緣膜、一第一閘材料層、及一 弟二閘材料層之半導體基板斷面圖。
圖3為顯示一經850 mJ/cm2雷射熱退火Β 0.5 keV，1〇ΐ5植 物^^ 一 -A jiUt 一-人離子質譜儀及SRp剖面為接面深度函數之濃度 曲線圖。：^ @ ^ 、 同圖中之相同代表符號係指相同或類似之元件。 【圖式代表符號說明】 2 基板 4 6 10 12 14 16 氧化閘層 ^定形閘材料層 接雜劑
材料層 <離子質量光譜測定剖面 掃插電阻剖面 第二問材料層 92288.doc -14-
Claims (1)
- 200428499 拾、申請專利範園： 1. 成具有一間極之半導體之方法 /it _.货 ^ …、定形閘材料層（6)， 將忒第一無定形閘材料層（6)加以摻雜（8)，而形成 I摻雜之第_無定形閘材料層， 將忒經摻雜之第一無定形閘材料層加以熱活化，而 成、、二/舌化之第一閘材料層（丨〇)，及在化之第_閘材料層（lG)上提供—第 料層（16)。 2·如申明專利範圍第!項之方法，其中該等第一及第二閘 材料層（6，1〇)為矽基者。 3. 如申請專利範圍第!項之方法，更包括將該第二間材料 層（16)及該贿化之第—㈣料層⑽W案化俾在基板 (2)上形成一個或多個閘極。4. 如申請專利範圍第1JS之方法，其中提供該第一無定形 閘材料層（6)包括形成一具有厚度約1〇 ^^至扣nm，最 好約20 nm至30 nm ’之無定形閘材料層。 5·如申請專利範圍第1項之方法，纟中提供該第二問材料 層（16)包括形成一具有厚度約5〇 nms15〇 nm，最好約 70 nm至130 nm，之閘材料層。 6· —種金屬絕緣體半導體型半導體裝置，包括： -一半導體基板（2)， -一形成於該閘絕緣膜上且是以閘材料所形成之閘電 極，其中該閘電極包括： 92288.doc 200428499 _ -具有-朝向-基板⑺之第—邊及—並不朝向該 基板(2)之第二邊之第一經活化結晶閘材料層 (10) ’3該第一、經活化結晶閘材料層（1〇)有—1〇19離 子/cm3或更高之摻雜位準，及 —在該第—經活化結晶閘材料層（1G)第二邊上之 弟'一閘材料層（1 6 )。 7.如申請專利範圍第6項之半導體裝置，其中該第一經活 化結晶閘材料層⑽有一 1〇2〇離子/cm3或更高，最好^ xl〇20離子/cm3或更高，之摻雜位準。 為 8·如申請專利範圍第6項之金屬絕緣體半導體型半導財 置，其中在該經活化閘材料中之摻雜植入物有—2 :: 或更大，l.5nm或更大較好，約lnm為最好 9.如申請專利範圍第6項 ” 只心千¥體叙置，其中該第二 料層（16)含有無定形閘材料。 瓜如申請專利範圍第6項之半導體裝置，其中該第二 料層（16)含有多晶閘材料。 11. 如申請專利範圍第6項之半導體裝置，其中在該第二居 中晶粒之大小低於40⑽，最好低於3〇 nm。 a 12. ::!=利範圍第6項之半導體裝置，其中該第-層為 、、、口日日或日日粒低於5 nm之很小晶粒之層。 …、 13•如申請專利範圍第6項之半導體裝置， ⑷被提供於該半導體基板⑺與㈣電極之間。κ巴緣體 14.如申請專利範圍第6 電晶體。 _置，其中該裝置為- O:\92\92288.DOC -2-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03100822 | 2003-03-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200428499A true TW200428499A (en) | 2004-12-16 |
Family
ID=33041066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093108131A TW200428499A (en) | 2003-03-28 | 2004-03-25 | Improved gate electrode for semiconductor devices |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060197120A1 (zh) |
| EP (1) | EP1611614A1 (zh) |
| JP (1) | JP2006523378A (zh) |
| KR (1) | KR20050118686A (zh) |
| TW (1) | TW200428499A (zh) |
| WO (1) | WO2004086508A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4085891B2 (ja) * | 2003-05-30 | 2008-05-14 | ソニー株式会社 | 半導体装置およびその製造方法 |
| CN100501998C (zh) * | 2005-04-11 | 2009-06-17 | 恩益禧电子股份有限公司 | 半导体器件 |
| JP4521327B2 (ja) * | 2005-07-19 | 2010-08-11 | 株式会社東芝 | 半導体装置の製造方法 |
| US8654045B2 (en) * | 2006-07-31 | 2014-02-18 | Sony Corporation | Display and method for manufacturing display |
| KR101098113B1 (ko) | 2010-07-07 | 2011-12-26 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
| US9812449B2 (en) | 2015-11-20 | 2017-11-07 | Samsung Electronics Co., Ltd. | Multi-VT gate stack for III-V nanosheet devices with reduced parasitic capacitance |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616556B2 (ja) * | 1987-04-14 | 1994-03-02 | 株式会社東芝 | 半導体装置 |
| US5290712A (en) * | 1989-03-31 | 1994-03-01 | Canon Kabushiki Kaisha | Process for forming crystalline semiconductor film |
| US5158903A (en) * | 1989-11-01 | 1992-10-27 | Matsushita Electric Industrial Co., Ltd. | Method for producing a field-effect type semiconductor device |
| US6051483A (en) * | 1996-11-12 | 2000-04-18 | International Business Machines Corporation | Formation of ultra-shallow semiconductor junction using microwave annealing |
| US5882953A (en) * | 1996-07-12 | 1999-03-16 | The Regents Of The University Of California | Dopant activation of heavily-doped semiconductor by high current densities |
| US6222251B1 (en) * | 1997-01-27 | 2001-04-24 | Texas Instruments Incorporated | Variable threshold voltage gate electrode for higher performance mosfets |
| JP3523093B2 (ja) * | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2000031475A (ja) * | 1998-07-10 | 2000-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6160300A (en) * | 1999-01-26 | 2000-12-12 | Advanced Micro Devices, Inc. | Multi-layer gate conductor having a diffusion barrier in the bottom layer |
| US6399515B1 (en) * | 1999-06-21 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity |
| JP2003086798A (ja) * | 2001-09-13 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
| US6667525B2 (en) * | 2002-03-04 | 2003-12-23 | Samsung Electronics Co., Ltd. | Semiconductor device having hetero grain stack gate |
-
2004
- 2004-03-23 KR KR1020057018130A patent/KR20050118686A/ko not_active Application Discontinuation
- 2004-03-23 JP JP2006506760A patent/JP2006523378A/ja not_active Withdrawn
- 2004-03-23 WO PCT/IB2004/050321 patent/WO2004086508A1/en active Application Filing
- 2004-03-23 US US10/550,741 patent/US20060197120A1/en not_active Abandoned
- 2004-03-23 EP EP04722618A patent/EP1611614A1/en not_active Withdrawn
- 2004-03-25 TW TW093108131A patent/TW200428499A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004086508A1 (en) | 2004-10-07 |
| KR20050118686A (ko) | 2005-12-19 |
| EP1611614A1 (en) | 2006-01-04 |
| JP2006523378A (ja) | 2006-10-12 |
| US20060197120A1 (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254862A (en) | Diamond field-effect transistor with a particular boron distribution profile | |
| TW560069B (en) | Groove gate field-effect transistor and method of manufacturing the same | |
| TWI357626B (en) | Strained channel transistor | |
| TW535260B (en) | Method of manufacturing semiconductor device | |
| US7094639B2 (en) | Method for fabricating semiconductor device | |
| US7358167B2 (en) | Implantation process in semiconductor fabrication | |
| TW517312B (en) | Method for forming semiconductor device having epitaxial channel layer using laser treatment | |
| TWI310241B (en) | Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer | |
| TW200939353A (en) | Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method | |
| KR20110113761A (ko) | 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들 | |
| US9246006B2 (en) | Recrystallization of source and drain blocks from above | |
| US20070267660A1 (en) | Method and apparatus for forming a semiconductor substrate with a layer structure of activated dopants | |
| TW200915434A (en) | Blocking pre-amorphization of a gate electrode of a transistor | |
| TW200903661A (en) | Noise reduction in a semiconductor device using counter-doping | |
| TW200816328A (en) | Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions | |
| Yang et al. | Ultra low p-type SiGe contact resistance FinFETs with Ti silicide liner using cryogenic contact implantation amorphization and solid-phase epitaxial regrowth (SPER) | |
| CN110034067A (zh) | 半导体器件及其形成方法 | |
| US11676867B2 (en) | Method for manufacturing semiconductor structure | |
| Tseng et al. | The effect of silicon gate microstructure and gate oxide process on threshold voltage instabilities in p/sup+/-gate p-channel MOSFETs with fluorine incorporation | |
| US5141895A (en) | Semiconductor device process using diffusant penetration and source layers for shallow regions | |
| TW200405471A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5010589B2 (ja) | 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ | |
| TW200428499A (en) | Improved gate electrode for semiconductor devices | |
| CN112885716B (zh) | 半导体结构的形成方法 | |
| JP4377706B2 (ja) | 薄膜半導体装置の製造方法 |