TW200426823A - Magnetic memory architecture with shared current line - Google Patents

Description

200426823 玖、發明說明： 【發明所屬之技術領域】 本發明相關於一種磁性或磁阻隨機存取記憶體 (MRAMs)，更特別地相關於一種用以在最大電流密度下產 生較高磁場之方法及裝置。 【先前技術】 磁性或磁阻隨機存取記憶體（MRAMs)目前正被許多公司 考慮用以作為快閃記憶體者的後繼者。它具有取代除了最 快的靜怨RAM(SRAM)之外所有記憶體的潛力。它屬於非揮 發性記憶體裝置，這是指不需要能量來維持所儲存的資 訊。這可視為超過大部份其他類型記憶體的優點。 該MRAM概念起源發展於美國H〇neyWeii公司，及使用在 一磁性多層裝置中之磁性方向作為資訊儲存體，及使用該 合成磁阻差異作為資訊讀出。正如所有記憶體裝置，在一 MRAM陣列中之每個單元必須能夠儲存至少兩種狀態，該 等狀態代表一 ”1”或一 ”〇，，。 不同類型的磁阻（MR)效應係存在，其中該巨磁阻（GMr) 及穿隧磁阻（TMR)是目前最重要的效應。該GMR效應及該 TMR或磁性穿隧接面（MTJ)或旋轉相依型穿隧（SDT)效應提 供貫現a.o.非揮發性磁性記憶體之可能性。這些裝置包含一 豐的薄膜’該等薄膜中至少有兩薄膜是為鐵磁性 (ferromagnetic)或亞鐵磁性（feiTimagnetic)，而該等薄膜是 以一非磁性中間層分隔。GMR是為具有導體中間層之結構 的磁阻’而TMR是為具有介電質中間層之結構的磁阻。假 O:\89\89328.DOC -6- 200426823 如將非苇薄導體放置在兩鐵磁性或亞鐵磁性膜之間，則 當該等膜之磁性方向平行時，該合成多層結構之有效丘平 面阻力最小，而當該等膜之磁性方向是反方向時最大。假 如將一薄介電質中間層放置在兩鐵磁性或亞鐵磁性膜之 間，則當該等膜之磁性方向平行時，所觀察到在該等膜之 間的穿隨電流會最大（或因此阻力會是最小），而當該等膜之 磁化方向是反平行方向日夺，在該等膜之間的穿隨電流會最 小（或因此阻力會是最大）。 、磁阻通常係被量_作為㈣上述結構從平行到反平行 磁=狀恶之阻力的百分比增加。撤裝置提供比gmr結構 更冋的百分比磁阻，因此具有較高信號及較高速度的潛 力。近來結果顯示相較於在良好㈣單元中提供"%磁 阻’穿隧提供超過40%磁阻。 一 MRAM包含複數個以陣列方式配置之磁阻記憶體單元 卜;個該先前技藝記憶體單元1係說明於圖。每個記憶 體單=1包含—磁阻記憶體元件2、—數字線4與—位元線6 第一交點，及該位元線6與一字元線8之一第二交點。 4寻5己憶體單元1在行的方向上係藉由該等位it線6以串聯 、式耦口而在列的方向上係藉由該等數字線4及字元線8 二串方式耦合，因而形成該陣列。該等所使用之磁阻記 元件2可以是（但不限於）例如磁性穿隧接面。 MDs圮憶體元件2大致上包含（如圖2中所示）一層狀結 :冓。亥結構包含-固定或釘紮層1〇、一自由層12及位於其 1之；1電障礙層14。該MTJ記憶體元件2尚包含一非磁性

O:\89\89328.DOC 200426823 導體’其形成—下電氣接觸22，及形成—上接觸i6在例如 汶自由磁ί·生層12上。自由及钉紫層之堆疊也可反過來，使 得該上接觸是在該針紮磁性層上。該釘紮磁性層1〇及該自 由磁性層12都可以是由例如咖所組成，而該介電障礙層 14可以是由例如Α1〇χ所製。此外，自由及釘紮層可以係由 多層的不同磁性層所形成，也可以與非磁性或反鐵磁層相 組合。藉由施加-微小電Μ在三明治結構（該三明治結構為 鐵磁性或亞鐵磁性層1()、12，其間夾著該介電層14)上，電 子可以穿隧通過該介電障礙層14。 ㈣材料之釘紮層Η)具有—磁向量，該向量總是指向相 同方向。該自由層12之磁向量係隨意(但是受限於該層之實 體大小）指向兩方向之一：與該釘紮層1〇之磁化方向平行或 反平行方向。 一 MTJ記憶體元件2係藉由在一電路將其連接使用，使得 電流可以從該等磁性層之—到該另外磁性層，垂直地流過 孩兀件2。鑲MTJ單το 1在電氣上可以利用一電阻R串聯一切 換兀件（像是一電晶體τ)來表示，如同圖1中所示。該電阻r 之電阻大小取決於該記憶體元件2之自由及釘紮磁性層的 磁向量的方位。當該等磁向量指向相反方向時，該以耵元 件2具有一相當高電阻（HiRes)，而當該磁向量指向相同方向 時，則它具有一相當低電阻（LoRes)。 先鈾技#的圮憶體單元之2X2陣列的概略正視圖係說 明於圖2中。在一 MRAM陣列中，包含複數個MRAM單元， 正父傳導線4、6通過每個位元或記憶體元件2的上面及下 O:\89\89328.DOC -8- 200426823 面，攜帶著可以產生一切換場之電流。每個位元是被咬叶 成當電流施加於只有某一線路時就不會切換，而當… 流經㈣於該選擇位元處之兩線路4、6時就會^ 有發生於該自由層之磁向量沒有依照該切換場之方向）。 數字線4及位元線6是配置在㈣記憶體單元丄之陣列 内，此處該等數字線4係沿著該陣列之列的方向，行經位在 該等記憶體元件2之某一側上’而該位元線6係沿著該陣列 之行的方向向下，行經在該等記憶體元件2之相反側邊上。 為了清楚起見’圖2中之結構有部份是被反轉：數字線4實 際上係行進在該等而元件2之下（在該等MTj元件2方位朝 向裝配該電晶體T之基板之側的地方)，而位元線6實際上行 進在及等MTJto件2之上（在該等MTJ元件2方位遠離裝配該 電晶體T之基板之側的地方）。’然而，假如以該方式繪製， 則該等位元線6會遮蔽該等磁阻元件2,而這是該圖示中最 重要的部份。 A。己L體元件2藉由-互連層16及複數個電鑛層18及通 道20來連接到該電晶體τ。在該記憶體元件2與該位元線6 之間存在一直流電（galvanic)連接Μ。每個記憶體單元丨之電 晶體T係連接到一地線24。 在寫入或程式模式中，所要求電流會通過所選擇的數字 線4及位元線6,使得在它們的相交處產生一高峰磁場’足 以切換及MRJ元件2之自由層丨2的極化，以將該MTj單元2 之包阻從^LoRes (低電阻）狀態切換到該11说以（高電阻）狀 態，或反過來亦然（取決於通過該位元線6之電流方向）。同

O:\89\89328.DOC -9- 200426823 記 Μ中（位在該選擇數字線4與該選擇 θ :線6之相交處的記憶體單元)諸如電晶體τ之切換元件 :處於該切斷狀態，例如利料位在該字元線8上的電壓伴 ^電邮如該切換元件是—電晶體了，則為0伏特）。在 ==擇數子線4與该選擇位元線6中的電流是使得兩者 Γ — ?夠改？該選擇記憶體元件之自由層之磁向量的方 ρ之^，但疋母—條内本身的電流是無法改變該儲存狀 心有该選擇記憶體元件會被寫入，而位在該相同 會被寫入。 之”他^體凡件之任-個都不 人力圖3概略地說明先前技藝的高密度败AM單元R典型整 磁場係藉由將電流傳送通過位元線6或數字 於晶片上，而磁場係與通過這些電流之 而f比例。為了獲得更大磁場，需要使用更大電流。秋 低功率應用要求低電流。這些是彼此矛盾的要求Γ ==到該次i。。奈米區域之技術是令人嚮 W隐體，但是它並非是如此簡單。縮放 :施加於該等電流線，特別是它們的橫斷面。 中之電流密度是限勝1G7A/em2，此為銅之典型電子= 限制。在較高電流密度時，電子遷移便會發 Π在該電流線中遷移，導致在該金屬線中產生中二： 述：限將在銅電流、㈣之電流的上限設定在每1〇〇夺米： :〇〇奈未4安培。換言之，當縮小先前技藝的磁阻記情體 所能夠產生之磁場振幅是受到限制。由於當縮放時

O:\89\89328.DOC -10- 200426823 該等電流線之較小的橫斷面，結合一固定電子遷移極限， 該磁場產生並不會適當縮放。從圖3中可以觀察到該等數字 線具有令人不滿意的幾何形狀（寬度小於高度）。 再者，為了保存該等資料位元之長期熱穩定性，當縮放 MRAM裝置時’切換場典型地會增加。磁性元件典型地具 有某些縱橫比可以藉由形狀的異向性來穩定化適合的磁化 方向。然而，較小尺寸會導致增加一固定縱橫比之切換場。 因此，該縱橫比對於較小裝置應該被減少。另一方面，長 期熱穩定性（例如資料保持）要求某種程度的最小能量障礙 (kuv)以抵抗切換，這基本上是設定該切換場（〜之最小 值。 在美國專利US 2002/0057593中，係描述一具有高度整合 記憶體陣列之薄膜磁性記憶體裝置。上視圖及橫斷面圖示 係分別地說明圖9中。讀取字元線及寫入字元線8〇係對應該 各自圮憶體單元列而被提供，而位元線8丨及參考電壓線係 對應該各自記憶體單元行而被提供。鄰近記憶體單元82共 旱這些k號線之至少某一 ^號線，例如該等位元線8 1。結 果，配置在該整個記憶體陣列中之該等信號線之間距會被 拓覓。因此，該等記憶體單元能夠有效地配置，達到改良 該記憶體陣列之整合。然而，為了正常地傳導該資料讀取 及寫入操作，同時地被一單一位元線8 1所選擇之複數個記 fe、體單元82必定不會同時地接收到來自該字元寫入線8〇之 賓料寫入磁％。因此，该專單元8 2係交替地配置。圖9說 明該記憶體矩陣之交替填充。該實施例具有的缺點為顯著 O:\89\89328.DOC -11 - 200426823 地損失密度。草〇tb宓谇# ώ 1 ^ 低 ” 一山又良可以猎由將該等記憶體單元82 偏移而彼此靠近一點而變得 、骽早兀82 斟i兮干 付了此例如藉由將該通道接觸 對準该電晶體，如圖1〇中 獲觸 严m… 圖10之橫斷面圖示中之 虛線所不的部份係為—些位在一-此 m * 、寫入子疋線80之元 為该信號線（在位元線8丨之下方 _ ) 有作用的，對; 位兀線8 1之寬度只獲得少量每 、口z 艮該貝施例仍然還是具有 才貝失一些記憶體密度的缺點。 【發明内容】 本發明之目的是提供—種用以改良磁場產生之裝置及方 法。改良磁場產生包含：對一給定電流密度產生一較高磁 場及/或減少對鄰近、非選擇的記憶體單元串音，及/或在整 個該記憶體裝置内產生更佳均勻性的磁場。 族上述目的是利用根據本發明之方法及裝置來完成。 本發明提供-具有磁阻記憶體單^之陣列，該等記憶體 單元係係邏輯地以行列的方式安排，每個記憶體單元包含 一磁阻TL件。該矩陣包含一組行線，一行線是為一連續性 傳導條，該傳導條是磁性地可耦合到一行之記憶體單元之 每一個的磁阻元件。一行線係被兩鄰近行所共享，該共享 行線具有一區域，該區域實質上係在共享該行線之兩鄰近 行之磁阻元件上延伸。根據本發明，該陣列尚包含每行至 少一補充行線，用以在共享該行線之鄰近行之一的磁阻元 件中產生一局部化磁場。本發明之優點是該等記憶體單元 之密度相較於先前技藝具有共享行線的記憶體裝置，可以 獲付改良’因而減少製造一 MRAM記憶體所要求之空間。 O:\89\89328.DOC -12- 200426823 帶之電流形成:返二':路:補充行線可以對-行線索攜 電流所創造的磁場係用以增:在該返回電流路徑之 :場。例如，該增加場係提供對- 该陣列尚包含一纟 ^ 节值1 、 、、、，母列線是為一連續性傳導條， .亥傳Vir、疋磁性地可耦合 讲_ - ^ t體早兀之每一個的 兹阻兀件。藉由通過對 ^ — 對應於一砥擇記憶體單元之-列線的 电&、通過對應於該選擇 、伴圮f思體早兀之一行線的電流，及 通過該對應返回行線之電流所產生之組合磁場係足夠高到 可以切換（取決於該記憶體單元之内容）該選擇記憶體單元 之磁阻元件的磁性狀態。藉由通過該等所列舉電流線之任 一線路之電流所產生之磁場，或是並非由所有該等列舉電 流線所產生之磁場的組合較佳地是不夠高到足以提供一切 換場。本發明之-優點是較低電流位準可以被傳送通過該 列線、行線及返回線，同時仍然可以產生一切換場。 在本發明之一實施例中，一行線及一補充行線係配置在 一行之磁阻元件的相對側邊處。 一行之磁阻元件可以相對於一補充行線之中心，在一列 方向上偏移地放置。 該等行線及/或該等補充行線及/或該等列線係具有一通 量導引包覆層。該包覆層之優點係為在該等行線中之磁場 係更為集中，而該串音會降低，因此可以避免鄰近位元之 不想要之程式化產生。 O:\89\89328.DOC -13- 200426823 本發明也提供-非揮發性記憶體，其包含具有如上述所 之磁阻記憶體單元的陣列，即如上述之陣列，具有a〇.適當 的列及行驅動器。 本發明此外還提供_種操作—具有在邏輯上以行列的方 式安排所配置之磁阻記憶體單元之陣列的方法，每個單元 係包含一磁阻元件。該方法包含：施加電流於一行線、施 加電流於—被兩行所共享之行線，及施加電流於至少-補 充行線，用以在該行線上之該等記憶體元件之一中產生一 局部化磁場。 本發月也#供一種製造一具有磁p且記憶體單元之陣列的 方法m包含··提供邏輯地以列及行的方式安排所配 置之磁阻纪憶體單元，每個單元包含一磁阻元件，提供一 組行線，-行線是為-連續性傳導條，該傳導條是磁性地 可耦合到一行之記憶體單元之每一個的磁阻元件。一行線 =被兩鄰近行所共享，該共享行線具有一區域，該區域實 質上係在共享該行線之兩鄰近行之磁阻元件上延伸，及提 t、母行至補充行線，用以在共享該行線之鄰近行之一 的磁阻元件中產生一局部化磁場。 【實施方式】 本發明將會針對特定實施例及參考某些圖示來加以描 述，但是本發明並非限制於此而是只受到該等申請專利範 圍的限制。所描述之圖示只是概略而並非限制。在這些圖 不中’為了說明起見，某些該等元件之大小會被誇大而沒 有依照比例繪t。在這裡該術語”包含，，係使用在目前描述

O:\89\89328.DOC -14- 200426823 及申請專利範圍，這並沒有排除其他元件或步驟。在這裡 不定冠詞及定冠詞使用於指單數名詞時，例如，，一 ”或”一,，、 ”該”，這包含該名詞之複數型態，除非有其他特別描述。 再=，在，描述及該等申請專利範圍内之該等術語第 一、第一、第三及類似物是用以辨別類似元件而並非一定 用以描述-依序或依時間前後排列而記載的次序。應了解 的是如此使用之該等術語在適當情形下是可互換的，而本 發明在此所描述之實施例是能夠具有以其他並非在此所描 述或說明之順序的操作。 根據本發明之一實施例，如在圖4中所說明，一矩陣如 之磁阻記憶體單元31(每個記憶體單元31包含—磁阻記憶 體元件32)邏輯地以行及列的方式安排。在該整個插述/ 該等術語”水平”及"垂直"是用以提供一座標系統，只為了便 於解釋。它們不需要但可能是指該裝置之真實物理方向。 再者，該等術語”行，，及”列"係用以描述成組鍵結在一起的陣 列元件。該鏈結可以是笛卡兒陣列的行與列的形式，缺而 本發明並沒有受限於此。這對於熟悉該項技藝者應會了 解，成行與成列可以报容易地互相交換，而在本揭露文件 中也希望這些術語是可以互換。同樣地’非笛卡兒陣列也 ，可二被架構而包含在本發明之範圍内。因此，該等術語"列 ―及’’行”應該要被廣泛地解釋。為了促進在該廣泛解釋，該 寺申請專鄕圍係㈣輯地㈣及行的方式安排。藉此是 指成組的記憶體元件是以拓撲線性交又法鏈結在-起，然 而’該物理或拉撲配置並不需要一定如此。例如，該等列

O:\89\89328.DOC -15- 200426823 可以是成圓形，而這些圓之行半徑及該等圓形及半徑係插 述在本發明中為”邏輯地以列及行的方式安排，，。該等術纽，ι 歹J與行’’係為可互換的。同樣地，該等不同線路之特定名 稱（例如位元線及字元線，或列線及行線）是指通稱，用以幫 助忒解釋及意指一特定功能，而字元的特定選擇並非意圖 要以任何方式限制本發明。應了解的是所有這些術語是尸 用以促進對所描述之特定結構有更佳了解，而不是以任何 方式來限制本發明。 根據本發明，行線34係被提供，其係為連續性傳導條， 例如銅線，其磁性地可耦合於在該陣列30中之一行的磁阻 凡件32。這些行線34每一個是被在該陣列3〇中之磁阻元件 32之兩鄰近行35Α、35β所共享。一行線“之區域係使得實 質上係在共享該行線34之兩鄰近行35Α、35β之至少該磁阻 兀件32上延伸，如圖4中所說明，而這係針對每一列。該行 線34之區域可能是，但也可能不需要是如此以實質上:行 35Α、35Β之完整寬度上延伸。#由根據本發明在兩鄰近行 35Α、35Β上共旱-行線34，_單一電流線具有的橫斷面係 比先前技藝的MRAM裝置中之鄰近行之電流線4的每一個 更大，這可以藉由比較圖3與圖4來觀察。與先前技藝相反， 共享著一條且為相同的行線34之在兩不同行35α、35β中之 兩記憶體元件32係配置在某一單一列上。 如同在圖3及圖4中所表示的交錯鏡射結構係用以藉由共 享在鄰近t晶體之間某—接觸來節省一 f晶體接觸（並未 表現在圖3及4中）。 O:\89\89328.DOC -16- 200426823 如同在圖4及在圖5中更為概略地說明，矩形電流線、行 線34’其具有小於寬度…之高度^[係可能的，即使當縮放磁 阻屺fe體裝置時，甚至在一次1〇〇奈米設計中。使用一具有 小於寬度W之高度Η的行線34會引起更多均質磁場產生。、再 者，根據本發明之共享行線34之橫斷面大略係變成三倍， 這意味著通過該行線34之尖峰電流可能會顯著地增加而沒 有電子遷移的危險。 為了在該共享行線34上之位元或記憶體元件％之一（例 如記憶體it件32Β)中產生—局部化磁場，不僅是—磁場必 須要藉由將電流傳送通過一適當的列線37來產生，而且根 據本Is明’通要有—另外磁場必須要藉由將電流傳送通過 一適當補充行線36B來產纟。列線37係為連續性傳導條，例 如銅線，這係磁性地可耦合到在該陣列3〇中之一列之磁阻 凡件32。補充行線36、36A、36B係為連續性傳導條，例如 銅線，這係磁性地可耦合到在該陣列3〇中之一行”八、MB 之磁阻元件32。較佳地，該等補充行線％及該等共享行線 34每-個係放置在一行之記憶體元件32之相對側邊處。該 補充行線36可能是分開且獨立驅動的行線，其之磁場係至 少=響共享著該行線34之行35A、35B之選擇行別之該等 記憶體元件32，以便增加在該選擇行35B之記憶體元件μ 處所產生的磁i悬。該#充行線36此外也會影冑共享著該行 線34之行35A、35B之非選擇行35A的記憶體元件32，以便 減少在該非選擇行35A之記憶體元件32處所產生的磁場。或 者’該補充行線36所產生之磁場會影響一選擇行35B之記憶 O:\89\89328.DOC -17- 200426823 體元件32B，而χ η认古# ? 个疋兴子者該行線34之鄰近行35Α、35Β之 擇=3 5八之c憶體凡件32。根據一實施例，該等補充行 t良來自行線34之返回路徑線。該補充行線36可能 單电*線，或是它包含複數個電流線。在該補充行 線36中之電流的部份(例如假設該補充行線36係由複數個 電*線所組成）可用以在該非選擇行ΜΑ之位元或記憶體元 件32之位置處產生一相反磁場，以便減少或消滅由於該行 線所產生而存在於該處之磁場。在該補充行線^中之電 流的其他部份係用以增加在該選擇行35b之位元記憶體元 件之位置處的磁場。該等補充行線36入、36b可以相對於一 對應行35A、35B之記憶體元件32，在一列方向上被偏移地 放置。或者，該等補充行線36八、36β可以相對於一對應行 35A、35B之記憶體元件32，在一列方向上被對稱地放置。 一補充行線36可以在半導體製程中產生在一標準金屬層 中，而可以因此很容易地併入既存磁性記憶體生產製程 中，像是例如CMOS製程。 在該下文中’本發明之觀念係使用用於—cm〇s〇9〇製成 之電流線幾何形狀來說明。用於該等計算之幾何形狀係濟 結於表1中。線34、37、36A及36B分別係為行線34、列線 3 7，及第一及第二補充電流線3 6 A、3 6B。作盔 作t 、 1 f馬一範例，在 行35B中之一記憶體單元32B必須要被以兩個— u ’ 一進制數值 之一來寫入；例如或”1”。 O:\89\89328.DOC -18- 200426823 線 電流(毫安培） 寬度(奈米） 高度(奈米） 距離(奈米） 偏移(奈米） 34 1 540 325 110 0 37 0.94 160 140 50 0 36A 1 500 250 400 -320 36B -2 500 250 400 320 表1 ’’距離”是指在最靠近該相關線34、37、36A、36B之記憶體 元件32、32A、32B之自由層與最靠近該記憶體元件32、 32A、32B之線34、37、36A、36B的表面之間的距離。’’偏 移’’是指在一行線34之中心分別與該等補充行線36A、36B 之中心之間的距離。 作為一範例，在表1之實施例中，該補充行線3 6B之電流 位準係等於行線34與補充行線36A之電流位準的總和。因此 是可能可以設計一系統，在該系統中，補充行線36B對於行 線3 4及補充行線3 6 A兩者形成一返回電流路徑。一單一電流 供應可以被提供，其能夠產生所有包含的電流。 藉由將該電流引導進入該共享行線34及該等補充行線 36A、3 6B之一，然後讓該電流返回通過該其他補充行線， 或是藉由將該電流傳送通過該等補充行線36A、36B之一， 然後將該電流返回通過該共享行線34及該其他補充行線， 則可以使用一單極性電流供應40。取決於對該功能返回路 徑之補充行線36A、3 6B之選擇，作出該等行35A、35B之一 的選擇，用以產生一較高磁場。取決該電流在該共享行線 34中的方向，兩個二進制數值之哪一個（例如”〇”或” 1 ”）將會 被寫入在一選擇記憶體元件32係被建立。在一適當共享行 O:\89\89328.DOC -19- 200426823 線34中、在一 长 馬補充行線3 6Β中及在一適當列線37中之電 流所產生之磁場之在該選擇磁阻元件32Β中的組合合提供 能夠繼選擇記憶體元件32β之自由層之磁性向；之; 向/兹琢忒等磁場本身或是並非所有這些磁場的組合都 不能夠改變該儲存狀態。因此只有該選擇記憶體單元31係 被寫入’即使該共享行線係提供—磁場在兩鄰近行3从、 35Β之記憶體元件32中。一電源供應器（未顯示）係提供所需 =以產生料列電流、該等行電流及該等補充行電流之能 里。只有有限數量的記憶體單元31係表現於圖4中，但是實 際上該記憶體陣列30可以是任何的大小。 σ θ 所祝明，要在該行線34及在該等補充行線36Α 36Β中^^该電流方向，一對電流方向切換器⑴ϋ SL: SL2 ’像是例如半導體切換器或電晶It，及用以切換 該電流方向之切換機構（未顯示在圖11中）之切換器係被提 仏取决於數值是否需要被寫入在記憶體元件32A中或在 記憶體元件32B中，及取決於要被寫入之數值，該電流方向 切換器係藉由該切換機構帶到一適當狀態（開啟或關閉）。 假如一第一二進制數值（例如一”〇”）要被寫入於例如記憶 體7L件32B中，作為一範例，它會例如被要求在補充行線 36A中具有電流為」毫安培，在共享行線“中具有一電流為 _1毫安培及在補充行線36B中具有一電流為2毫安培。一電 源供應器41提供用以產生該要求電流之所需電源。切換器 SL1及SL2是處於二^大^二使得能夠傳導電流，例如它們被 關閉’而切換裔SL1及SL2是處於一狀態，使得阻斷電流， O:\89\89328.DOC -20- 200426823 例如它們被打開。由該電流供應40所提供之電流2·Ι係被分 割在該補充行線3 6Α及該共享行線34上，且重新組合而返回 到補充行線36Β。應注意的是在圖11中所表示的實施例中， 所有電流線34、36Α、36Β係利用在該記憶體矩陣之某一側 邊處之簡單短路來連接。

該等切換器SL1、SL2、SL1及SL2之全部邏輯功能（即對 於在兩元件32Α、32Β中寫入該等邏輯值）係說明於該等下列 之表中。SL1及SL1係分別處於相反狀態，即假如某一個係 導通，則另一個就沒有導通，而SL2及SL2也係分別處於相 反狀態。 SL1 0 1 元件32Α 0 1 元件32Β 1 0 SL2 0 1 元件32Α 0 0 元件32Β 1 1 當該等切換器SL1、SL2、SL1及SL2被選擇時，並非簡單 地就決定在該等電流線32Α、32Β、34中電流之極性。取決 f 於是否左邊或右邊元件32A、32B係要被寫入，該等切換器 SL1、互ϋ!"之功能係被逆轉。一個可能的替代方案會是使用 不銅的磁化狀態，用以在左邊及右邊元件中儲存一邏輯 值，即對於該等左邊元件32Α，一第一記憶體狀態例如 會是指例如”磁化到該左邊’’，而對於右邊元件32Β，一第一 記憶體狀態會是指’’磁化到該右邊’’。 該等切換器SL2及SL2辨別出在一共享行線34上分別寫 O:\89\89328.DOC -21 - 200426823 入在該左邊及右邊元件32a、32B上。 :同特定位元電流供應/汲取單元可以被組合成—層用 以字兀平行寫入之實體。這係概略地表示於圖12中。該電 流驅動器則是簡單地回應要以該下列方式被寫入之資料电 在例如一 8位元中二旦接收到字元1〇〇〇〇11〇,該等切 換器SU、SL2、SL丄、SL2係針對該等位元的順序以適當方 式加以關閉，使得能每寫入該順序i i小〇到^位 元内。因為在一共享電流線上之左邊及右邊位元無:同時 地被寫入，所以該寫入操作可以利用兩步驟來執行，夢由 先寫入該字元之奇數位元（左邊接著是料 偶數位W右邊元件=(MM_〇)。所有切換器犯、范則對於 该整個矩陣可以使用一罝一 、 ' 早k唬線來加以控制，例如奇數/ 偶數。 根據本發明之_每木k 乂、 月之““列，利用在該等不同通道中之潛在 電阻相等性，—單一電流供 4 不县蚀田e U、负位旱〜n.I)可以使用，而 於圖u中n。、不同較的電流供應（位準〜2,1)。該原理係綠製 二。對於該最後實行之決定應該是以在 電阻值中之較小變化為基礎 線 準。換言之，當在兮算木门" 不同電流供應位 、^守’在一放大間極電晶體附近所建立之一單“ 較佳控制。對於在该寺不同迴路中之該等電流位準有 圖14說明表婷士 電流汲… 法係藉由將該第-對位元的 貝廷到该弟二對位元的電流供應内，等等。假如

O:\89\89328.DOC -22- 200426823 該等切換器SL1、SL2、m2之每—個係適當地切換， 則該右邊内容可以被同時地寫入到每對位 一 ^ <杲一位元 内。因此，一較小電流供應40證明是合適的，因此節省基 板區域，例如矽區域。在該方法中，一較小功率消：之‘ 點係與一快速寫入時間及一低尖峰電流相結合。在mram 之模組化方法中，較小記憶體組或區塊可以用以減少該整 體電流線電阻。這典型地是被完成以減少在該等電流線上 之電壓損失。 ' 寫入資料之額外方法可以被介紹用以字元平行寫入。在 。亥乾例中，所有該等奇數位元（即每個共享線之左邊位元 32A)係先被寫入，接著是該等偶數位元（即該等右邊位元 2B)所有切換為§乙2、SL2則可以對該整體矩陣使用一單 一信號線來加以控制，例如奇數/偶數。 在該範例中，因為偶數及奇數位元之寫入必須要被分 開，兩個字兀能夠係被交錯。一記憶體組則係由兩倍在一 字兀中之位兀數量所組成。假設使用一 8位元字元，則兩個 不同子元可以被寫入在某一線上，因此合計為丨6個位元。 例如 字元1，對於該等左邊位元：〇11〇11〇() 字元2,對於該等右邊位元：im〇〇〇〇 又錯的’這給予：01 11 1101 1010 00 00 凛切換态順序則會是，卩時間為函數： 字元1之寫入字元2之寫入 SL1 -01101100.

O:\89\89328.DOC -23- -00001111- 200426823 bL1 -10010011- -11110000-SL2 冬 小 SL2 -1 - -〇_ 圖6說明该磁場組成輪廓，正交於該等選擇電流線％、 36Α、36Β ’對於圖5之實施例，具有電流值如同在表}中所 給予。藉由適當地挑選電流線的尺寸，如同上面之表丨，該 磁場極端值可以在該等裝置32Α、323之一處被局部化，在 所假設範例中係在該裝置32B處。圖表5〇係為一圖表，假設 通過該共享行線34之電流係簡單地返回通過該補充行線 36Β，其對應於該選擇行35Β。應注意的是一高磁場係產生 於該選擇記憶體元件32Β處。不幸地，在—鄰近、非選擇位 元或記憶體元件32Α處之磁場在該組態中也是相當高。一良 好估計是該處之場係大約一半於該選擇位元或記憶體單元 32Β的大小，這也可以在圖6之圖表5〇中觀察到。在該非選 擇記憶體元件32Α處之磁場可以藉由使用該補充行線36α 來加以減少，其對應於該非選擇行35Α。電流係被傳送通過 該共享行線34及該補充行線36Α，其對應於該非選擇行 35Α，因此有效地產生一相反磁場在該非選擇記憶體元件 32Α處，使得該串音會被壓抑，然後係返回到該補充行線 36Β’其對應於該選擇行35Β。該方法令在該非選擇元件32α 處之磁場可以減少到該最大場之〜25%，如同圖6之圖表Η 中所表示。該場輪廓尚可以利用適當挑選該幾何形狀來進 一步改良’即電流、寬度、高度、偏移、重疊等等，同時 考慮到先進半導體設計所添加的幾何限制。 O:\89\89328.DOC -24- >823 圖7說明一 3維磁場輪廓，即以 小，假設沒有電流傳送通過一非 方向為函數之大 36A。在所假定範例中 ^仃35A之補充行線 使得兩個用以寫入之磁化：7線37t之電流係經過挑選， 之兹化組成係相等，其 幅度。該可能擾動半選擇，、、、〇予该取佳雜訊 十、擇％60(在最大2維的場大小的7〇% 處，即只包含某-場組成)是相當清楚可見。 功率消耗係被加以分析。彳^ 假5又该原始電流線4(對應於圖5 中之订線34之斜線部分）且古 ^ aH有一電阻尺，它是假設根據本發 明之較寬的電流線34之電阻係近乎為r/25。 假如一電流1係被傳送通過一具有電阻汉之電流線，該電 流線具有與一記憶體元件相同的寬度而被相對於該記憶體 儿件對稱地放置，則所需用以在該記憶體元件中產生-磁 場Η之功率係為R.i2。假如該功率效率係定義為在用以產生 一磁場之功率消耗與該產生磁場本身之間的比值，則該情 形之功率效率係為。為了獲得一磁場211具有該組 悲，一電流21可以被傳送通過該電流線。則所需要的功率 係為R.(2I)2，及該功率效率係為np/H。然而，假如一電 流I係被傳送通過一行線，而一對應返回電流係被傳送通過 一返回路徑、該記憶體元件、該行線及該返回路徑，其具 有該相同寬度及被相對於彼此之間對稱地放置，所需用以 在該記憶體元件中產生一磁場2H之功率係為（r.i2+r.i2)， 而該功率效率係為（R.I2+R.I2)/(2H)，或是為（R.I2)/H。這是 指藉由使用一功能返回路徑（即一返回路徑，其實質上係促 成一磁場在一選擇記憶體單元中之產生），在該磁性記憶體 O:\89\89328.DOC -25- 200426823 單元^所產生之磁場對於一相同功率消耗係被加倍。 或是因此藉由傳送電流通過該共 摆一 子仃綠34及對應於該選 擇订線35B之補充行線遍（如同在圖6中之圖㈣），窄 對於相同電流可以被增加術，而該功率消耗係減少 鳩=_劝目細2)。對於—返回路徑，其會相等^ 成^亥正個立劳’而使得—石％ 3ί被彡日 使仟磁场獲侍較鬲的增加。然而，對於 一相同功率消耗，藉由贫雷、Γ、、隹 _ 猎由°亥电机位準之縮放，該場係增加 5 0%。 當使用-第-補充行線36Β，會增加在一選擇行35β中之 磁場而使用—第二補充行線36α，會減少在―鄰近、非㈣ 订35Α中之磁場時，該等電流位準可以加以挑選，使得所有 該電流係被傳送通過行線36Β，然後以一平行方法分布在Μ 及36Α之上。對於從表ζ中所取得的電流位準，功率消耗係 相對於該原始數字線設計增加—係數3，這會導致—有效場 增益為i.9。為了再該原始設計中實現該增益，線性電流縮 放會導致消耗增加-係數為3.6，這會超過該電子遷移的極 限。再次地’對於一相同消耗，這仍然會導致—Μ%有效 場增加。 O:\89\89328.DOC 26- 200426823 參考號碼 電流 最大場 (kA/m/mA) 只針對某一場組 成之功率消耗 整體功率消耗(包 含位元線） 簡單線 —------ 4 1毫安培 0.782-100% RI2 2R.I2 具有返回之線 (未顯示） 1毫安培 -1亳安培 1.522-200% 3.R.I2 具有返回(偏移） 之較寬線 — 34 36B 1亳安培 -1亳安培 1.066-140% 2(R/2.5)I2=〇.8.r I2 1.8· R-I2 相同寬度 不同電流位準 4 口 FH 办 rit ----- 34 36B 1亳安培 -2毫安培 1.627-210% (R/2.5)_(I2+(2.I)2) = 2RI2 3RI2 相「〇j見度 不同電流位準 (參考表I) 34 36A 36B 1毫安培 1毫安培 -2毫安培 1.470-190% (R/2.5)-(2-I2+(2*I) 2)=2.4. R. I2 3-4RI2 使用一共旱數字線之最大可達成磁場可以到1 〇 kA/m，如 藉由線性縮放所獲得結果之計算，其考慮該最大電流密度 不應該超過1〇7 A/cm2，或換言之，每（100奈米）2線段i毫安 培。在所給予範例中，在行線36B中之最大電流因此係受限 於12毫安培。 根據本發明之一另外實施例，通量導引包覆層7〇、71 (圖 8)係被提供在該等行線34處、在該等補充行線36A、36B處 及/或在該等列線3 7處。這些通量導引包覆層7〇、71係屬於 南磁導率及磁軟性（低矯頑值），像是例如鐵化鎳（NiFe)。這 些通量導引包覆層70、71導致該磁場之較佳局部化到該選 擇單元之區域。在場大小中之係數為2之增益可以利用該方 式來實行。再者，對於鄰近記憶體元件32之選擇性可以增 強，因此在鄰近記憶體元件32中的串音係藉由使用該等^ 量導引包覆層、71來減少。該等通量導引包覆層7〇、η 會只有覆蓋一列線37、行線34或補充行線36A、36B之某一 側，較佳地是遠離該記憶體元件32之側，或是為了最大攻 率’它會覆蓋到其之三侧（如圖8中所示）。該等通量導引包 O:\89\89328.DOC -27- 200426823 覆層70、71之使用會增加磁場位準。再者，該磁場均質性 會改良，而對於該鄰近位元之串音可以大量降低。在节^ 施例中’這是指在用以減少在該非選擇位元或記憶體元件 32Λ處之場的補充行線36A中的電流有可能會挑選更小，或 甚至被刪除。 如同在本發明中所描述之在電流線中的通量導引包覆層 70、71之實行在技術上相較於先前整合架構係變得更為簡 單。由於戎大i增加的電流線橫斷面，藉由實行包覆層％、 71之橫斷面的有效損失係受到相當限制，這會讓它變成更 為吸引人的選擇。 應了解的是雖然較佳實施例、特定結構及組態、還有材 料已經在此針對根據本發明之裝置加以討論，但是在形式 及細節上各種變化及修正要在不背離本發明之範圍及精神 下進行。 【圖式簡單說明】 本發明之這些及其他特性、特徵及優點將會從該下列詳 細描述，結合該等伴隨圖示變得更為清楚，該等圖示係利 用範例來說明本發明之原理。該描述只為了範例而提出， 沒有限制本發明之範圍。下面所引用參考數圖示係指該等 附屬圖。 圖1係為根據該先前技藝，在一陣列中一用以連接之 MRAM單元的電氣表示； 圖2係為根據該先前技藝之一 2χ2陣列的MTJ單元的概略 正視圖，

O:\89\89328.DOC -28- 200426823 圖3係為根據該先前技藝之1T-1MTJ MRAM之典型整合 部分之上視圖及橫斷面圖示； 圖4係為根據本發明之一實施例，一具有共享行線之整合 布局的上視圖及杈斷面圖示，該橫斷面圖示說明根據本發 明之補充行線，其對該上視圖已經移除； 圖5說明本發明在一1HMTJ MRAM中之共享電流線的 觀念； 圖6係為共享一行線之一選擇及一非選擇行所計算磁場 組成輪廓的獨纟。在一第一範例中表示一返回路徑係由影 響在该選擇行處之磁場的補充行線所形成。在一第二範例 中表示一返回路徑係由影響在該選擇行處之磁場的第一補 充行線，及一影響在該非選擇行處之磁場之第二補充行線 所形成； 圖7係為說明一計算3維磁場振幅之圖表，其考慮在該列 線、該行、線 '影響在該選擇行處之磁場之補充行線及影響 在该非選擇行處之磁場之補充行線中的電流；； 圖8係根冑#外具有電流線之包覆之實施例，說明本發 明之觀念； 圖9係為根據該先前技藝之具有共享行線之整合佈局的 上視圖及橫斷面圖示，· 圖1〇係為根據該先前技藝之具有密度改良的具有共享行 線之整合佈局的上視圖及橫斷面圖示； 圖11係為產生不同電流路徑的概略解釋； 圖12係為根據本發明用於字元平行寫人操作之謝财 O:\89\89328.DOC -29- 200426823 構之概略圖示； 圖1 3係為本發明之〜 另外具有一單一電流供應之實施例 之概略圖示，用以同0士 ^ , J 4提供相等分佈的電流給在一字兀中 之不同位元； 圖14概略地說明 ^ /,α 一連續單一電流供應字元♦彳 MRAM。 相同參考數字係指相㈣類似元件。 2 6 8 10 12 14 16 18 20 22 24 Τ

R 30 磁阻記憶體單元 磁阻記憶體元件 數字線 位元線 字元線 固定或釘紮層 自由層 介電障礙 上接觸點 金屬化層 通道 直流電連接（galvanic) 地線 電晶體 電阻 矩陣

O:\89\89328.DOC -30- 200426823 31 磁 阻記 憶 體 單 元 32 磁 阻記 憶 體 元件 32A 、32B 磁 阻元件 34 行 線 35A 、35B 鄰 近行 36A 、36B 補 充行 線 37 列 線 40 電 流供 應 41 電 源供 應 器 SL1 、SL2 切換器 60 可 能擾 動 的 半 選擇場 ΊΟ、 71 通 量導 引 包 覆 層 80 讀 取字 元 線 及 寫入字元線 81 位 元線 82 記 憶體 單 元 O:\89\89328.DOC - 3 1

Claims (1)

1. 拾、申請專利範園： 丸種具有邏輯性以列及行的方式安排所配置之磁阻記 L體單元的陣列，每個記憶體單元包含一磁阻元 矩陵6人 ^ L各一組行線，一行線係為一連續傳導條，其係磁 11可耦合於一行之記憶體單元之每一個的磁阻元件，一 Y線係被兩鄰近行所共享，該共享行線具有一區域，該 區域貫質上係在共享該行線之兩鄰近行之磁阻元件上 t伸，该陣列因此包含每行至少一補充行線，用以在共 子该行線之鄰近行之一的磁阻元件中產生一局部 0 2 1 • t申請專利範圍第丨項之陣列，其中一補充行線對於一 行線所攜帶之電流，形成一返回電流路徑。 士則述申請專利範圍中任一項之陣列，尚包含一組列 線每個列線係為一連續性傳導條，其係為磁性可耦合 於一列之記憶體單元之每一個的磁阻元件。 4·如則述巾請專利範圍中任—項之陣列，其中—行線及一 補充仃線係配置在一行之磁阻元件的相對側邊處。 5_如刖述申請專利範圍中任-項之陣列，其中-行的磁阻 元=係相對於—補充行線，在—列方向上偏移地放置。 6· 士⑴述巾睛專利範U[中任—項之陣列，其中該等行線係 具有一通量導引包覆層。 7.如別述中請專利範圍中任—項之陣列，其中該補充行線 係具有一通量導引包覆層。 8· 士申明專利乾圍第3到7項之任一項之陣列，其中該等列 O:\89\89328.DOC 200426823 線係具有一通量導引包覆層。 9 · 一種非揮發性記憶體，其包含具有如申請專利範圍第工 項之磁阻記憶體單元的陣列。 10· —種寫入一具有邏輯地以列及行方式安排所配置的磁 阻記憶體單元之陣列的方法，每個單元包含一磁阻元 件，其包含： 施加電流於一列線； 施加電流於一由兩行所共享之行線；及 施加電流於至少某一補充行線，用以在該行線上之記 憶體元件之一中產生一局部化磁場。 11· 一種製造一具有磁阻記憶體單元之陣列的方法，其包 含： 提供邏輯地以列及行的方式安排所配置之磁阻記憶 體早元’每個单元包含一磁阻元件； 提供一組行線，一行線係為一連續性傳導條，其係磁 F生了耗&於一行之兄丨思體單元之每一個的磁阻元件，一 行線係被兩鄰近行所共享，該共享行線具有一區域，該 區域貝貝上係在共旱该行線之兩鄰近行之磁阻元件上 延伸； 提供每行至少一補充行線，用以在共享該行線之鄰近 行之一之磁阻元件中產生一局部化磁場。 O:\89\89328.DOC -2-