CN100576345C - 带有共享电流线路的磁存储器体系结构 - Google Patents
带有共享电流线路的磁存储器体系结构 Download PDFInfo
- Publication number
- CN100576345C CN100576345C CN200380104340A CN200380104340A CN100576345C CN 100576345 C CN100576345 C CN 100576345C CN 200380104340 A CN200380104340 A CN 200380104340A CN 200380104340 A CN200380104340 A CN 200380104340A CN 100576345 C CN100576345 C CN 100576345C
- Authority
- CN
- China
- Prior art keywords
- alignment
- row
- line
- magnetoresistive element
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 146
- 230000015654 memory Effects 0.000 claims abstract description 87
- 238000003860 storage Methods 0.000 claims abstract description 41
- 230000008878 coupling Effects 0.000 claims abstract description 9
- 238000010168 coupling process Methods 0.000 claims abstract description 9
- 238000005859 coupling reaction Methods 0.000 claims abstract description 9
- 230000008520 organization Effects 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 11
- 230000008901 benefit Effects 0.000 abstract description 7
- 239000011159 matrix material Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 22
- 230000005415 magnetization Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 239000013598 vector Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000452 restraining effect Effects 0.000 description 3
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 230000005293 ferrimagnetic effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910000863 Ferronickel Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种磁或磁阻随机访问存储器(MRAMs)。本发明提供一种具有设置成逻辑组织的行和列的磁阻存储单元的阵列，每一存储单元包括磁阻元件(32A，32B)。该矩阵包括一组列线(34)，列线(34)是连续的导电带，其可以与列的每一存储单元的磁阻元件(32A，32B)磁耦合。两个相邻的列共享列线(34)，该共享列线(34)的区域基本上在共享该列线的两个相邻列的磁阻元件上延伸。根据本发明，该阵列而且每列包括至少一个辅助列线(36A，36B)，用于在共享该列线的其中一个相邻列的磁阻元件(32A，32B)中产生局部磁场。本发明的优点是，存储单元的密度相比于带有共享列线的现有技术的存储器件可以得到提高，从而减少了制造MRAM存储器所需要的空间。
Description
技术领域
本发明涉及一种磁或磁阻随机访问存储器(MRAMs)，并且更具体地涉及一种以最大电流密度产生更高磁场的方法和装置。
背景技术
当前许多公司考虑将磁或磁阻随机访问存储器(MRAM)作为闪速存储器的接替者。其有能力替代除了最快的静态RAM(SRAM)存储器之外的所有存储器。其是非易失性存储器件，这意味着不需要电源来维持所存储的信息。这是其优于大多数其它类型的存储器的优势。
MRAM概念最初由Honeywell Corp.USA开发，并且使用磁多层器件中的磁化方向作为信息存储，并且所得到的阻抗差用于信息读出。与所有的存储器件相同的是，MRAM阵列中的每一单元必须能够存储表示“1”或“0”的至少两个状态。
存在不同种类的磁阻(MR)效应，其中当前最重要的是巨磁阻(GMR)和隧道磁阻(TMR)。GMR效应和TMR或磁隧道结(MTJ)或自旋相关隧道(SDT)效应使得有可能实现非易失性磁存储器等。这些器件包括薄膜堆，其中至少两个薄膜是铁磁或亚铁磁，并且其通过非磁性隔层分开。GMR是用于带有导体隔层的结构的磁阻，而TMR是用于带有电介隔层的结构的磁阻。如果在两个铁磁或亚铁磁薄膜之间放置非常薄的导体，那么当薄膜的磁化方向平行时，该复合多层结构的有效面内阻抗最小，并且当薄膜的磁化方向逆平行时最大。如果将薄膜电介隔层放置在两个铁磁或亚铁磁薄膜之间，观察发现当薄膜的磁化方向平行时，薄膜之间的隧道电流最大(或者于是阻抗最小)，并且当薄膜的磁化方向逆平行时，薄膜之间的隧道电流最小(或者于是阻抗最大)。
磁阻通常测量为从平行磁化状态变为逆平行磁化状态的上述结构的阻抗的百分比增加。TMR器件比GMR结构具有更高的百分比磁阻，并从而能够用于更高的信号和更高的速度。最近的结果表明，隧道具有超过40％的磁阻，相比之下良好的GMR单元中的磁阻为6-9％。
MRAM包括多个设置成阵列的多个磁阻存储单元1。图1中所示为一个这种现有技术的存储单元1。每一存储单元1包括磁阻存储器元件2、数字线4和位线6的第一交点、位线6和字线8的第二交点。该存储单元1通过位线6串联耦合成列并通过数字线4和字线8串联耦合成行，从而形成阵列。所使用的磁阻存储器元件2例如可以是磁隧道结(MTJs)，但并不限于此。
如图2中所示，该MTJ存储器元件2通常包括分层结构，其具有固定层或钉扎层10、自由层12以及位于中间的电介阻挡层14。该MTJ存储器元件2而且包括在该磁性自由层12上形成下电触点22和上电触点16的非磁性导体。该磁性钉扎层10和磁性自由层12例如都可以由NiFe组成，并且该电介阻挡层14例如可以由AlOx形成。通过在其中具有电介层14的铁磁或亚铁磁层10、12的该包层上施加较小的电压，电子可以隧道穿透该电介阻挡层14。
磁性材料的钉扎层10具有通常指向相同方向的磁向量。自由层12的磁向量是自由的，但是受到该层物理大小的限制，而可能指向两个方向：与该钉扎层10的磁化方向平行或逆平行。
通过将MTJ存储器元件2连接到电路中使用，使得从电流从一个磁性层垂直的流经通过元件2到达另一层。该MTJ单元1可以通过与诸如晶体管T的开关元件串联的电阻R电学地表示，如图1中所示。电阻R的阻抗大小取决于存储器元件2的磁性自由层和钉扎层的磁向量的方向。当该磁向量指向相反方向时，MTJ元件2具有相对较高的阻抗(HiRes)，并且当该磁向量指向相同的方向时，MTJ元件2具有相对较低的阻抗(LoRes)。
图2中所示的示意立视图为2×2阵列的现有技术存储单元。在包括多个MRAM单元的MRAM阵列中，垂直的导电线4、6在每一位或存储单元2的下面和上面通过，携带产生切换磁场的电流。每一位的设计，使得当电流仅仅施加到一个线上时其不会切换，但是当电流通过在所选择的位交叉的两个线4、6时才切换(只有当自由层的磁向量与切换磁场的方向不一致时，才会出现切换)。
在MTJ存储单元和单元1的阵列中设置有数字线4和位线6，其中数字线4在该存储器元件2的一侧沿着阵列的行布置，并且位线6在该存储器元件2的另一侧沿着阵列的列布置，为了清楚，图2中的结构需要部分反向：数字线4物理地在该MTJ元件2的下面穿过(在该MTJ元件2朝向其中设置有晶体管T的基层的侧边)，并且位线6物理地在该MTJ元件2的上面穿过(在该MTJ元件2背向其中设置有晶体管T的基层的侧边)。然而，如果那样画，位线6就会挡住磁阻元件2，其是该附图更相关的部件。
该存储器元件12通过互连层16以及多个金属化层18并经由20与晶体管T连接。该存储器元件12与该位线6之间存在电连接22。每一存储单元1的晶体管T与地线24连接。
在写和编程模式中，所需的电流流经通过所选择的数字线4和位线6，使得在它们的交点产生峰值磁场，足以将该MTJ元件2的自由层12的极性切换，从而将该MTJ元件2的阻抗从LoRes(低阻抗)状态切换到HiRes(高阻抗)状态，或者相反(取决于电流通过位线6的方向)。此时，所选择的存储单元1(位于所选择的数字线4与所选择的位线6的交点处的存储单元)中的诸如晶体管T的开关元件处于截断状态，例如通过保持该字线8上的电压为高(在开关元件是晶体管T的情况下为0伏特)。所选择的数字线4和所选择的位线6中的电流是这样的：它们一起提供的磁场可以改变所选择的存储器元件的自由层的磁向量的方向，但是任何一条线中的电流都不能改变存储状态。因此，只写入所选择的存储器元件，而不写与所选择的数字线4或位线6相同线上的任何其它存储器元件。
图3示意性的描述了用于现有技术的高密度MRAM单元1的集成方案。通过发送电流通过位线6和数字线4在芯片上产生磁场，它们通常称为电流线，并且所产生的磁场与通过电流线的电流成比例。为了得到更高的磁场，需要使用更高的电流。然而，低功率应用要求低电流。这些是相矛盾的要求。最好能够将MRAM技术缩小到低于100nm以下的区域，以得到更小的存储器，但并不容易。也将定标规则应用于电流线，特别是它们的交点。电流线中的电流密度限制到约107A/cm2，典型地是用于Cu的电迁移 在更高的电流密度就发生电迁移，即金属原子迁移到电流线中，导致金属线的断线。上述限制将Cu电流线中的电流上限设置为每100nm×100nm部分1mA。换言之，当按比例缩小现有技术的磁阻存储器件时，可以产生的磁场幅度受到限制。由于按比例缩小并结合固定的电迁移限制时得到更小的横截面电流线，磁场产生并不成比例的缩小。从图3可以看到，数字线具有并不理想的几何尺寸(宽度小于高度)。
而且，为了长时保持该数据位的热稳定性，当按比例缩小MRAM器件时，切换磁场典型地增加。磁元件典型地具有某一纵横比，以通过形状各向异性稳定合适的磁化方向。然而，更小的尺寸就导致固定纵横比的切换磁场增加。因此，更小的器件的纵横比应该减小。另一方面长时热稳定性，即数据保留要求抵抗切换的某一最小的能量势垒(KuV)，其基本上设置为该切换磁场的最小值(约Ku)。
在US2002/0057593中，公开了一种具有高集成存储器阵列的薄膜存储器件。图9中所示分别为顶视图和截面图。对应于各个存储单元行设置有读字线和写字线80，并且对应于各个存储单元列设置有位线81。和参考电压线。相邻的存储单元82至少共享这些信号线中的一个，例如位线81。结果，设置在整个存储器阵列中的信号线的间距变宽。于是，可以有效地设置存储单元，得到改进集成度的存储器阵列。然而，为了正常地进行数据读和写操作，通过该单个位线81同时选择的多个存储单元82不必从该写字线80同时接收数据写磁场。相应地，可替换地设置单元82。图9描述了该存储器矩阵的替换装填。该实施例的缺点是密度损失明显。通过将存储单元82移位靠得更近，例如通过将触点与晶体管对齐有可能得到某种密度改进，如图10中所示。图10的截面图中虚线内所示的为相邻的写字线80上的元件。当信号线(位线81下面)工作时，位线81的宽度只能够得到较小的改进。该实施例还具有的缺点就是丢失了大量的存储器密度。
US6385083描述了一种MRAM器件，包括磁存储单元的阵列。位线在阵列的一侧沿着y方向延伸。对于阵列中的每一列，可能有一个位线。字线在阵列的相对侧沿着x方向延伸。字线与存储单元之间沿着y方向偏移。每一个存储单元位于两个相邻的字线之间并部分与之重叠。选定的存储单元“可见”三个线(选定的位线和选定的两个相邻的字线)产生的磁场，这三个磁场在结合在一起时对于改变选定的存储单元的磁化方向来说足够强，而仅两个磁场的结合对于改变“可见”这些磁场的存储单元的磁化方向来说不够强。
发明内容
本发明的目的是提供一种用于改进磁场产生的器件和方法。改进的磁场产生包括：对于给定的电流密度产生更高的磁场和/或减少与相邻的、未选择的存储单元的串扰，和/或在整个存储器件产生均匀性更好的磁场。
根据本发明的方法和器件实现上述目的。
本发明提供一种具有设置成逻辑组织的行和列的磁阻存储单元的阵列，每一存储单元包括磁阻元件，该阵列包括一组列线，列线是连续的导电带，该导电带可以与一列的每一存储单元的磁阻元件磁耦合，两个相邻的列共享一个列线，该阵列进一步包括每列至少一个辅助列线，用于在共享该列线的其中一个相邻列的磁阻元件中产生局部磁场，所述阵列的特征在于：该共享列线具有在共享该列线的两个相邻列的磁阻元件的宽度上延伸的区域。根据本发明，该阵列而且每列包括至少一个辅助列线，用于在该列的磁阻元件中产生局部磁场，在写入期间，相邻列的所述辅助列线分别产生增加相邻列中所选列的磁阻元件处的磁场的局部磁场，以及减少相邻列中未选列的磁阻元件处的磁场的局部磁场。本发明的优点是，存储单元的密度相比于带有共享列线的现有技术的存储器件可以得到提高，从而减少了制造MRAM存储器所需要的空间。
根据本发明的实施例，辅助列线可以形成用于列线所携带的电流的返回电流路径。根据流经通过该返回电流路径的电流产生的磁场用来增加所选列的存储器元件中的磁场。该增加的磁场例如可以更好地写存储器元件。
该阵列而且可以包括一组行线，每一行线是连续的导电带，其可以与行的每一存储单元的磁阻元件磁耦合。流经通过对应于所选存储单元的行线的电流、通过对应于所选存储单元的列线的电流、以及通过对应于所选存储单元的返回列线的电流所产生的复合磁场足够高，可以切换(取决于该存储单元的内容)所选存储单元的磁阻元件的磁状态。流经通过任何一个所提到的电流线的电流所产生的磁场、或者不是通过所提到的全部电流线的电流所产生的磁场的组合优选地不够高，不能提供切换磁场。本发明的优点是，较低的电流级可以发送通过行线、列线以及返回线，同时还可以产生切换磁场。
在本发明的实施例中，在磁阻元件的列的相对侧设置有列线和辅助列线，
可以在行方向上关于辅助列线的中心偏移地放置一列磁阻元件。
该列线和/或辅助列线和/或行线可以设置有磁导(flux guiding)包层。这种包层的优点就是，该列线中的磁场更加集中，并且减少了串扰，因此避免了对相邻位进行不想要的编程。
本发明也提供一种非易失性存储器，包括具有如上所述的磁阻存储单元的阵列，即如上所述的阵列，其中设置有适当的行和列驱动器。该方法包括：提供设置成逻辑组织的行和列的磁阻存储单元，每一单元包括磁阻元件，提供一组列线，列线是连续的导电带，该导电带可以与一列的每一存储单元的磁阻元件磁耦合，两个相邻的列共享一个列线，该共享列线具有在共享该列线的两个相邻列的磁阻元件上方延伸的区域，提供每列至少一个辅助列线，用于在该列的磁阻元件中产生局部磁场，所述方法的特征在于：提供列线包括提供具有在共享该列线的两个相邻列的磁阻元件的宽度上延伸的区域的列线。
附图说明
根据下面的详细描述并结合附图可以明显看到本发明的这些和其它特征、特点和优点，其中附图通过范例的形式描述本发明的原理。该说明仅仅是用于示范，而不限制本发明的范围。下面所引用的参考附图称为附图。
图1是用于连接在根据现有技术的阵列中的MRAM单元的电学表示。
图2的示意立视图是根据现有技术的MTJ单元的2×2阵列。
图3的顶视图和截面图是根据现有技术的用于1T-1MTJ MRAM的典型集成布局。
图4的顶视图和截面图是根据本发明实施例的带有共享列线的集成布局，该截面图所示为根据本发明的辅助列线，其在顶视图中被除去。
图5所示为在1T-1MTJ MRAM中本发明的共享列线概念。
图6的图形为对于所选择的和未选择的共享列线的列所计算的磁场分量轮廓。第一种情况表示其中通过在所选择的列上影响磁场的辅助列线形成返回路径。第二种情况表示其中通过在所选择的列上影响磁场的第一辅助列线形成、以及在未选择的列上影响磁场的第二辅助列线形成返回路径。
图7的图形所示为考虑了行线、列线、在所选择的列上影响磁场的辅助列线以及在来选择的列上影响磁场的辅助列线，所计算的三维磁场幅度。
图8所述为根据进一步的实施例带有电流线包层的本发明的概念。
图9的顶视图和截面图是根据现有技术的带有共享列线的集成布局。
图10的顶视图和截面图是根据现有技术的带有共享列线的集成布局，并带有密度改进。
图11的示意说明是不同电流路径的创建。
图12的示意图是根据本发明，用于字并行写操作的MRAM结构。
图13的示意图是本发明进一步的实施例，带有单个电流源，用于向字中不同的位同时提供相等分布的电流。
图14示意性地描述了一系列单个电流源的字并行MRAM。
在不同的附图中，相同的附图标记表示相同的或类似的元件。
具体实施方式
现在参照特定的实施例并结合特定附图描述本发明，但本发明并不限于此，而是通过权利要求书来限制。所描述的附图仅是示意性和非限制性的。在附图中，某些元件的尺寸可能被扩大，并且为了说明而没有按比例描绘。其中在本说明和权利要求中所使用的词语“包括”并不排除其它元件或步骤。当指代单数名词所使用的不定冠词和定冠词，例如“一”或“一个”、“该”可以包括多个该名词，除非另外有特定的说明。
而且，在说明和权利要求中所使用的词语第一、第二和第三等用于在类似的元件之间区分，并且不必用于描述顺序或次序。应该理解的是，这样使用的词语在适当的条件下可以互换，并且此处所描述的本发明的实施例能够以除了此处所描述或说明之外的其它顺序操作。
根据本发明的实施例，如图4中所示，磁阻存储单元31的矩阵30被逻辑组织成行和列，每一存储单元31包括磁阻存储器元件32。在整个说明中，所使用的词语“水平”和“垂直”用来提供坐标系，并仅仅为了简化说明。它们并不必须指的是该器件的实际物理方向，但是也可以是。而且，使用词语“列”和“行”用来描述链接到一起的阵列元件的设置。该链接可以是行和列的笛卡儿阵列，但本发明并不限于此。本领域的熟练技术人员会理解的是，列和行可以简单的互换，并且这些词语在本公开文件中也可以互换。而且，也可以构建非笛卡儿阵列，并且其包括在本发明的范围内。相应地，词语“行”和“列”应该广义地解释。为了在这种广义解释中简化，权利要求参照逻辑组织的行和列。通过这样就意味着，存储器元件的组以拓扑的线性交叉方式链接起来，但是物理或拓扑结构并不必如此。例如，行可以是环形的，而列是半径，并且在本发明中这些环和半径描述为“逻辑组织”的行和列。词语“行”和“列”可以互换。而且各种线的名称，例如位线和字线、或行线和列线表示的是用来简化说明和指代特定功能的类属名，并且该字的特定选择并不意欲对本发明做任何限制。应该理解的是，所有这些所使用的词语只是便于更好地理解所描述的特定结构，并不意欲对本发明做任何限制。
根据本发明，设置列线34，其是连续的导电带，例如是铜线，其可以与阵列30中列的磁阻元件32磁耦合。每一个这些列线34都被阵列30中磁阻元件32的两个相邻列35A、35B共享。列线34的区域是这样的，其基本上至少在共享该列线34的两个相邻列35A、35B的磁阻元件32上延伸，如图4中所示，并且对于每一行都是这样的。该列线34的区域可以使得其基本上在两个列35A、35B的全部宽度上延伸，但是其并不必须如此。根据本发明，通过在两个相邻列35A、35B上共享该列线34，所创建的单个电流线具有比现有技术的MRAM器件中相邻列的每一电流线4大的多的横截面，如比较图3和图4可以看到。与现有技术相反的是，共享一个并且相同列线34的两个不同列35A、35B中的两个存储器元件32设置在一个单独的行上。
使用如图3和图4中所表示的存储器元件32的交织镜像结构，通过共享相邻晶体管(在图3和图4中未示出)之间的一个触点来节省晶体管触点。
如图4中所示，并且更加示意性地如图5中所示，即使当按比例缩小磁阻存储器元件时，甚至在低于100nm的设计中，矩形电流线、列线34具有的高度H可以小于宽度W。使用高度H小于宽度W的列线34使得所产生的磁场更均匀。而且根据本发明的共享列线34的横截面大概是三倍，这就表明通过该列线34的峰值电流可以显著地增加，而没有电迁移的危险。
为了在该共享列线34上的一个位或存储器元件32中，例如在存储器元件32B中产生局部磁场，不仅必须通过发送电流通过适当的行线37产生磁场，而且根据本发明，进一步必须通过发送电流通过适当的辅助列线36B产生磁场。行线37是连续的导电带，例如是铜线，其可以与阵列30中行的磁阻元件32磁耦合。辅助列线36、36A、36B是连续的导电带，例如是铜线，其可以与阵列30中列35A、35B的磁阻元件32磁耦合。该辅助列线36和共享列线34优选地分别位于存储器元件32的列的相对侧上。该辅助列线36可以是单独并独立驱动的列线，其磁场至少影响共享该列线34的列35A、35B的所选列35B的存储器元件32，以在所选列35B的存储器元件32增加所产生的磁场。该辅助列线36而且可以影响共享该列线34的列35A、35B的未选列35A的存储器元件32，以在未选列35A的存储器元件32降低所产生的磁场。可替换地，通过该辅助列线36所产生的磁场对共享该列线34的列35A、35B的所选列35B的存储器元件32的影响可以多于对未选列35A的存储器元件32的影响。根据实施例，该辅助列线36可以是来自列线34的返回路径线。该辅助列线36可以是单个电流线，或者其可以包括多个电流线。例如在该辅助列线36由多个电流线组成的情况下，辅助列线36中的部分电流可以用来在未选列35A的位或存储器元件32的位置产生相反的磁场，以减少或消除列线34在那里所产生的磁场。辅助列线36的其它部分的电流可以用来在所选列35B的位存储器元件32的位置增加磁场。可以关于存储器元件32的对应列35A、35B在行方向上偏移地放置辅助列线36A、36B。可替换地，可以关于存储器元件32的对应列35A、35B在行方向上对称地放置辅助列线36A、36B。
可以在半导体处理中的标准金属层中创建辅助列线36，并于是可以包括在现存的磁存储器生产工艺，诸如CMOS处理工艺。
下面，使用典型地用于CMOS090工艺的电流线几何说明本发明的概念。用于计算的几何归纳在表1中。线34、37、36A和36B分别是列线34、行线37、以及第一和第二辅助列线36A、36B。作为范例，列35B中的存储单元32B必须写有两个二进制值：例如“0”或“1”。
| 线 | 电流(mA) | 宽度(nm) | 高度(nm) | 距离(nm) | 偏移(nm) |
| 34 | 1 | 540 | 325 | 110 | 0 |
| 37 | 0.94 | 160 | 140 | 50 | 0 |
| 36A | 1 | 500 | 250 | 400 | -320 |
| 36B | -2 | 500 | 250 | 400 | 320 |
表1
“距离”是最靠近相关线34、37、36A、36B的存储器元件32、32A、32B的自由层、以及最靠近存储器元件32、32A、32B的线34、37、36A、36B的表面之间的距离。“偏移”是列线34的中心分别与辅助列线36A、36B的中心之间的距离。
作为范例，在表1的实施例中，辅助列线36B的电流级等于列线34的电流级与辅助列线36A的电流级之和。因此可以设计系统，其中辅助列线36B形成用于列线34和辅助列线36A的返回电流路径。可以设置单个电流源，其可以产生所包含的所有电流。
通过将电流引入共享列线34以及其中一个辅助列线36A、36B，并通过另一辅助列线将其返回，或者通过将其发送通过一个辅助列线36A、36B，并通过共享列线34和另一辅助列线将其返回，可以使用单极电流源40。根据辅助列线36A、36B用于功能返回路径的选择，选择列35A、35B其中一列用于产生更高的磁场。根据该共享列线34中电流的方向，建立将哪一个二进制值，例如“0”或“1”写入所选择的存储器元件32。所选择的在适当的共享列线34、适当的辅助列线36B以及适当的行线37中产生的磁场的磁阻元件32B的组合提供的磁场能够改变该所选存储器元件32B的自由层的磁向量的方向。任何一个磁场本身、或者不是全部这些磁场的组合都不能改变该存储状态。因此，即使通过共享列线在两个相邻列35A、35B的存储器元件32中提供磁场，也只写所选的存储单元31。供电电源(未示出)提供产生行电流、列电流以及辅助列电流所需要的功率。图4中所示只有有限数目的存储单元31，但实际上存储器阵列30可以是任何大小。
如图11中所示，为了选择列线34和辅助列线36A、36B中的电流方向，设置有一对电流方向开关SL1、SL1、SL2、SL2，诸如半导体开关或晶体管，以及切换该电流方向开关的切换机构(在图11中未示出)。根据值是需要写入存储器元件32A中还是需要写入存储器元件32B中，并根据所要写的值，通过切换机构将该电流方向开关置于适当的状态(开或关)。
如果第一二进制值，例如“0”需要写入例如存储器元件32B中，作为范例其例如需要辅助列线36A中的-1mA电流、共享列线34中的-1mA电流以及辅助列线36B中的2mA电流。供电电源41提供产生所需电流而需要的功率。开关SL1和SL2所处于的状态能够导电，例如它们闭合，并且开关SL1和SL2所处的状态能够阻挡电流，例如它们开路。电流源40提供的电流2.I在辅助列线36A和共享列线34被分流，并重新合并返回到辅助列线36B。需要注意，在图11所示的实施例中，所有的电流线34、36A、36B在该存储器矩阵的一侧通过简单的短路连接。
在下面的表中所示为开关SL1、SL1、SL2和SL2的全部逻辑功能，即在两个元件32A、32B中写逻辑值。SL1和SL1分别是相反的状态，即如果一个导通，则另一个关闭，并且SL2和SL2分别是相反的状态。
开关SL1、SL1、SL2、SL2并不简单地确定所选择的电流线32A、32B、34中的电流极性。根据所要写入的是左还是右元件32A、32B，开关SL1、SL1的功能相反。可能的替换形式会使用不同的磁化状态来在左和右元件中存储逻辑值，即对于左元件32A，第一存储器状态，例如“0”将意味着例如“向左磁化”，而对于右元件32B，第一存储器状态将意味着“向右磁化”。
开关SL2和SL2分别在写入共享列线34上的左和右元件32A、32B之间区分。
不同位特定的电流源/宿电流单元可以组合成为用于字并行写的更大整体。其示意性地如图12中所示。该电流驱动器然后以下面的方式简单地响应于所要写的数据。例如在8位版中，当接收到字10000110时，开关SL1、SL1、SL2、SL2按照位的顺序以适当的方式闭合，从而能够在顺序位中写入顺序1-0-0-0-0-1-1-0。由于共享电流线上的左和右位不能同时写，可以两个步骤执行该写操作，首先写入该字的奇数位(左元件＝1-0-0-1)，然后写入偶数位(右元件＝0-0-1-0)。然后可以使用整个矩阵的单个信号线，例如奇/偶控制所有开关SL2、SL2。
根据本发明的实施例，利用不同通道中固有电阻相等，可以使用单个电流源(具有的级别约为n.I)，而不是n/2个不同的小电流源(级别约为2.I)。该原理如图13中所述。关于最终实施方式的决定应该基于更小变化的电流线阻抗值，而不是不同的电流源级。换言之，当不同电流环路的阻抗中的静态变化非常小时，环绕放大门极晶体管建造的单个电流源可以更好的控制不同环路中的电流级。
图14所示为一系列将第一对位的电流宿送入第二对的电流源等中的方法。如果适当地切换每一开关SL1、SL1、SL2、SL2，右边的内容可以同时写到每一对位的一位中。因此，可以证明更小的电流源40就足够，于是节省了基层面积，例如硅面积。通过这种方式，更小功率消耗的优点结合有更快的写时间和低峰值电流。在用于MRAM的模块方式中，可以使用更小的存储器组或块，以减少电流线的整体阻抗。这样做典型地可以减少电流线上的电压损失。
可以引入用于字并行写入的其它写数据的方法。在这种情况下，首先写所有的奇数位，即每一共享列线的左位32A，接着写偶数位，即右位32B。然后可以使用整个矩阵的单个信号线，例如奇/偶控制所有开关SL2、SL2。
在这种情况下，由于奇和偶位的写必须分开，两个字可以交织。存储器组然后由字中两倍数目的位组成。假设所使用的是8位字，可以在一根线上写两个不同的字，因此总共是16位。
例如：
字1的左位：01101100
字2的左位：11110000
交织后如下：0111110110100000
然后开关顺序的功能时间可以是：
字1的写入 字2的写入
SL1 -01101100 -00001111-
SL1 -10010011 -11110000-
SL2 -0- -1-
SL2 -1- -0-
图6所示为磁场分量的轮廓，垂直于所选的电流线34、36A、36B，对于图5的实施例，电流值如表1中所给出。通过适当地选择电流线尺寸，如上表1中，磁场极限值可以局限于一个装置32A、32B，在该范例中给出在装置32B中。曲线50是在通过该共享列线34的电流通过对应于所选列35B的辅助列线36B简单地返回情况下的曲线。需要注意，在所选的存储器元件32B处产生高磁场。不幸的是，在该配置中相邻的、未选位或存储器元件32A的磁场也相当高。良好估计就是，那里的磁场大约是所选位或存储器元件32B的一半大小，如从图6的曲线50中可以看到。可以通过使用对应于未选列35A的辅助列线36A降低未选存储器元件32A的磁场。将电流发送通过该共享列线34以及对应于未选列35A的辅助列线36A，于是有效地在未选存储器元件32A产生反向磁场，从而抑制了串扰，并且返回到对应于所选列35B的辅助列线36B。通过这种方式，未选元件32A的磁场大约可以减少到最大磁场的25％，如图6的曲线51所示。通过几何，即电流、宽度、高度、偏移、交叠等的适当选择，并同时考虑预先的半导体设计所具有的几何限制，可以进一步改善磁场轮廓。
图7所示为在没有电流发送通过未选列35A的辅助列线36A的情况下的三维磁场轮廓，即幅度是位置和方向的函数。在所给的该范例中，选择列线37中的电流使得用于写的两个磁化分量相等，得到最优的噪声容限。可以清晰地看到在70％的最大二维磁场幅度处的可能干扰的半选磁场60，即只包括一个磁场分量。
分析功率消耗。假设原始电流线4(对应于图5中列线34的阴影部分)具有阻抗R，根据本发明可以假定更宽的电流线34的阻抗大约为R/2.5。
如果将电流I发送通过具有阻抗R的电流线，该电流线具有与存储器元件相同宽度并关于该存储器元件对称放置，那么在存储器元件中产生磁场H所需要的功率是R×I2。如果将功率效率定义为产生磁场的功率消耗与所产生的磁场本身之间的比，这种情况下的功率效率为(R×I2)/H。使用这种配置为了得到2H的磁场，可以发送电流2I通过该电流线。然后所需要的功率是R×(2I)2，并且该功率效率是2R×I2/H。然而，如果发送电流I通过列线，并且将对应的返回电流发送通过返回路径、存储器元件、列线和具有相同宽度并彼此相互对称放置的返回路径，在该存储器元件中产生磁场2H所需要的功率为(R×I2+R×I2)，并且功率效率为(R×I2+R×I2)/(2H)，或者为(R×I2)/H。这意味着通过使用功能返回路径，即在所选存储单元中产生磁场产生实质贡献的返回路径，同样的功能消耗可以在该磁存储单元中产生双倍的磁场。
或者于是，通过发送电流通过该共享列线34和对应于所选列35B的辅助列线36B(如图6中的曲线50)，相同的电流产生的磁场可以增加40％，而功率消耗减少了20％(2(R/2.5)I2比RI2)。对于同样对全部磁场有贡献的返回路径，可以得到的增加磁场更高。然而，对于相同的功率消耗，通过标定电流级，磁场增加了50％。
当使用在所选列35B中增加磁场的第一辅助列线36B和在相邻的未选列35A中减少磁场的第二辅助列线36A，可以选择电流级使得所有电流都发送通过列线36B并然后以并行方式分布到34和36A上。对于从表1得到的电流级，功率消耗随着关于原始数字线设计而增加3倍，其得到的有效磁场增益为1.9。为了实现原始设计中的该增益，线性电流标定会导致功耗增加3.6倍，其超出了电迁移极限。再次对于相同的功耗，其还是会产生21.5％的有效磁场增加。
| 参考符号 | 电流 | 最大场(kA/m/mA) | 仅一个场组件的功率消耗 | 总功率消耗(包括位线) | |
| 单一线 | 4 | 1mA | 0.782-100％ | R.I<sup>2</sup> | 2.R.I<sup>2</sup> |
| 具有返回的线 | 未示出 | 1mA-1mA | 1.522-200％ | 2.R.I<sup>2</sup> | 3.R.I<sup>2</sup> |
| 具有返回的较宽线(偏移) | 3436B | 1mA-1mA | 1.066-140％ | 2.(R/2.5).I<sup>2</sup>＝0.8.R.I<sup>2</sup> | 1.8.R.I<sup>2</sup> |
| 相同宽度不同电流级 | 3436B | 1mA-2mA | 1.627-210％ | (R/2.5).(I<sup>2</sup>+(2.I)<sup>2</sup>)＝2.R.I<sup>2</sup> | 3.R.I<sup>2</sup> |
| 相同宽度不同电流级(参照表I) | 3436A36B | 1mA1mA-2mA | 1.470-190％ | (R/2.5).(2.I<sup>2</sup>+(2.I)<sup>2</sup>)＝2.4.R.I<sup>2</sup> | 3.4.R.I<sup>2</sup> |
通过线性标定所得到的结果，考虑到最大电流密度应该不超过107A/cm2，或者换言之，1mA每(100nm)2的线路段，按照计算使用该共享数字线可得到的最大磁场可以上至10kA/m。在所给定的该范例中，列线36B中的该最大电流因此限制为12mA。
根据本发明进一步的实施例，可以在该列线34、辅助列线36A、36B和/或行线37设置磁导包层70、71(图8)。这些磁导包层70、71诸如是高导磁率和磁性软(低矫顽磁性)镍铁(NiFe)。这些磁导包层70、71将磁场更好的限制在所选的单元区域中。通过这种方式可以在磁场中实现2倍的增益。而且，增强了相邻存储器元件32的选择性，并于是通过使用这些磁导包层70、71减少了相邻存储器元件32的串扰。这些磁导包层70、71可以只覆盖行线37、列线34或辅助列线36A、36B的一侧，优选地覆盖远离存储器元件32的一侧，或者其可以覆盖其三个侧边(如图8中所示)，以得到最大效率。磁引导包层70、71的使用增加了磁场级。而且提高了该磁场的均匀性，同时大大降低了对相邻位的串扰。在该实施例中，这就意味着在未选位或存储器元件32A减少磁场的辅助列线36A中的电流可以选择的更小，或者甚至可以省略。
如在本发明的公开中所描述的电流线中的磁引导包层70、71的实施方式相比于前面的集成方案从技术上就更加简单。由于大大地增加了电流线横截面，通过实施引导包层70、71的横截面的有效损失就更加有限，这是更加有利的。
应该理解的是，虽然此处已经描述了根据本发明器件的优选实施例、特定限制和结构以及材料，但是不脱离本发明的精神和范围可以在形式上和细节做出各种改变和修改。
Claims (10)
1.一种具有设置成逻辑组织的行和列的磁阻存储单元的阵列，每一存储单元包括磁阻元件，该阵列包括一组列线，列线是连续的导电带，该导电带可以与一列的每一存储单元的磁阻元件磁耦合，两个相邻的列共享一个列线，所述列线具有在共享所述列线的两个相邻列的磁阻元件的宽度上延伸的区域，该阵列的特征在于进一步包括每列至少一个辅助列线，用于在该列的磁阻元件中产生局部磁场，在写入期间，相邻列的所述辅助列线分别产生增加相邻列中所选列的磁阻元件处的磁场的局部磁场，以及减少相邻列中未选列的磁阻元件处的磁场的局部磁场。
2.根据权利要求1的阵列，其中辅助列线形成用于列线所携带的电流的返回电流路径。
3.根据权利要求1的阵列，进一步包括一组行线，每一个行线是与一行的每一存储单元的磁阻元件磁耦合的连续的导电带。
4.根据权利要求1的阵列，其中列线和辅助列线设置在一列磁阻元件的相对侧上。
5.根据权利要求1的阵列，其中一列磁阻元件关于辅助列线的中心在行方向上偏移地放置。
6.根据权利要求1的阵列，其中该列线设置有磁导包层。
7.根据权利要求1的阵列，其中该辅助列线设置有磁导包层。
8.根据权利要求3的阵列，其中该行线设置有磁导包层。
9.一种包括具有权利要求1的磁阻存储单元的阵列的非易失性存储器。
10.一种制造根据权利要求1的具有磁阻存储单元的阵列的方法，包括：
提供设置成逻辑组织的行和列的磁阻存储单元，每一单元包括磁阻元件，
提供一组列线，列线是连续的导电带，该导电带可以与一列的每一存储单元的磁阻元件磁耦合，两个相邻的列共享一个列线，所述列线具有在共享所述列线的两个相邻列的磁阻元件上方延伸的区域，
提供每列至少一个辅助列线，用于在该列的磁阻元件中产生局部磁场，
所述方法的特征在于：提供列线包括提供具有在共享该列线的两个相邻列的磁阻元件的宽度上延伸的区域的列线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02080006.6 | 2002-11-28 | ||
| EP02080006 | 2002-11-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1717745A CN1717745A (zh) | 2006-01-04 |
| CN100576345C true CN100576345C (zh) | 2009-12-30 |
Family
ID=32338129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200380104340A Expired - Fee Related CN100576345C (zh) | 2002-11-28 | 2003-11-06 | 带有共享电流线路的磁存储器体系结构 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7251156B2 (zh) |
| EP (1) | EP1568039B1 (zh) |
| JP (1) | JP2006508532A (zh) |
| KR (1) | KR20050085158A (zh) |
| CN (1) | CN100576345C (zh) |
| AU (1) | AU2003278470A1 (zh) |
| TW (1) | TW200426823A (zh) |
| WO (1) | WO2004049345A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1568040B1 (en) * | 2002-11-28 | 2013-02-27 | Crocus Technology, Inc. | Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device |
| US7697316B2 (en) * | 2006-12-07 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level cell resistance random access memory with metal oxides |
| US8208291B2 (en) * | 2010-01-14 | 2012-06-26 | Qualcomm Incorporated | System and method to control a direction of a current applied to a magnetic tunnel junction |
| US8437181B2 (en) * | 2010-06-29 | 2013-05-07 | Magic Technologies, Inc. | Shared bit line SMT MRAM array with shunting transistors between the bit lines |
| EP2722902B1 (en) * | 2012-10-22 | 2016-11-30 | Crocus Technology S.A. | Self-referenced MRAM element and device having improved magnetic field |
| KR102098244B1 (ko) * | 2014-02-04 | 2020-04-07 | 삼성전자 주식회사 | 자기 메모리 소자 |
| JP6854091B2 (ja) * | 2016-05-17 | 2021-04-07 | 日本放送協会 | 不揮発性メモリおよびその駆動方法、ならびに記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781185B1 (ko) * | 2000-06-16 | 2007-12-03 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 열지원 자기기록용 기록 헤드 |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
| JP4726292B2 (ja) * | 2000-11-14 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6385083B1 (en) * | 2001-08-01 | 2002-05-07 | Hewlett-Packard Company | MRAM device including offset conductors |
-
2003
- 2003-11-06 US US10/536,292 patent/US7251156B2/en not_active Expired - Lifetime
- 2003-11-06 EP EP03769773.7A patent/EP1568039B1/en not_active Expired - Lifetime
- 2003-11-06 JP JP2004554760A patent/JP2006508532A/ja not_active Withdrawn
- 2003-11-06 AU AU2003278470A patent/AU2003278470A1/en not_active Abandoned
- 2003-11-06 WO PCT/IB2003/005060 patent/WO2004049345A2/en active Application Filing
- 2003-11-06 CN CN200380104340A patent/CN100576345C/zh not_active Expired - Fee Related
- 2003-11-06 KR KR1020057009484A patent/KR20050085158A/ko not_active Application Discontinuation
- 2003-11-25 TW TW092133071A patent/TW200426823A/zh unknown
Non-Patent Citations (2)
| Title |
|---|
| 基于巨磁效应的非易失性高速磁性随机存储器. 赵永龙，裴先登.舰船指挥控制系统，第6期. 1995 |
| 基于巨磁效应的非易失性高速磁性随机存储器. 赵永龙，裴先登.舰船指挥控制系统，第6期. 1995 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060023490A1 (en) | 2006-02-02 |
| EP1568039B1 (en) | 2015-06-10 |
| TW200426823A (en) | 2004-12-01 |
| US7251156B2 (en) | 2007-07-31 |
| EP1568039A2 (en) | 2005-08-31 |
| KR20050085158A (ko) | 2005-08-29 |
| WO2004049345A3 (en) | 2005-05-06 |
| AU2003278470A1 (en) | 2004-06-18 |
| JP2006508532A (ja) | 2006-03-09 |
| CN1717745A (zh) | 2006-01-04 |
| WO2004049345A2 (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101009891B1 (ko) | 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법 | |
| US6862212B2 (en) | Multi-bit magnetic memory cells | |
| US6593608B1 (en) | Magneto resistive storage device having double tunnel junction | |
| US20030123282A1 (en) | Thermally-assisted switching of magnetic memory elements | |
| CN100541650C (zh) | 非易失性存储阵列和地址转换方法 | |
| US20050167657A1 (en) | Multi-bit magnetic memory cells | |
| US20020167033A1 (en) | Magnetic memory and method of operation thereof | |
| KR20030009094A (ko) | 자기 메모리 셀 | |
| US6801451B2 (en) | Magnetic memory devices having multiple bits per memory cell | |
| JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造 | |
| JP2005101605A (ja) | Ｍｒａｍのための熱支援型切換えアレイ構成 | |
| US7193285B2 (en) | Tilted array geometry for improved MRAM switching | |
| CN100576345C (zh) | 带有共享电流线路的磁存储器体系结构 | |
| CN1717743B (zh) | 用于在磁致电阻存储器件的写操作期间改善磁场产生的方法和设备 | |
| US6795281B2 (en) | Magneto-resistive device including soft synthetic ferrimagnet reference layer | |
| JP2006508484A (ja) | 逐次プログラム式ｍｒａｍ用電流経路変更方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070907 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070907 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20201106 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |