TW200423446A - Tamper-resistant packaging and approach - Google Patents

Description

200423446 玖、發明說明： 【考X明所屬之技術領域】 本發明係關於裝置封裝，更特定士 ^ 積體電路之項目的防止破壞之封=之’係關於用於（例如） 【先前技術】 封裝在產品保護與安全方面，發揮重要作用 電子與軟體應用中，封裝對於確 ' + i- '、產。σ免党損害與破壞而 5很重要。在存在-特㈣裝内 PQ , 貝。孔為私有財產的應 用中，防止破壞尤其重要。例如 . ^ ^ ^ °己隐體應用中，有時 希望防止存取儲存在一電路中的資料。 ，

已使用過各種保護儲存的資料 ^ ^ ^ 貝計之手法。例如，在SRAM ’當移除用於儲存資料之電路中的電源時，會丟失 記憶。當❹j到破壞時，移除電源，刊此抹除儲存的資 料。當此料法涉及電池備份時，亦可將電池電源移除以 回應破壞。 在其他記憶體應用中，電源對於儲存資料而言，並非必 需。例如，在磁性記憶體應用中，儲存記憶之方式不需要 電源維持該記憶體，因此，為非揮發性。用_區域的磁性 狀態來改變靠近該區域之材料的電阻之某些類型的磁性記 憶體單元統稱為磁阻（magnet〇resistiVe ; MR)記憶體單元。 經常稱磁性記憶體單元陣列為磁性隨機存取記憶體 (magnetic random access memory ; MRAM)。在 MRAM應用 中’ 5己憶體皁元通常在字元線與感應線的交點上形成，且 母一圮憶體單元通常具有由導電層或絕緣層分離的磁性

O:\90\90309.DOC 423446 層。當置於一磁場Φ # ，- ’ 匕種記憶體應用中使用的磁阻金 見變化°有關於此，該MRAM單元具有兩個 ^疋的兹|±組恶’其一具有較高的電阻，@另一則具有較 低的電阻(例如’具有較高電阻代表一邏輯狀態〇，而較低 電阻代表-邏輯狀態丨）。將該裝置的該磁性狀態（即，磁性 電荷)做為資料來管理並讀取，⑼而使用一儀器來探測該 MRAM單7〇位於其上的—積體電路以完成讀取。 對依靠電源來維持記憶體的應用中的記憶體之保護，以 及對並非必需電源來維持記憶體的應用中的記憶體（即，非 揮^ |± )的H面臨挑戰。特定言之，對非揮發性記憶體 的保護面臨挑戰係由於，涉及電源相關的破壞保護的典型 手法對非揮發§己憶體沒有作用。明確而言，移除電源並不 會使記憶丟失。此外，先前使用的用以籍由探測保護非揮 毛ϋ與揮發性s己憶體之技術，趨於依靠透過一時脈流中的 干擾或電容負載的突然增大之一探測器偵測。當使用非導 電與/或非接觸探測技術時，先前可用的探測器偵測技術的 作用則較為有限。此等及其他困難都向各種應用之破壞保 護與封裝的實施提出了挑戰。 【發明内容】 本發明的各個方面涉及對各種積體電路（例如，記憶體電 路以及其他）的破壞保護。本發明以數個實施方案與應用的 範例說明，以下將概述部分範例。 根據一項示範性具體實施例，一積體電路配置包括具有 複數個磁性回應電路節點之一積體電路裝置。該積體電路

O:\90\90309DOC 200423446 配置亦包括一封裝，該封裝包括複數個磁化粒子，其中該 封裝適用於抑制對該積體電路裝置的存取。該磁性回應電 路即點磁性回應該等複數個磁化粒子，從而該等磁化粒子 共同提供的該磁場的變化表現為該等磁性回應電路節點中 的至少一個的磁性狀態的變化。 根據另一項示範性具體實施例，一積體電路配置包括一 積體電路晶片與複數個磁性回應記憶體元件，其適用於儲 存^輯狀恶，5亥邏輯狀態為將一磁場施加在該磁性回應記 憶體7L件之上的_磁性元件之磁性狀態的—函數。該積體 電路配置進一步包括覆蓋該積體電S晶片#至少一部分之 封裝，其防止存取該積體電路晶片的該部分。該封裝亦包 括複數個磁粒子，至少該等複數個磁性回應記憶體元件 中的某些在此具有-邏輯狀態，該邏輯狀態回應由該等複 數個磁ί±粒子中的至少_個產生的—磁場。在該積體電路 配置中’冑包括-破壞保護電路，其適用於偵測該等複數 個磁性回應記憶體元件中至少一些的邏輯狀態，且回應對 一邏輯狀態變化的偵測，偵測到封裝已被破壞。 以上的本發明之概要說明並非意在描述本發明的每個具 體實施例或每個實施方案。以上本發明的概要說明並非意 在描述本發明的每個說明性具體實施例或每個實施方案。 以下的圖式及詳細$明更具體的示範說明Λ等具體實施 例0 【實施方式】 而本發明可採用各種修改及替代形式，以圖式中的範例

O:\90\90309 DOC 顯示其細節並詳細說明。然而，應當明白，本發明並不限 於所說明的特定具體實施例。與之相反，本發明將涵蓋本 匙月的精神及範圍内的所有修改、等效及替代形式，如隨 附的申請專利範圍中所定義的内容。 相L本發明可應用於包括破壞保護與/或從破壞保護中 又I的各種電路及手法，尤其適用於無需依靠電源或中斷 與/或對電子特性的偵測之封裝的積體電路的破壞偵測。本 發明並不限於此類應用，藉由對此環境内範例的討論，可 更好地認知本發明各個方面。 根據本發明一項示範性具體實施例，一破壞保護配置包 括配置為至少覆蓋一積體電路晶片一部分之封裝，該晶片 在此包含至少一個磁性回應元件。該封裝還可配置為防止 存取遠積體電路晶片中的至少—部分。該封裝包括複數個 、I4生粒子其配置可引起至少一個磁性回應元件中的一可 偵測磁丨生回應。5亥破壞保護配置進一步包括一破壞保護電 路，其適用於偵測至少一個磁性回應元件的該磁性回應， 並偵測由該磁性粒子所提供的磁場中的變化。造成此種變 化的事件有多種，若干範例為：將一探測器放置在該封裝 附近、罪近該封裝存在另一磁場、或將該封裝從配置中移 除或部分移除。磁場中的此種變化可指示電路配置被破壞。 圖1顯不根據本發明另一項範例具體實施例的一積體電 路裝置100,其具有其上存在電路1〇8之一基板1〇4，並進一 步由適用於抑制破壞的一封裝106覆蓋。該基板104包括電 路108與複數個磁性回應電路元件13〇至134 (例如，

O:\90\90309 DOC 200423446 兀件、磁性接面電晶體或磁性穿隧接合元件 的各個部分之上具有磁性粒子12G至125，至少_些^6 f生粒子配置為使_或多個磁性回應電路元件㈣幻34呈現 -磁性狀態（例如’一極化方向）。例如，該磁性粒子以使 磁性回應電路元件133呈現一所選的磁性狀態。 籍由適田放置封裝1 〇6，可偵測複數個磁性回應電路元件 130至134中的至少一些元件的狀態，並將其做為參考儲 存，其代表未被破壞的條件。在該積體電路裝置1〇〇操作期 間（例如，在通電啟動期間），將所儲存的參考與該等磁性回 應電路元件130至134的即時狀態進行比較。若該封裝1〇6 的一部分包括已被破壞（例如，移除）的一磁性粒子，則一或 多個磁性回應電路元件13〇至134的即時狀態則相應改變。 例如，再次參考磁性回應電路元件133，當移除包括該磁性 粒子124之封裝106的一部分時，該磁性回應元件133的狀態 不再受該磁性粒子124的影響。沒有該磁性粒子124的影 響，該磁性回應元件133可自由的呈現與存在的其他磁場有 關的狀態。藉此手法，可偵測用於探測、可視檢查與/或其 他目的對該電路108之存取。 在另外的示範性具體實施例中，該積體電路裝置1 包括 一破壞偵測電路1 60，其適用於偵測並回應做為一或多個該 等磁性回應電路元件130至134之狀態的函數之所偵測之破 壞。在一項實施方案中，該破壞偵測電路包括適用於儲存 代表該等磁性回應電路元件丨3〇至1 34的未破壞狀態之資料 之記憶體。在該積體電路裝置1〇〇隨後的操作期間，偵測該

O:\90\90309 DOC 200423446 等磁性回應電路元件Π0至134之即時狀態並在該破壞偵測 電路160中與該儲存的未破壞狀態進行比較。若該即時偵測 的狀態與該儲存的未破壞狀態匹配，則偵測到代表未破壞 之一條件。然而，若該即時偵測的狀態與該儲存的未破壞 狀態不匹配，則偵測到由於位置的變化與/或移除一或多個 該等磁性粒子120至125造成的一破壞條件。 在另實加方案中，该破壞伯測電路16 0適用於藉由改變 忒積體電路裝置1 〇〇的一特徵以回應一破壞條件。例如，當 該電路108包括記憶體時，該破壞偵測電路16〇適用於抹除 某些或全部記憶。在另一實例中，該破壞偵測電路適用於 設定代表所偵測之破壞之旗標。可由另一使用者藉由（例如） 在本地使用該積體電路裝置100或在遠端如透過網際網路 (例如，.其中該積體電路裝置100係連接至網際網路）藉由視 覺或電子偵測來偵測該旗標。 現參考圖2,根據本發明另一示範性具體實施例，破壞偵 ’則的特疋手法包括儲存代表所選的磁性回應記憶體單元 的一邏輯狀態之參考信號並使用該參考信號做為一比較信 唬j在方塊210，在其中具有磁性回應記憶體單元的積體電 路敦置上形成-封裝。該封裝包括複數個磁體，該等磁體 配置為以影響一些該等磁性回應記憶體單元的邏輯狀態。 當將該封裝放置在適當位置後，在方塊22〇，偵測到至少一 些該等磁性回應記憶體單元的㈣。纟方塊230,將狀態做 為 > 考儲存在圯憶體中，例如一次性可程式化r〇m。 在。亥積體電路晶片操作期間，在方塊24〇 ,谓測該等磁性

O:\90\90309 DOC -10· 回應圮憶體單元的狀態。在方塊25〇，將在方塊24〇偵測到 的狀怨與在方塊220偵測到以及在方塊23〇儲存的參考狀態 進仃比較。在方塊260，當該等狀態匹配時，則在方塊27〇 偵測到一無破壞的條件。在方塊26〇，當該等狀態不匹配 4，則在方塊280偵測到一破壞條件。在另外的實施方案 中’使用在方塊280中偵測到的破壞條件以實現對破壞的回 應’例如，藉由抹除記憶體或設定一破壞偵測旗標。 以上描述並在該等圖式中顯示的各個具體實施例僅用以 說明本發明，不應解釋為對本發明的限制。根據以上討論 與说明，熟悉技術人士應明白，可對本發明做出各種修改 /、麦化’而無需嚴格遵循本文說明與描述的示範性具體實 施例與應用。此種修改與變化不會偏離在以下的申請專利 範圍中設定的本發明真正的精神與範疇。 【圓式簡單說明】 根據上面詳細說明的本發明各具體實施例結合附圖，可 更完全的理解本發明，其中： 圖1為根據本發明一項示範性具體實施例之積體電路配 置，其包括配置的一封裝與一積體電路裝置，用以抑制對 該裝置中電路的破壞；以及 圖2為根據本發明另一項示範性具體實施例之破壞保護 之手法的流程圖。 【圖式代表符號說明】 100 積體電路裝置 104 基板

O:\90\90309 DOC -11 - 200423446 106 120至125 130至 134 160 封裝 磁性粒子 磁性回應電路節點 破壞偵測電路 O:\90\90309.DOC 12-

Claims (1)

1. 200423446 拾、申請專利範圍·· 1· 一種積體電路配置，其包括：具有複數個磁性回應電路 節點130至134之一積體電路裝置1〇〇 ;以及適用於抑制對 該積體電路裝置1 00的存取且其中包括複數個磁化粒子 120至125之一封裝1〇6，該等磁性回應電路節點13〇至134 磁性回應該等複數個磁化粒子12〇至125，從而由該等磁 化粒子120至125共同提供的磁場中的一變化表現為該等 磁性回應電路節點13〇至134中的至少一個的一磁性狀態 的一變化。 2·如申請專利範圍第1項之積體電路配置，進一步包括··適 用於偵測該等磁性回應電路節點13〇至134之該磁性狀 態，並回應該磁性狀態之一變化，以偵測該封裝1〇6已被 破壞之一偵測電路16〇。 3. 如申請專利範圍第2項之積體電路配置，其中該偵測電路 160包括適用於將該偵測的磁性狀態與一參考狀態進行 比較’ iU貞測對該封裝的破壞以回應㈣測的磁性狀態 不同於該參考狀態之一比較電路。 4. 如申請專利範圍第3項之積體電路配置，進一步包括適用 於Ϊ存代表該等磁性回應電路節點之未破壞磁性狀態 之貝料的—記憶體’其中該比較電路係適用於將儲存在 該記憶體中的該資料與該僧測的磁 :貞測對該封裝的破壞，以回應储存在該記憶示； -㈣測的磁性狀態之不同的—磁性狀態之該資料。 5. 如申請專利範圍第4項之積體電路配置，其中該記憶體包 O:\90\90309 DOC 200423446 6. 7. 8· 9. 10. 11. 12. 括一個一次性程式化ROM。 如申請專利範圍第3項之積體電路配置，其中該積體電路 裝置係適用於改變儲存在該積體電路中的資料，以回應 伯測對該封裝的破壞之該比較電路。 如申請專利範圍第3項之積體電路配置，其中該積體電路 裝置係適用於設定一破壞偵測旗標，以回應偵測破壞之 該比較電路。 如申請專利範圍第1項之積體電路配置，其中該等磁性回 應電路節點的磁性狀態發生變化以回應移除足夠量的該 封裝，以允許對該積體電路裝置的探測存取。 如申請專利範圍第1項之積體電路配置，其中該等磁性回 應電路節點的磁性狀態發生變化以回應移除足夠量的該 封义以曝路该積體電路内的一電路元件。 如申請專利範圍第i項之積體電路配置，其中移除該封裝 的一部分足以允許對該積體電路裝置之成像存取表現為 泫等磁性回應電路節點的一磁性狀態的該變化。 如申請專利範圍第丨項之積體電路配置，其中移除該封裝 的一部分足以允許對該積體電路裝置之電性存取表現為 泫等磁性回應電路節點的一磁性狀態的該變化。 如申明專利範圍第1項之積體電路配置，其中該封裝覆蓋 遠積體電路裝置的_實f部分，其中該等複數個磁化粒 子係刀佈在泫整個封裝上，且其中移除該封裝的一部分 足以允卉對该積體電路裝置的存取表現為該等磁性回應 電路節點的一磁性狀態的該變化。 O:\90\90309 DOC -2 - 200423446 ί3·如申請專利範圍第！項之積體電路配置，其中每個磁性回 1電路節，點包括抵抗性回應由該#磁化粒子產生的一磁 場之一電路元件。 14·如中請專利範圍第i項之積體電路配置，其中每個磁性回 應電路節點包括··易受做為由該等磁化粒子形成之一磁 場的函數之磁性狀態變化的影響之一小型磁體；以及抵 抗性回應該小型磁體的一磁性狀態之一電路元件，其中 该等至少一個該等磁性回應電路節點的該小型磁體改變 狀態，以回應由該等磁化粒子共同提供之磁場的該變化。 15··種積體電路配置，其包括··—積體電路晶片’·適用於 儲存一邏輯狀態之複數個磁性回應記憶體元件，該邏輯 狀態為將一磁場施加於該磁性回應記憶體元件之一磁性 凡件的一磁性狀態之一函數；覆蓋該積體電路晶片的至 ^ 一部分並防止存取該積體電路晶片的該部分之一封 裝；在該封裝内的複數個磁性粒子，至少一些該等複數 個磁11回應5己憶體元件具有一邏輯狀態，其回應由該等 複數個磁性粒子中的至少—個產生的一磁場；以及適用 於偵測4等至；一些該等複數個磁性回應記憶體元件的 汶邏輯狀怨，及回應該偵測的邏輯狀態變化，偵測到該 封裝已被破壞之一破壞保護電路。 16· -種破壞保護配置，其包括··配置為覆蓋其中具有至少 一個磁性回應元件之一積體電路晶片的至少一部分之一 封装σ亥封名配置為防止存取該積體電路晶片的至少一 4刀，在σ亥封裝之内有複數個磁性粒子且配置為使該至 O:\90\90309 DOC 200423446 少一個磁性回應元件中出現一可偵測磁性回應；以及適 用於偵測該至少一個磁性回應元件的該磁性回應之一破 壞保護電路。 17. 如申請專利範圍第16項之破壞保護配置，進一步包括適 用於改變該積體電路晶片之一特徵，以回應偵測該至少 一個磁性回應元件的該磁性回應之一破壞保護電路之該 破壞回應電路。 18. 如申請專利範圍第17項之破壞保護配置，其中該破壞回 應電路係適用於從該積體電路晶片上抹除記憶，α目應¥ 積測該至少-個磁性回應元件之該磁性回應之該破壞保 護電路。 19. -種用以保護一積體電路裝置免受破壞之方法，該方法 包括1測在該積體電路裝置中的複數個磁性回應電路 元件之磁f生狀,¾ ’且回應價測該等複數個磁性回應電 路節點之該磁性狀態的一變化，偵測到該積體電路裝置 已被破壞。 （ 20. 如申請專利範圍第19項之方法，其中偵測複數個磁性回·" 應電路節點的一磁性狀態包括監控該等複數個磁性回應 電路節點之該磁性狀態。 O:\90\90309 DOC -4-