KR20050089049A - 집적회로 장치, 템퍼-보호 장치 및 집적회로 디바이스 보호방법 - Google Patents

집적회로 장치, 템퍼-보호 장치 및 집적회로 디바이스 보호방법 Download PDF

Info

Publication number
KR20050089049A
KR20050089049A KR1020057011058A KR20057011058A KR20050089049A KR 20050089049 A KR20050089049 A KR 20050089049A KR 1020057011058 A KR1020057011058 A KR 1020057011058A KR 20057011058 A KR20057011058 A KR 20057011058A KR 20050089049 A KR20050089049 A KR 20050089049A
Authority
KR
South Korea
Prior art keywords
magnetic
integrated circuit
package
circuit
state
Prior art date
Application number
KR1020057011058A
Other languages
English (en)
Inventor
칼 누드센
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050089049A publication Critical patent/KR20050089049A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Storage Device Security (AREA)
  • Bag Frames (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Materials For Medical Uses (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Hall/Mr Elements (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

템퍼-저지 패키징 접근법은 비휘발성 메모리(108)를 보호한다. 본 발명의 예시적인 실시예에 따르면, 다수의 자성체(120-125)를 갖는 패키지(106)는 집적회로 디바이스(100)에 구성되어, 다수의 자기 응답 회로 노드(130-134)가 자기 상태에 있게 한다. 각 자기 상태는 로직 상태로서 검출된 후 자기 응답 회로 노드의 실시간 로직 상태와 비교되어, 저장된 로직 상태가 실시간 로직 상태와 다른 경우, 패키지 템퍼링이 검출된다. 일례에서, 템퍼링은 패키지의 일부분이 제거된 것과 같이 자기 응답 회로 노드 중의 하나의 자기 응답 회로 노드의 자기 상태가 변경되는 경우에 검출된다. 검출된 템퍼링은, 예를 들어, 저장된 데이터를 변경하거나 템퍼링되었던 패키지를 나타내는 템퍼 플래그를 설정함으로써, 집적회로의 특성을 변경할 수도 있다.

Description

집적회로 장치, 템퍼-보호 장치 및 집적회로 디바이스 보호 방법{TAMPER-RESISTANT PACKAGING AND APPROACH}
본 발명은 디바이스 패키징에 관한 것으로, 더 구체적으로는 집적회로와 같은 아이템을 위한 템퍼-저지(tamper-resistant) 패키징에 관한 것이다.
패키징은 제품 보호 및 보안에 중요한 역할을 한다. 예를 들어, 전자제품 및 소프트웨어 애플리케이션에서, 패키징은 제품이 손상되는 것을 방지하며 템퍼링되지 않게 하는 것을 보증하는 데에 중요하다. 템퍼-방지는 특정 패키지 내에 저장된 정보가 독점적(proprietary)인 애플리케이션에 특히 중요시되어 왔다. 예를 들어, 메모리 애플리케이션에서는, 때때로 회로에 저장된 데이터에 대한 액세스를 방지하는 것이 바람직하다.
저장된 데이터를 보호하기 위한 다양한 접근법이 이용되고 있다. 예를 들어, SRAM 애플리케이션에서, 메모리는 데이터를 저장하는 데 사용되는 회로에서 전력 공급이 차단될 경우 유실된다. 전력은 템퍼링이 검출될 때 차단되어, 저장된 데이터를 삭제한다. 이들 접근법이 배터리 백업을 포함할 때, 배터리 전력은 또한 템퍼링에 응답하여 차단된다.
다른 메모리 애플리케이션에서, 전력이 데이터 저장에 반드시 요구되는 것은 아니다. 예를 들어, 자기 메모리 애플리케이션에서, 메모리는 메모리를 유지하기 위한 전력 없이도 저장되며, 이에 따라 비휘발성이다. 한 영역 근처에 위치하는 물질의 전기 저항을 변경하기 위해 그 영역의 자기적 상태를 이용하는 소정 유형의 자기적 메모리는 총괄적으로 자기저항(MR) 메모리 셀로 알려져 있다. 자기적 메모리 셀의 어레이는 흔히 마그네틱 랜덤 액세스 메모리(Magnetic Random Access Memory: MRAM)라고 호칭된다. MRAM 애플리케이션에서, 일반적으로, 메모리 셀은 워드 라인과 센스 라인의 교차점 상에 형성되며, 일반적으로 각 메모리 셀은 전도 층 또는 절연 층에 의해 분리된 자기 층을 갖는다. 그러한 메모리 애플리케이션에 사용되는 자기저항 금속은 자기장(magnetic field)에 배치될 때 전기 저항의 변화를 보여준다. 이와 관련하여, MRAM 셀은 2개의 안정된 자기 구성을 갖는데, 하나는 높은 저항성을 가지며, 다른 하나는 낮은 저항성을 갖는다(예를 들어, 높은 저항성은 로직 상태 0을 나타내고, 낮은 저항성은 로직 상태 1을 나타낸다). 디바이스의 자기 상태(예를 들어, 자기 전하)는 조작되고 데이터로서 판독되어, MRAM 셀이 위치하는 집적회로를 프로빙(probe)하는 기구를 이용한 판독에 영향을 줄 수 있다.
메모리를 유지하기 위해 전력에 의존하는 애플리케이션에서의 메모리 보호, 및 메모리를 유지하기 위해 반드시 전력을 필요로 하는 것은 아니 그러한 애플리케이션에서의 메모리 보호가 요구되고 있다. 특히, 전력 관련 템퍼 방지를 수반하는 일반적인 접근법이 사용되고 있지 않기 때문에, 비휘발성 메모리 보호가 요구되고 있다. 구체적으로, 전력 차단이 메모리 손실을 유발하지 않는다. 또한, 프로빙으로부터 비휘발성 및 휘발성 메모리 양측 모두를 보호하기 위해 이전에 사용된 기술은 클록 스트림의 변동 또는 부하 용량의 갑작스런 증가를 통해 프로브(probe)의 검출에 의존하게 한다. 비전도성 및/또는 비접촉성 프로빙 기술이 사용되는 경우, 이전의 유용한 프로브 검출 기술은 제한적인 효과를 갖는다. 이러한 어려움 및 그 밖의 어려움은 다양한 애플리케이션을 위한 템퍼-보호 구현 및 패키징을 요구한다.
본 발명의 다양한 측면은 MRAM과 같은 비휘발성 메모리 회로에 대한 템퍼 보호를 포함한다. 본 발명은 많은 구현 및 애플리케이션에서 예시되며, 이중 일부가 이하에서 요약된다.
본 발명은 첨부한 도면과 관련하여 본 발명의 다양한 실시예에 대한 다음의 상세한 설명을 참작하면 더욱 완벽하게 이해될 수도 있다.
도 1은 본 발명의 예시적인 실시예에 따라 디바이스에서 회로의 템퍼링을 제지하도록 구성된 패키지 및 집적회로 디바이스를 포함하는 집적회로 장치를 나타낸 도면,
도 2는 본 발명의 다른 예시적인 실시예에 따른 템퍼 보호 접근법에 대한 순서도이다.
예시적인 일 실시예에 따르면, 집적회로 장치는 다수의 자기 응답 회로 노드(magnetically-responsive circuit nodes)를 구비한 집적회로 디바이스를 포함한다. 또한, 집적회로 장치는 다수의 자성체(magnetized particles)를 포함하는 패키지를 포함하며, 패키지는 집적회로 디바이스로의 액세스를 제지하도록 적응된다. 자기 응답 회로 노드는 다수의 자성체에 자기적으로 응답하여, 자성체에 의해 총괄적으로 제공되는 자기장에서의 변화가 자기 응답 회로 노드 중의 적어도 하나의 응답 회로 노드의 자기 상태에서의 변화를 나타낸다.
다른 예시적인 실시예에 따르면, 집적회로 장치는 집적회로 칩과, 자기 응답 메모리 소자에 자기장을 인가하는 자기 소자의 자기 상태에 대한 함수로서 로직 상태를 저장하도록 적응된 다수의 자기 응답 메모리 소자를 포함한다. 집적회로 장치는 집적회로 칩의 적어도 일부분을 덮고, 집적회로 칩의 일부분으로의 액세스를 방지하는 패키지를 더 포함한다. 패키지는 또한 다수의 자기 응답 메모리 소자 중의 적어도 일부분이 다수의 자성체 중의 적어도 하나에 의해 생성된 자기장에 응답하는 로직 상태를 갖는 다수의 자성체를 포함한다. 또한, 집적회로 장치에는, 다수의 자기 응답 메모리 소자 중의 적어도 일부분의 로직 상태를 검출하고, 로직 상태 변화를 검출한 경우 패키지가 템퍼링되었는지를 검출하도록 적응된 템퍼-보호 회로가 포함된다.
본 발명의 상기 요약은 본 발명의 각 실시예 또는 모든 구현을 설명하고 하는 것이 아니다. 본 발명의 상기 요약은 본 발명의 각 예시된 실시예 또는 모든 구현을 설명하고자 하는 것이 아니다. 다음의 도면 및 상세한 설명은 이들 실시예를 더욱 구체적으로 예시한다.
본 발명은 다양한 개량 및 대안적인 형태로 수정 가능하지만, 그 특수성은 도면에서 예를 들어 도시되고 있으며 더욱 상세히 설명될 것이다. 그러나, 이러한 의도가 본 발명을 설명된 특정 실시예로 제한하고자 하는 것이 아님이 이해되어야 한다. 이에 반해, 이러한 의도는 첨부한 청구범위에 의해 정의된 바와 같이 본 발명의 사상 내에 있는 모든 변경, 등가물, 및 대안을 포괄하고자 하는 것이다.
본 발명은 다양한 회로, 및 템퍼링 보호를 포함하며 및/또는 그로부터 이득을 얻는 접근법, 특히, 전력이나 인터럽트 및/또는 전기적 특성 검출에 반드시 의존할 필요 없이, 패키징된 집적회로의 템퍼링 검출에 적용할 수 있는 것으로 생각된다. 본 발명은 반드시 그러한 애플리케이션으로 제한되는 것은 아니며, 본 발명의 다양한 측면에 대한 올바른 인식은 그러한 환경에서 일례에 대한 설명을 통해 가장 잘 얻어진다.
본 발명의 예시적인 실시예에 따르면, 템퍼-보호 장치는 칩이 적어도 하나의 자기 응답 소자를 포함하고 있는 집적회로 칩의 적어도 일부분을 덮도록 구성된 패키지를 포함한다. 패키지는 또한 집적회로 칩의 적어도 일부분에 대한 액세스를 방지하도록 구성된다. 패키지는 검출 가능한 자기 응답을 적어도 하나의 자기 응답 소자에 유발하도록 구성된 다수의 자성체(magnetic particles)를 포함한다. 템퍼-보호 장치는 적어도 하나의 자기 응답 소자의 자기 응답을 검출하고 자성체에 의해 제공되는 자기장의 변화를 검출하도록 적응된 템퍼-보호 회로를 더 포함한다. 그러한 변화는 다양한 이벤트의 결과가 될 수 있으며, 그 일부 예는, 패키지 근처의 프로브 위치, 패키지 근처의 다른 자장 존재, 또는 장치로부터의 패키지 제거 또는 부분 제거이다. 이러한 자기장 변화는 회로 장치가 템퍼링되었다는 것을 나타낼 것이다.
도 1은 본 발명의 다른 예시적인 실시예에 따라, 회로(108)를 구비하며 템퍼링을 제지하기 위해 적응된 패키지(106)에 의해 덮이는 기판(104)을 갖는 집적회로(100)를 나타낸다. 기판(104)은 회로(108) 및 다수의 자기 응답 회로 소자(130-134)(예를 들어, MRAM 소자, 자기 접합 트랜지스터 또는 자기 터널 접합 소자)를 포함한다. 패키지(106)는 다양한 부분에 자성체(120-125)를 갖고 있으며, 자성체 중의 적어도 일부분은 하나 이상의 자기 응답 회로 소자(130-134)가 자기 상태(예를 들어, 분극 방향)에 있도록 구성된다. 예를 들어, 자성체(124)는 자기 응답 회로 소자(133)가 선택된 자기 상태에 있게 한다.
적소에 있는 패키지(106)를 이용하여, 다수의 자기 응답 회로 소자(130-134) 중의 적어도 일부의 상태가 검출되어 비템퍼링 조건을 나타내는 기준으로서 저장된다. 집적회로 디바이스(100)의 동작 동안(예를 들어, 전력 상승(power-up) 동안), 저장된 기준은 자기 응답 회로 소자(130-134)의 실시간 상태와 비교된다. 자성체를 포함하는 패키지(106)의 일부가 템퍼링(예를 들어, 제거)되었다면, 하나 이상의 자기 응답 회로 소자(130-134)의 실시간 상태가 동반하여 변경된다. 예를 들어, 자기 응답 회로 소자(133)를 다시 참조하면, 자성체(124)를 포함하는 패키지(106)의 일부가 제거된 경우, 자기 응답 소자(133)의 상태는 더 이상 자성체(124)에 의해 영향받지 않는다. 자성체(124)의 영향이 없다면, 자기 응답 소자(133)는 존재하는 다른 자기장에 관련된 상태에 있지 않는다. 이 접근법으로, 프로빙, 외관 검사(visual inspection) 및/또는 다른 목적을 위한 회로(108)로의 액세스가 검출된다.
추가의 예시적인 실시예에서, 집적회로 디바이스(100)는, 템퍼링을 검출하고 하나 이상의 자기 응답 회로 소자(130-134)의 상태에 대한 함수로서 검출된 템퍼링에 응답하도록 적응된 템퍼-검출 회로(160)를 포함한다. 일 구현에서, 템퍼 보호 회로는 자기 응답 회로 소자(130-134)의 비템퍼링 상태를 나타내는 데이터를 저장하도록 적응된 메모리를 포함한다. 집적회로 디바이스(100)의 후속 동작 동안, 자기 응답 회로 소자(130-134)의 실시간 상태는 템퍼링 검출 회로(160)에서 검출되어 저장된 비템퍼링 상태와 비교된다. 실시간 검출 상태가 저장된 비템퍼링 상태와 일치하는 경우, 어떤 템퍼링도 나타나지 않은 조건이 검출된다. 그러나, 실시간 검출 상태가 저장된 비템퍼링 상태와 일치하지 않는 경우, 템퍼 조건이 하나 이상의 자성체(120-125)의 위치 변화 및 제거로서 검출된다.
다른 구현에서, 템퍼-검출 회로(160)는 집적회로 디바이스(100)의 특성을 변경함으로써 템퍼 조건에 응답하도록 적응된다. 예를 들어, 회로(108)가 메모리를 포함하는 경우, 템퍼-검출 회로(160)는 모든 메모리 또는 일부 메모리를 삭제하도록 적응된다. 다른 예를 들어, 템퍼-검출 회로는 템퍼링의 검출을 나타내는 플래그를 설정하도록 적응된다. 그러면, 플래그는 다른 사용자에 의해, 예를 들어, 인터넷(예를 들어, 집적회로 디바이스(100)가 인터넷에 접속됨)과 같이, 집적회로 디바이스(100)를 이용하여 근거리 또는 원거리에서 시각적 검출이나 전자 검출로 검출될 수 있다.
이제 도 2를 참조하면, 본 발명의 다른 예시적인 실시예에 따라, 템퍼-검출에 대한 하나의 특정 접근법은 선택된 자기 응답 메모리 셀의 로직 상태를 나타내는 기준 신호를 저장하는 단계와, 비교로서 기준 신호를 이용하는 단계를 포함한다. 블록(210)에서, 패키지는 자기 응답 메모리 셀을 구비한 집적회로 디바이스 위에 형성된다. 패키지는 다수의 자석을 포함하며, 자석은 일부 자기 응답 메모리 셀의 로직 상태에 영향을 주도록 구성된다. 패키지가 적소에 있게 된 후, 자기 응답 메모리 셀의 적어도 일부의 상태가 블록(220)에서 검출된다. 이 상태는, 블록(230)에서, 1회 프로그래밍 가능 ROM과 같은 메모리에 기준으로서 저장된다.
집적회로 칩의 동작 동안, 자기 응답 메모리 셀의 상태가 블록(240)에서 검출된다. 블록(250)에서는, 블록(240)에서 검출된 상태가 블록(220)에서 검출되어 블록(230)에서 저장된 기준 상태와 비교된다. 블록(260)에서 그 상태가 일치하면, 블록(270)에서 비템퍼링 조건이 검출된다. 블록(260)에서 그 상태가 일치하지 않는다면, 템퍼 조건이 블록(280)에서 검출된다. 추가 구현에서는, 블록(280)에서 검출된 템퍼 조건이 이용되어, 예를 들어, 메모리를 삭제하거나 템퍼-검출 플래그를 설정함으로써, 템퍼링에 대한 응답을 초래한다.
전술하고 도면에 도시한 다양한 실시예는 단지 실례로써 제공된 것으로, 본 발명을 제한하는 것으로 이해되어서는 안 된다. 전술한 설명 및 실례에 기초하여, 당업자라면 본 명세서에 예시하고 설명한 예시적인 실시예 및 애플리케이션을 엄격히 따르지 않고서도 본 발명에 대해 다양한 개량 및 변화가 이루어질 수도 있다는 것을 쉽사리 인지할 것이다. 그러한 개량 및 변화는 다음의 청구범위에서 설명한 본 발명의 진실한 사상 및 범주로부터 벗어나지 않는다.

Claims (20)

  1. 집적회로 장치에 있어서,
    다수의 자기 응답 회로 노드(magnetically-responsive circuit nodes)(130-134)를 구비한 집적회로 디바이스와,
    상기 집적회로 디바이스(100)로의 액세스를 제지하도록 적응되며 다수의 자성체(magnetized particles)(120-125)를 포함하는 패키지(106)를 포함하되,
    상기 자기 응답 회로 노드(130-134)는 상기 다수의 자성체(120-125)에 자기적으로 응답하여, 상기 자성체(120-125)에 의해 총괄적으로 제공되는 자기장의 변화가 상기 자기 응답 회로 노드(130-134) 중의 적어도 하나의 자기 응답 회로에 대한 자기 상태의 변화를 나타내는
    집적회로 장치.
  2. 제 1 항에 있어서,
    상기 자기 응답 회로 노드(130-134)의 상기 자기 상태를 검출하고, 상기 자기 상태가 변화한 경우, 상기 패키지(106)가 템퍼링되었는지를 검출하도록 적응되는 검출 회로(160)를 더 포함하는
    집적회로 장치.
  3. 제 2 항에 있어서,
    상기 검출 회로(160)는 상기 검출된 자기 상태를 기준 상태와 비교하여, 상기 검출된 자기 상태가 상기 기준 상태와 상이한 경우, 상기 패키지의 템퍼링을 검출하도록 적응되는 비교 회로를 포함하는
    집적회로 장치.
  4. 제 3 항에 있어서,
    상기 자기 응답 회로 노드의 비템퍼링 자기 상태를 나타내는 데이터를 저장하도록 적응되는 메모리를 더 포함하고,
    상기 비교 회로는 상기 메모리에 저장된 상기 데이터를 상기 검출된 자기 상태와 비교하여, 상기 메모리에 저장된 상기 데이터가 상기 검출된 자기 상태와 상이한 자기 상태를 나타내는 경우, 상기 패키지의 템퍼링을 검출하도록 적응되는
    집적회로 장치.
  5. 제 4 항에 있어서,
    상기 메모리는 1회 프로그래밍 가능(one-time programmable) ROM을 포함하는
    집적회로 장치.
  6. 제 3 항에 있어서,
    상기 집적회로 디바이스는, 상기 비교 회로가 상기 패키지의 템퍼링을 검출하는 경우, 상기 집적회로에 저장된 데이터를 변경하도록 적응되는
    집적회로 장치.
  7. 제 3 항에 있어서,
    상기 집적회로 디바이스는, 상기 비교 회로가 템퍼링을 검출하는 경우, 템퍼 검출 플래그를 설정하도록 적응되는
    집적회로 장치.
  8. 제 1 항에 있어서,
    상기 자기 응답 회로 노드는, 충분한 양의 상기 패키지가 제거되어 상기 집적회로 디바이스로의 프로빙 액세스(probing access)를 허용하는 경우, 자기 상태가 변화하는
    집적회로 장치.
  9. 제 1 항에 있어서,
    상기 자기 응답 회로 노드는, 충분한 양의 상기 패키지가 제거되어 상기 집적회로의 회로 소자를 노출시키는 경우, 자기 상태가 변화하는
    집적회로 장치.
  10. 제 1 항에 있어서,
    상기 집적회로 디바이스로의 이미징 액세스를 허용하기에 충분한 상기 패키지의 부분 제거는 상기 자기 응답 회로 노드의 자기 상태의 상기 변화를 나타내는
    집적회로 장치.
  11. 제 1 항에 있어서,
    상기 집적회로 디바이스로의 전자적 액세스를 허용할 정도로 충분한 상기 패키지의 부분 제거는 상기 자기 응답 회로 노드의 자기 상태의 상기 변화를 나타내는
    집적회로 장치.
  12. 제 1 항에 있어서,
    상기 패키지는 상기 집적회로 디바이스의 상당 부분을 덮고,
    상기 다수의 자성체는 상기 패키지 전체에 분포되며,
    상기 집적회로 디바이스로의 액세스를 허용할 정도로 충분한 상기 패키지의 부분 제거는 상기 자기 응답 회로 노드의 자기 상태의 상기 변화를 나타내는
    집적회로 장치.
  13. 제 1 항에 있어서,
    각각의 자기 응답 회로 노드는 상기 자성체에 의해 생성된 자기장에 내성적으로(resistively) 응답하는 회로 소자를 포함하는
    집적회로 장치.
  14. 제 1 항에 있어서,
    각각의 자기 응답 회로 노드는,
    상기 자성체로부터의 자기장의 함수로서 자기 상태의 변화에 민감한 소형 자석(mini magnet)과,
    상기 소형 자석의 자기 상태에 내성적으로 응답하는 회로 소자를 포함하며,
    상기 자기 응답 회로 노드 중의 적어도 하나의 자기 응답 회로 노드의 상기 소형 자석은 상기 자성체에 의해 총괄적으로 제공되는 자기장의 변화에 응답하여 상태를 변화시키는
    집적회로 장치.
  15. 집적회로 장치에 있어서,
    집적회로 칩과,
    자기 소자의 자기 상태에 대한 함수로서 로직 상태를 저장하도록 적응된 다수의 자기 응답 메모리 소자 - 상기 자기 소자는 자기장을 상기 자기 응답 메모리 소자에 인가함 - 와,
    상기 집적회로 칩의 적어도 일부분을 덮고, 상기 집적회로 칩의 적어도 일부분으로의 액세스를 방지하는 패키지와,
    상기 패키지에 있는 다수의 자성체 - 상기 다수의 자기 응답 메모리 소자의 적어도 일부분은 상기 다수의 자성체 중의 적어도 하나의 자성체에 의해 생성된 자기장에 응답하는 로직 상태를 가짐 - 와,
    상기 다수의 자기 응답 메모리 소자 중의 상기 적어도 일부분의 상기 로직 상태를 검출하도록 적응되며, 상기 검출된 로직 상태가 변화한 경우에, 상기 패키지가 템퍼링되었음을 검출하는 템퍼-보호 회로를 포함하는
    집적회로 장치.
  16. 템퍼-보호 장치에 있어서,
    적어도 하나의 자기 응답 소자를 갖는 집적회로 칩의 적어도 일부분을 덮도록 구성된 패키지 - 상기 패키지는 상기 집적회로 칩의 적어도 일부분으로의 액세스를 방지하도록 구성됨 - 와,
    상기 패키지에 있으며, 상기 적어도 하나의 자기 응답 소자에 검출 가능한 자기 응답을 유발하도록 구성된 다수의 자성체와,
    상기 적어도 하나의 자기 응답 소자의 상기 자기 응답을 검출하도록 적응된 템퍼-보호 회로를 포함하는
    템퍼-보호 장치.
  17. 제 16 항에 있어서,
    상기 템퍼-보호 회로가 상기 적어도 하나의 자기 응답 소자의 상기 자기 응답을 검출하는 경우, 상기 집적회로 칩의 특성을 변경하도록 적응된 템퍼-응답 회로를 더 포함하는
    템퍼-보호 장치.
  18. 제 17 항에 있어서,
    상기 템퍼-응답 회로는, 상기 템퍼-보호 회로가 상기 적어도 하나의 자기 응답 소자의 상기 자기 응답을 검출하는 경우, 상기 집적회로 칩으로부터의 메모리를 삭제하도록 적응되는
    템퍼-보호 장치.
  19. 집적회로 디바이스를 템퍼링으로부터 보호하는 방법에 있어서,
    상기 집적회로 디바이스에서 다수의 자기 응답 회로 소자의 자기 상태를 검출하는 단계와,
    상기 다수의 자기 응답 회로 노드의 상기 자기 상태의 변화를 검출하는 경우, 상기 집적회로 디바이스가 템퍼링되었는지를 검출하는 단계를 포함하는
    집적회로 디바이스 보호 방법.
  20. 제 19 항에 있어서,
    다수의 자기 응답 회로 노드의 자기 상태를 검출하는 단계는 상기 다수의 자기 응답 회로 노드의 상기 자기 상태를 모니터링하는 단계를 포함하는
    집적회로 디바이스 템퍼링 방지 방법.
KR1020057011058A 2002-12-18 2003-12-16 집적회로 장치, 템퍼-보호 장치 및 집적회로 디바이스 보호방법 KR20050089049A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43482902P 2002-12-18 2002-12-18
US60/434,829 2002-12-18

Publications (1)

Publication Number Publication Date
KR20050089049A true KR20050089049A (ko) 2005-09-07

Family

ID=32595311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011058A KR20050089049A (ko) 2002-12-18 2003-12-16 집적회로 장치, 템퍼-보호 장치 및 집적회로 디바이스 보호방법

Country Status (10)

Country Link
US (1) US20060081497A1 (ko)
EP (1) EP1576614B1 (ko)
JP (1) JP2006514357A (ko)
KR (1) KR20050089049A (ko)
CN (1) CN100472648C (ko)
AT (1) ATE460734T1 (ko)
AU (1) AU2003288589A1 (ko)
DE (1) DE60331682D1 (ko)
TW (1) TW200423446A (ko)
WO (1) WO2004055918A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7712147B2 (en) * 2002-12-18 2010-05-04 Nxp B.V. Method and device for protection of an mram device against tampering
AU2003285646A1 (en) * 2002-12-18 2004-07-09 Koninklijke Philips Electronics N.V. Method and device for protection of an mram device against tampering
EP1617472A1 (en) * 2004-07-16 2006-01-18 Axalto SA An active protection device for protecting a circuit against mechanical and electromagnetic attack
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7468664B2 (en) * 2006-04-20 2008-12-23 Nve Corporation Enclosure tamper detection and protection
US20070279969A1 (en) * 2006-06-02 2007-12-06 Raytheon Company Intrusion detection apparatus and method
US7868441B2 (en) * 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US8242775B2 (en) * 2007-10-09 2012-08-14 Nds Limited Tamper-detecting electronic system
US9003559B2 (en) * 2008-07-29 2015-04-07 International Business Machines Corporation Continuity check monitoring for microchip exploitation detection
US8172140B2 (en) * 2008-07-29 2012-05-08 International Business Machines Corporation Doped implant monitoring for microchip tamper detection
US8214657B2 (en) * 2008-07-29 2012-07-03 International Business Machines Corporation Resistance sensing for defeating microchip exploitation
US8332659B2 (en) * 2008-07-29 2012-12-11 International Business Machines Corporation Signal quality monitoring to defeat microchip exploitation
US8089285B2 (en) * 2009-03-03 2012-01-03 International Business Machines Corporation Implementing tamper resistant integrated circuit chips
DE102011007571A1 (de) 2011-04-18 2012-10-18 Siemens Aktiengesellschaft Tamperschutzvorrichtung zum Tamperschutz eines Feldgeräts
DE102015121375A1 (de) * 2015-12-08 2017-06-08 Harting It Software Development Gmbh & Co. Kg Vorrichtung und Verfahren zur Manipulationsüberwachung eines transportablen Gegenstandes
US11797994B2 (en) * 2016-07-15 2023-10-24 Maxim Integrated Products, Inc. Systems and methods for a secure payment terminal without batteries
US10289840B2 (en) * 2017-06-02 2019-05-14 Silicon Laboratories Inc. Integrated circuit with tamper protection and method therefor
WO2019110998A1 (en) * 2017-12-07 2019-06-13 Bae Systems Plc Integrity monitor
US10978123B2 (en) * 2018-12-04 2021-04-13 Nxp Usa, Inc. Tamper protection of memory devices on an integrated circuit
US20230176111A1 (en) * 2020-04-29 2023-06-08 University Of Southern California Magneto-electric sensor for hardware trojan detection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144094A (ja) * 1983-02-07 1984-08-17 Hitachi Ltd カセツト形磁気バブルメモリ装置
JPH07119658B2 (ja) * 1983-05-31 1995-12-20 富士通株式会社 感圧センサ及びその製造方法
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
WO2002005286A1 (en) * 2000-06-23 2002-01-17 Koninklijke Philips Electronics N.V. Magnetic memory

Also Published As

Publication number Publication date
US20060081497A1 (en) 2006-04-20
ATE460734T1 (de) 2010-03-15
CN1729540A (zh) 2006-02-01
AU2003288589A1 (en) 2004-07-09
WO2004055918A2 (en) 2004-07-01
DE60331682D1 (de) 2010-04-22
JP2006514357A (ja) 2006-04-27
EP1576614B1 (en) 2010-03-10
WO2004055918A3 (en) 2005-04-14
EP1576614A2 (en) 2005-09-21
AU2003288589A8 (en) 2004-07-09
CN100472648C (zh) 2009-03-25
TW200423446A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
US7485976B2 (en) Tamper resistant packaging and approach
KR20050089049A (ko) 집적회로 장치, 템퍼-보호 장치 및 집적회로 디바이스 보호방법
EP1588371B1 (en) Tamper-resistant packaging and approach using magnetically-set data
EP2016593B1 (en) Enclosure tamper detection and protection
EP2601655B1 (en) Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
US9030200B2 (en) Spin dependent tunneling devices with magnetization states based on stress conditions
EP4060667A1 (en) Memory with one-time programmable (otp) cells
US20070279969A1 (en) Intrusion detection apparatus and method
US7224634B2 (en) Hardware security device for magnetic memory cells
EP1690261B1 (en) Method and device for preventing erroneous programming of a magnetoresistive memory element
US8254161B2 (en) Device that can be rendered useless and method thereof
EP1576615B1 (en) Hardware security device for magnetic memory cells

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application