TW200417912A - Microcomputer - Google Patents

Description

200417912 五、發明說明（l) 【發明所屬之技術領域】 次、、、違^明係關於微電腦，特別是關於做為位址匯流排、 資料·匯/;IL排等之匯流排配線和内建⑽Μ等之字元線和位元 線寺之配線方面夕 r . , ^ 乃面之不良的技術。 【先W技術】 $ S &彳支術以做為在微電腦中之以停止時脈之振盪上 之特殊的動作^莖自&广 —一仏, 下接怨（停止模態），藉由以選擇可給與預定之 ^ ^ /則试k號，而對ROM等之記憶體予以做測試 #號輸出，並同h ^ J等叹疋所有的字元線之信號位準，而可容 易地在短時間η ^ 二士 ^ Λ向精度來執行檢測電流泄漏不良之技術 而5 矛丨j寺向： 「由 之技術係被知曉。 [專利文獻一] r路I ί專利公報特開平1 0 —38978號 【發明内容】 發明所欲解決的課題： 使用以給與預^習知技術中’因為係在停止模態，來 設置測試信號俾庫$元線型態、的測試信號，所以’必需另外 供應漏，而會使得成本增加。 又因為該於昍乂么认 目的為以提供二為了解決上記問題點而做成’所以其 條信號線方面之ΐ，在傳達cpu之信號的字元線等之複數 用以解決課題的手^之低成本的微電腦。 有關本發明 > 由u 括：CPU ;複數你\申清專利範圍第1項所述之微電腦係包 條k號線，以對應前記CPU之輸出信號而被

第5頁 200417912 五、發明說明（2) 設置；資料記憶部，可儲存基於外 條信號線之設定資料；第一信號傳^ :號而對應前記複數 時’將前記CPU之輸出信號予以傳達至""^置’於活性狀態 線；第二信號傳達裝置，於活性狀能日士前記複數條信號 部之前記設定資料予以傳達至益七=4 ’將前記資料記憶 傳達控制裝置，控制前記第一以及# 條信號線；及信號 性/非活性；而前記信號傳達控制弟二信號傳達裝置之活 而該模態信號為指示通常狀態之〜係於收到模態信號 達裝置做為活性狀態，而於前記能；：：:己第-信號傳 之時:::::第；信號傳達裝置以特殊狀態 有關本發明之申請專利筋Jfl繁β = 括·ΓΡΠ α於ψ w 圍第6項所述之微電腦係包 俨俨邱勺杯Λ 位兀之字元線選擇用位址信號；記 丨思體：：數條字元線；主解碼器、，以基於除了前記 位，k號裏之取下位位元的位址信號外之主位址信號而執 灯解碼處理來得到主解碼結果；及次解碼部，前記主解碼 結果之下，來收到前記最下位位元之位址信號以及模態信 號\而執行前記複數條字元線之電位設定；而前記次解碼 部係於前記模態信號為指示通常狀態時以基於前記主解碼 結，和前記最下位位元之位址信號，來將前記複數條字元 線裏之任一條予以設定成選擇狀態之電位，並於前記模態 信號為指示特殊狀態時以只基於前記最下位位元之位址信 號來執行前記複數條字元線之電位設定。 有關本發明之申請專利範圍第7項所述之微電腦係包 括·· CPU，以輸出複數位元之位址信號；記憶體部，包括

2108-5992-PF(Nl).ptd 第6頁

200417912 五、發明說明（3) 複數條字元線以及複數條位元線； 到模態信，而該模態信號為指示通：$ f擇裝置，於收 位址信號來選擇複數條字元線之任—:欠怨時=基於前記 號為指示特殊狀態時來將前記複數條二-而於纟）°己模悲k 擇狀態；及位元線電位設定部，於收線$部做為非選 前記模態信號為指示特殊狀態時成為味^ 俱心、就’而 記複數條位元線之電位設定預先已決^ 狀悲’亚在將前 【實施方式】 〜之樣態來執行。 〈實施形態一〉 圖1係顯示在本發明之實施形鲅— 〜、之试電腦中之主I 口P之構成的電路圖。有關本實施形態之 為控制裝置之CPU1 ;程式計數器（圖示念以、 匕括·做 示省略）；ROM(圖示省略）及其他週邊趟^ ^ ^ 一 遭機益0藉由以並列而 配置之位址匯流排、資料匯流排等之、、六 Ρ寸 < 匯流排配線1 1、1 ?、 13、14、15、16、…（以下，簡略；^「陌汰“ 门％馬匯流排配線11〜 16」）而可與CPU1和ROM等之週邊機器來存取資訊。該 排配線11〜1 6為相當於以對應CPU之輸出信號而被設置'/ 複數條信號線。 而且，該微電腦係包括：通常模態，基於時脈振盪而 執仃通常之運算處理；及停止模態，以停止時脈振盪而 停止CPU1，來降低消費電流。該等模態指示係藉由從模能 信號設定部5所給與之模態信號來決定。 、心 微電腦係於内部包括内部時脈產生電路8，而内部時 脈產生電路8係收到來自模態信號設定部5之模態信號而於

2108-5992-PF(Nl).ptd 第7頁

200417912 五、發明說明（4) 模態信號為指示停止模態時來停止内部時脈之產生（振 盈）。 该微電腦之輸出信號係給與緩衝器6i、W、Μ、W、 65、66、···（以下，簡略為「緩衝器61〜66」），而緩衝哭 6 1〜6 6 (相當於第一信號傳達穿 、、’ °° V於屮e嘹、，w ^ 置）係於活性狀態時放大上 5己輸出指唬亚供應至匯流排配線1丨〜丨6。 微電腦係包括：移位暫存器2〇， 16，於停止模態時來設定電位（ =排配線11 ，暫存副係w位元閃鎖部21、22、2 )、 26、…（以下，簡略為Γ1位元閃 Zb 位元閂鎖部21〜26係分別以正:〜26」）來構成。1 人至時脈輸入之時脈並取入前=構氕，而同步於被輸 該移位暫存器20之資料係變為二J人t°而被儲存於 線1 1〜1 6的設定資料。、’’’、' 知止模態時之匯流排配 :位元閂鎖部21〜26係通過配線4 45、46、…（以下，符欢也 43、44、 52、53、54、55、56、···卜配線〜46」）及緩衝器51、 56」）而連接於匯流排配線广;：!’間略為「緩衝器51〜 緩衝器51〜56(相者於楚_ σ 態時放大被儲存於丨位^號傳達裝置）係於活性狀 流排配線11〜16。、 ^鎖部21〜26之資料而供應至匯< 60，做為操作者^對^ j電腦係包括：外部資料輸入部 應設定於各匯流排配=暫存器20，於停止模態時來設定 _配線11〜16之電位型態(相當於設定資 2108-5992-PF(Nl).ptd 200417912 五、發明說明（5) 料而輸人其電位n及外部時脈輸人部π 声 模態時來輸入移位暫存器2 0之資料輸入 τ止 脈。因而’可設置以指示為通常模 ：： 信號輸入用之模態信號設定部5。 挺心之械態 模態信號設^部5係被連接於内部之信號線31 號線31係以電氣來連接於緩衝器51〜56各個之杵传 同時被連接於反相器5〇之輸入部。反相器5〇之‘二2 ’ 緩衝器61〜66各個之控制輪入。 $ &與 由信號線3 1及反相器5 0所構成之信號傳達控制 在緩衝器51〜56及緩衝器61〜66裏，於模態信號為係 指示為通常模態）時以選擇性地將緩衝器61〜66^故為活\以 狀悲’而於模悲彳§號為Η"(以指示為停止模態）時二弯 性地將緩衝器51〜5 6做為活性狀態。 ’“ 、 k擇 緩衝器5 1〜5 6及緩衝杰6 1〜6 6係分別於控制輸入 H”時成為活性狀態而將信號輸出至匯流排配線丨丨^丨/' 並於控制輸入為於n L ”時成為非活性狀態而成為浮動狀 態，而於匯流排配線11〜1 6係不輸出信號。 外部資料輸入部係通過信號線32而被連接於移位暫 存器2 0之初段的1位元閂鎖部2 1之輸入。外部時脈輸入部 7 0係通過信號線3 3而被給與1位元閂鎖部2 1〜2 6之時脈輸 入部。 在如此之構成中’只要在微電腦，於模態信號設定部 •輸入以指示出n L "之通常模態的模態信號，則如前所述 般地，缓衝器6 1〜6 6成為活性狀態，而緩衝器5丨〜5 6成為

2108-5992-PF(Nl).ptd 第9頁 200417912 五、發明說明（6) 非活性狀態。因此，移位 排配線1 1〜1 6，而通過缓 信號給與匯流排配線1 1〜 CPU 1之匯流排配線1 1〜i 6 一方面，只要於模態 停止模態的模態信號，則 部時脈之產生，緩衝器6 1 5 1〜5 6成為活性狀態。因 與匯流排配線1 1〜1 6，而 流排配線1 1〜1 6。 也就是，正保持在移 〜2 6之設定資料為通過配 匯流排配線1 1〜16。該設 以通過外部資料輸入部60 2 0之資料。 暫存器2 0内之資料係不給與匯流 衝器61〜66而將從CPU1來之輸出 1 6 °也就是，執行依據通常之 的電位設定。 信號設定部5 一輪入指示為” H"之 内部時脈產生電路8係以停止内 〜6 6成為非活性狀態，而緩衝器 此，將移位暫存器2 0内之資料給 kCPUl來之輸出信號則不給與匯 位暫存器2 0之各1位元閂鎖部2 1 線t1〜46及緩衝器51〜56來給與 疋資料係為於停止模態時操作者 使所要之資料保持於移位暫存器 而 » 來給與移位：二—面將來自外部時脈輸入部70之外部時脈 入，-面葬：存f20之1位元閃鎖部21〜26各自之時脈輸 定資料串列依順序從外部f料輸人侧來給與設 資料。如此Γ 於各1位元閃鎖部21〜26來保持設定 由對外部資料趴在該微電腦’係於停止模態中操作者為藉 變更對各匯二Γ入部60之設定資料的指定加以變更，而可 s〔机排配線1 1〜1 6之設定資料。 時，：：匯if知之微電腦中，係於使振盈全部停止之 ML非、及資料匯流排等之匯流排配線和R 〇 Μ等

200417912

# 之位址線係保持在剛登錄成停止模態之前的狀態。因此， 於如例如為某特定之位址匯流排為只在"H”位準之狀雖才 有電流流動之缺陷為存在於其位址匯流排上之場合時，係 會有要藉由在出貨測試所使用之測試用的資料而無法檢測 其不良之可能性。而且，由於所鄰接之匯流排配線間之絕 緣不良’而於其等之配線間也有藉由測試用資料也無法檢 測有電流流動之漏電不良之情形。再者，即使已使用複數 個測試型態，以各種組合而可實施測試，也會有所謂測試 時間增加之問題。 對 以經由 以藉由 更而測 迅速地 在所鄰 測定電 再 號，而 做為對 單者。 〈實施子 在停止模態 定資料，所 予以設定變 值等，而可 別是，藉由 設定資料而 測試。 定資料之信 ，所以可將 構成做成簡 外部資 將匯流 定電源 實施以 接之匯 源電流 者，因 貫現此 設定資 沒態二> 料輸入部60而可任意地來指定設 排配線之設定資料以種種方式地 電"IL (彳文電源流動於接地之電流） 使用複數個測試型態之測試。特 流排配線間以設定電位為不同之 值，，而可容易地執行泄漏電流 為藉由於移位暫存器2 0來保持設 對匯流排配線11〜丨6之資料設= 料之移位暫存器2〇的設定之^ = 悲、一之微電腦中之主要 圖2係顯示在本發明之實施形 部之構成的電路圖。 在實施形態二中 於與在圖1所示之實 施形態一的構

200417912 發明說明（8) _ 成相比較之場合時，係在以替代移位 計數器120之點、以省略外部資料輸入1器2〇而設置遞增 部時脈輸入部70以通過信號線33而°之點、及將外 計數器輸入部之點上為不同。因 ，、遞增計數器1 20之 122、123、124、125、126、···（ =下 %位狀元計數部 121、 數部1 2 1〜1 2 6」）係通過配線4 1〜4 6簡略為「1位元計 5 6。還有，1位元計數器部i 2 J〜J 2 妾於緩衝is 5 1〜 以構成。還有，因為其他之構成係與刀1 =正反，等加 態一的構成為同樣，所以省略掉說^月。"斤不之實施形 遞增計數器120係只要一檢測出外 所輸入之外部時脈之預$的信號遷移變卜。=入部70 下降邊緣）則執行做遞增丨之計數器動作（上升邊緣、及 在如此之構成中，只要在科 -^ ^ ^ ^ it f ^ ^ ^ ^ ^ 66成為活性狀態，而緩衝器 W 衝益61〜 此，遞增計數器12〇内之資料係不生狀態。因 16，而將從CPUU之輸出不雨；f/流排酉己線11〜 匯流排配線u〜16。虎通過緩衝器61〜66來給與 ^面，，、要於杈悲信號設定部5 —輸入指示為” H，，之 ^止杈悲的模態信號，則内部時脈產生電路8係停止内部 之產生’緩衝器61〜66成為非活性狀態，而缓衝器51 ,成為活性狀態。因此’遞增計數器1 2 0内之設定資料 f給與匯流排配線丨丨〜16，而不將從cpui來之輸出信號給 與匯流排配線1 1〜1 6。

數态1 2 0之各丨位元計數部 ，41〜46及緩衝器51〜56來 疋資料係為於停止模態時操 而使所要之資料保持於遞增 從外部時脈輸入部7〇來之所 來給與遞增計數器1 2 0之計 為以做為設定資料予以保持 數部1 2 1〜1 2 6。如此地，在 模恶中操作者以藉由通過外 料之内容，而可變更對各匯 ’係因為在停止模態以經由 來指定設定資料，所以藉由 種方式予以設定變更而測定 施以使用複數個測試型態之 資料之信號於遞增計數器 1〜1 6之資料設定，所以可 器1 2 0的設定之電路構成做 包形態三之微電腦中之主要 之所示’在以置換移位暫存 200417912 五、發明說明（9) 也就是’正保持在遞增計 1 2 1〜1 2 6的設定資料為通過配 給與匯流排配線11〜1 6。該設 作者以通過外部時脈輸入部7 〇 計數器1 2 0之資料。 具體而言，藉由將相當於 要的資料之時脈數之外部時脈 數器輸入部，而可將計數器值 於遞增計數器1 2 0之各1位元計 實施形態二之微電腦係於停止 部時脈輸入部7 0來變更設定資 流排配線11〜1 6之設定資料。 在該實施形態之微電腦中 外部時脈輸入部7 0而可任意地 將匯流排配線之設定資料以種 電源電流值等，而可迅速地實 測試。 再者，因為藉由保持設定 1 2 0，而實現此對匯流排配線i 將做為對設定資料之遞增計數 成簡單者。 〈實施形態三〉 圖3係顯示在本發明之實a 部之構成的電路圖。有如同圖

2108-5992-PF(Nl).ptd

200417912 五、發明說明（10) 器2 0而使用原來被 垃晬沐如戌 円逐於试電腦之内建串列I /〇2 2 0，而 ^ a w a 應内建串列〇22〇所設置之串列資料 ,.T m 換^時之外部資料輸入部也予以使用之 上/¾不卜』。因Η ，山奋 輸入部60係為不要。…態-般地’專用之外部資料 w 1建串列1 / 0 2 2 0係以1位元閃鎖部2 21、2 2 2、2 2 3、 、 、 1以下，間略為「1位元閂鎖部」）來加 以、並同步於從外部時脈輸入部7 0收到之外部時脈， 而輸入由串列肓料輸入部7收到之外部串列資料，以從1位 兀閂鎖部221到1位元閂鎖部226經由串列予以轉送。 1位元閂鎖部2 2 1〜2 2 6係通過配線4 1〜4 6及緩衝器5 1 〜5 6而_連接+於匯流排配線丨丨〜丨6。因為其他之構成係與在 圖1所不之貫施形態一之構成為同樣，所以省略掉說明。 、"，在如該構成中，只要於模態信號設定部5 —輸入指示 為ny之通常模態的模態信號，則緩衝器61〜66成為活性 狀恶’而緩衝器5 1〜5 6成為非活性狀態。因此，内建串列 1 / 0 2 2 0内之資料係不給與匯流排配線丨丨〜丨6，而將來自 CPU 1之輸出信號以通過緩衝器6丨〜6 6來給與匯流排配線i J 〜1 6 〇 一方面’只要於模態信號設定部5 一輸入，，H”之停止模攀 態的模態信號’則内部時脈產生電路8係停止内部時脈之 產生’緩衝器6 1〜6 6成為非活性狀態，而緩衝器5 1〜5 6成 為活性狀態。因此，内建串列丨/〇2 2 0内之設定資料為給 與匯流排配線1 1〜1 6，而來自CPU 1之輸出信號則不給與匯

2108-5992-PF(Nl).ptd 第14頁 200417912 五、發明說明（11) 流排配線11〜1 6。 也就是，保持於内建串列1/ 0 220之各1位元閂鎖部 221〜226之設定資料為通過配線41〜46及缓衝器51〜56而 給與匯流排配線11〜1 6。該設定資料係為於停止模態時操 作者以通過串列資料輸入部7而使所要之資料保持於内建 串列I /〇2 2 0上之資料。對内建串列I /〇2 2 0之資料設定係 與對實施形態一之移位暫存器20的資料設定為同樣地來執 行0 因此’在該實施形態之微電腦中，係因為在停止模態 以通過串列資料輸入部7而可任意地來指定設定資料，所 以藉由將匯流排配線之設定資料以種種方式予以設定變更儀丨 來測定電源電流值等，而可迅速地實施使用複數個測試型 態之測試。特別是，藉由在所鄰接之匯流排配線間來設定 電位為不同之設定資料而測定電源電流值等，而 執行泄漏電流測試。 ^ * 丹有 士一上「 〜个υαυ之初期值為以2進位 ! ΓΛ J0101010」之場合時’移到停止模態之後，僅以 i時脈來輪入「。」於信號線33而串列介 】僅以 「，。⑻」’而可容易且迅速地將在 =為 上予以設定為不同之值。而且m 列1/ 0 220來將設定資料予？内建之内建串, 16 ^ m- ^^^ ^ 省略.掉實施形態一之移位暫存哭7 成較少（一邊 等），而可得到上述效果。°° 、及外部資料輸入部60

200417912 五、發明說明（12) ' ------^ 〈實施形態四〉 圖4係，、、、員示在本發明之實施形態四之微電腦中之主要 部之構成的電路圖。 、在貝施形態四中，係於與在圖2所示之實施形態二之 構成1 ί車乂之場合時，在以替代遞增計數器1 2 〇而設置内 建计牯器3 2 0之點、及替代外部時脈輸入部7 〇而設置事件 輸入部3 6 0之點為主要上係不同。 依據内建計時器3 20之計數位元部321、32 2、32 3、 324、325、、326、···（以下，簡略為「計數器位元部321〜 3 2 6」）之複數位凡分的計數值為可設定做為時間計測值。 也=是、，内建計時器320係在由事件輸入部36〇所輸入之 件U以基於在預定時間間隔所產生之預定之信號遷移變 化上、、味或下降邊緣），而將計數值予以遞增/遞減計 數0 内建計時器320之計數位元部321〜32 6係通過配 二而連緩衝器51〜56。還有，因為其他之構成Λ 圖2所不之貫施形態二為同樣所以省略掉說明。 一 、在如該構成中，只要於模態信號設定部5 一輸入相 為” L”之通常模態的模態信號，則緩衝器61〜66成為活性 狀態，而緩衝器51〜56成為非活性狀態。因此，内建 器3.20内之設定資料（計數值）係不給與匯流排配線丨丨〜°守 16，而將來自CPU1之輸出信號以通過緩衝器61〜66來认盥 匯流排配線1 1〜16。 一方面，只要於模態信號設定部5 一輸入指示為，,h "之

200417912 五、發明說明（13) 停止模態的模態信號，則内部時脈產生電路8係停止内部 時脈之產生，緩衝器6丨〜6 6成為非活性狀態，而緩衝器5 j 〜5 6成為活性狀態。因此，内建計時器3 2 0内之設定資料 (計數值）為給與匯流排配線丨丨〜1 6，而來自CPU 1之輸出信 號為不給與匯流排配線1丨〜丨β。 也就是，正保持於内建計時器3 2 0之各計數位元部3 2 1 〜326之设疋資料為通過配線41〜46及緩衝器51〜56來給 與匯流排配線1 1〜1 6。而該設定資料係為於停止模態時操 作者以通過外部時脈輸入部7〇而使所要之資料保持於内建 計時器3 2 0之資料。 具體而言，藉由將相當於來自事件輸入部360之所要 的貧料之事件信號之邊緣變化來給與内建計時器3 2 〇之計 數輸入部，而保持設定資料於内建計時器32〇之各計數位 部3 2 1〜3 2 6。如此地，在該微電腦中，藉由於停止模態 中操作者以通過事件輪入部3 6 〇來變更設定資料之内容， 而可變更對各匯流排配線1丨〜1 6之設定資料。 在該實施形態之微電腦中，係因為在停止模態以經由 事件輸入部3 60而可任意地來指定設定資料，所以藉由將 匯二排配線之设定資料以種種方式予以設定變更來測定電 源電流值等，而可迅速地實施使用複數個測試型態之測 試^ 再者丄因為以使用内建之内建計時器320而將設定資 料予以σ又疋於各匯流排配線11 — 1 6，所以一邊可將最新 追加之零件壓抑成較少（-邊省略掉實施形態二之外部時

2108-5992-PF(Nl).ptd 第17頁 200417912

而可得到上述效果。 脈輸入部7 0、及遞增計數器1 2 0等） 〈實施形態五〉 之微電腦之主要部之 圖5係顯示本發明之實施形態五 構成的方塊圖。 …冗:圖之所示，於為了選擇從cpui所輪出之字元線 士=iσ犰裏除了最下位（位元）位址之主位址信號ad 1為 子=至主解碼器40 0A，而最下位位址信號AD2為被輸出 至最下位位址加工部4 0 0 D。 、主解碼器40〇A係基於主位址信號AD1而執行解碼處理 並輸出主解碼結果S1。 〜模I、切換部4 〇 〇 B係基於由模態信號設定部5所得之模 心、1口號於模態#號為指示成通常模態時將主解碼結果S 1 照舊以做為選擇解碼結果S2於以輸出，而於模態信號為指 示成停止模態時將固定資料（全為"0”（" L"))以做為選擇解 碼結果S2予以輸出。 一方面，最下位位址加工部4 〇 〇 D係以基於最下位位址 信號AD2，而於最下位位址位元信號B及反轉最下位位址位 元信號_ B裏，將一方設定做” H，’，並將另一方設定做 a解碼4 0 0 C係基於解碼結果S 2、最下位位址位元信 號對、及反轉最下位位址位元信號-B，而執行記憶體單 元群501之字元線491、492，…，498，…（以下，簡略為 「字元線491〜498」）之電位設定。 藉由上述之主解碼器4 0 0 A、模態切換部4 〇 〇 B、次解碼

2108-5992-PF(Nl).ptd 第18頁 200417912 五、發明說明（15) 器400C、及最下位位址加工部4_，而構成字元線位址解 ，電路40 0，亚藉由模態切換部4〇〇β、次解碼器4隱、及 攻下位位址加工部40 0D來構成次解碼部。 圖6係顯示在圖5所示之字元線位址解碼電路4〇〇之主 構成的電路圖。還有’在圖6中，最下位位址加工 部4 0 0 D之圖示係予以省略。 字元線位址、及解碼電路400之輸入端係藉由位址匯 机排而與不圖不之CPU1之程式計數器等來連接，同時輸出 ，係藉由字it線491〜4 98來與RGM等之記憶體部之記憶體 早元群5 0 1相連接。 。因而，主解碼器400A係包括除了以選擇字元線之位址 之取下位位元外的主位址信號AD1來執行解碼之解碼器 4:1、）02、403、404、.·.（以下’簡略為「解碼器4〇1〜 404 j ) 〇 解碼為4 0 1係於第1段包括N a N D閘G丨j〜G丨3、於第2段 包括反相器G21〜G23、於第3段包括NAND閘〇3〇，而只要一 輸^預先相對應之主位址信號AD1(除了最下位位元外的位 =h谠）則予以輸出” H” ，除此以外之場合時係輪出n L，，。 還有，雖然在圖6中，於解碼器402〜404係未顯示詳細， 但與於解碼器4 〇 1所圖示者為設置同樣之電路。因此，基 於主位址^唬AD 1而解碼器4 〇 j〜4 〇 4裏之只有一個解碼哭 之輸出成為丨丨L丨丨。 口° 核悲切換部40 0Β係包括：NAND閘411、412、413、 414、···（以下，簡略為「nand閘以工〜414」）、反相器

第19頁 200417912 五、發明說明（16) 421、422、423、424、···（以下，簡略為「反相器421〜 424」）、N0R閘431、432、…、438、…（以下，簡略為 「N0R閘431〜438」）、及信號線41 0以及反相器420。 具體而言，由模態信號設定部5所給與之模態信號為 通過反相器420而給與信號線410。因而，於NAND閘41 1〜 414之一方輸入來連接解碼器401〜404之輸出，而於另一 方輸入以共通來連接信號線410。而NAND閘411〜414之輸 出為給與反相器421〜424之輸入。 在次解碼器400C中，NOR閘431、433、43 5、43 7之一 方輸入為以共通而連接於信號線4 5 3，於另一方輸入則連 接反相器421〜424之輸出。NOR閘432、434、436、438之 一方輸入為以共通而連接於信號線4 5 2 ’於另一方輸入則 連接反相器421〜424之輸出。 因而，於次解碼器4〇〇c之信號線452係給與最下位位 址位兀信號B，而於信號線4 5 3給與反轉最下位位址位元信 號 B 〇 在如該構成中，只要於模態信號設定部5 一 、、、6與指示 為通常模態之模態信號，則因為信號線41 〇係成為，,H ， 以主解碼|§ 400A之輸出（圖5之主解碼結果S1)係成 效，而給與_閘431〜438之一方輸入。其結果為 編 解碼器4(Π〜4G4裏” L,’（選擇狀態）之輸出信號、=由^ 位址位元信號對B、— B之，iHV"Lii， 7位 元線491〜498裏之任一峻之、g a 一 ，，所明選擇字 衣〈仕線之通常的字元線選擇動作。 方面，只要於停止模態時在模態信號設定部5 一給

200417912 五、發明說明（17) ί Ϊ”Τ為停：、模態之，'之模態信號，貝11因為信號線410係 以主解碼器4 0 0 Α之輸出係全部成為&效，而 匯閘431〜438之—方輸入係全部被固定於"L"(圖5之選擇 二碼結全為，|°，'）。此結果為，藉— 45 取下位位址位元信號對B、_ B，而所鄰接之字 口為係如以上之構成，所以若依據實 ^之=停巧”，係於字元線以每隔1條線心定不

好地檢測字元線之短路等之不良(電流泄漏不J 用盥、帛^ ^ ^可將值設定於字元線之信號源而照舊使 用與通常動作時為相闾 ,^ θ 址信號。因此，二”以選擇字元線之位 用字元線位址解碼電路ί吊杈悲與停止模態以共通來使 成本。 解馬電路，所以可降低追加電路而壓抑製造 〈實施形態六〉

圖7係顯示在本發明夕每A 部之構成的電路圖。之微電腦中之主要 複數：：：I - R〇M等之記憶體部之記憶體單元群50 1内之 連接於字I峻4^1凡（未圖不）係配置成矩陣狀，而以行單位 541、...、549、/列早位連接於位元線540、 ^ . .π (下，間略為「位元線540〜549」）。 位址解雜》雷4 9 8係藉由做為字元線選擇電路之字元線 ' 0而被解碼。字元線位址解碼電路5〇〇係與

200417912 發明說明（18) 貝施形悲五之字元線位址解碼電路4 〇 〇為同樣地，包括： 主解碼器40 0A、次解碼器40 0C、及最下位位址加工部 4 0 0D(在圖7中未被圖示），同時以替代模態切換部“⑽而 包括模態切換部5 〇 〇 B。 模態切換部500B係由：反相器521、522、523、 5 24，...（以下，簡略為「反相器521〜524」）、nand閘 511、512、513、514、…（以下，簡略為 rNAND 閘511 〜 514」）、信號線41〇、及反相器42〇所構成。 由模態信號設定部5所給與之模態信號為通過反相器 420而給與信號線41〇。反相器521〜524係收到解碼器4〇ι 二404之輸出，而^肿閘511〜514係於一方輸入收到反相 器521二524之輸出。另一方輸入為以共通連接於信號線 」〇。還有，因為字元線位址解碼電路5〇〇之其他構成係盥 實施形態五之字元線位址解碼電路4〇〇為同樣， 略、 掉說明。 一方面，位元線540〜549係被連接於讀寫用之未圖示 之輸入輸出緩衝器等，同時連接在相當於位元線電位設定 部之轉換電路群560。 轉換電路群560係包括以電氣連接於位元線54〇〜549 ^轉換電路550、551、…、5 5 9、...（以下’簡略為「轉換 電路550〜559」），而該等轉換電路55〇〜559係於從模態 ^旒設定部5所給與之模態信號為” H"時以共通成為〇n狀 怨，於"L”時以共通成為0Ff狀態。 轉換電路550、552、554、556、558係於〇N狀態時以

200417912 五、發明說明（19) 電氣連接於接地配線L0，而轉換電路551、553、555、 5 5 7、5 5 9係於0 N狀態時以電氣連接於電源配線l 1。 在如該構成中，因為只要於通常模態時一將” L”之模 態信號給與模態信號設定部5，則解碼器4〇 1〜404裏之二 個輸出成為L· ’所以NAND閘511〜514裏之一個輸出成為 "L” ，以結果而言，以選擇字元線491〜498裏之任一條： 而伴隨通常之讀取寫入動作之通常的字元線選擇動作為對 記憶體單元群5 0 1來執行。此際，轉換電路群5 6 〇之轉換雷 路5 50〜5 5 9係全部為〇FF狀態。 、 + & 一方面，只要於停止模態時一將"L，，之模態信號給與 模態信號設定部5，則主解碼器40 0 A之解碼結果為被無效 化。NAND閘5 11〜5 1 4係強制性地成為” H”。其結果為，最 下位位/止+位元信號對B、- B也被無效化。全部字元線59ι 〜5 98係藉由強制性地被固定於,，L，，而成為非選擇狀態。 口而’轉換電路群内之全部的轉換電路〜Mg 係成為0 N狀恶，而所鄰接之位元線5 4 〇〜5 4 9 定成nHn、”L丨丨。 q又反❿攸口又 % φ ^為如以上所述般之構成，所以若依據實施形態六之 如二=，則在停止模態中，係於所鄰接之位元線540〜54Θ =:=1條線设定為不同之電位，藉由在該狀態來測定電_ = 机’而可以精度良好地來檢測位元線540〜549之短路 寺之不良（電流泄漏不良）。 盥、S = f，因為以使用做為可設定值於字元線之信號源而 、市作時為相同之信號，也就是以選擇字元線之位址

200417912 五、發明說明（20) 信號，所以關於字元線位址解碼電路5 0 0係與實施形態五 為同樣地，可降地追加電路來壓抑製造成本。 發明效果： 如以上所做之說明，在本發明之申請專利範圍第6項 所述之微電腦係因為在特殊狀態時將依據儲存於資料記情 部之設定資料之電位設定以對複數條信號線來加以執行了 所以可不必另外地包括測試信號供應源，而可執行對複數 條信號線之測試用之電位設定。其結果為，可得到以檢測 在傳達CPU之信號之複數條信號線中之不良之低成本的I'1 電腦。 ' 在本發明之申睛專利範圍第6項所述之微電腦係在特_ 殊狀態時’藉由只基於最下位位元之位址信號來執行複數 條字兀線之電位設定，而可對以通常位址順序被配置之 數條字元線交互地執行” H”、” L”之電位設定，其結果為， 藉由在該狀態來測定電源電流，而可以精度良好地檢測你 元線之短路等之不良。 再者，因為於通常狀態時，係藉由主解碼器與次 部：而基於主解碼結果與最下位位元之位址信?虎，來：馬 :2字凡線裏之任一條予以設定為選擇狀態之電位： m兀線選擇動作，所以關於字元線選擇裝置，可降 低追加電路來壓抑製造成本。 峄 #狀ΐ ί發明之申請專利範圍第7項所述之微電腦係在特 200417912 五、發明說明（21) 線之電位設定所預先決定之樣態來執行。因此，以例如為 對複數條位元線交互地來執行〃 Η "、〃 L 〃之電位設定而 設定預先所決定之樣悲’並藉由在该狀怨來測定電源電 流，而可以精度良好地檢測位元線之短路等之不良。 再者，因為於通常狀態時，字元線選擇裝置係基於位 址信號，而可執行以選擇複數條字元線裏之任一條之通常 的字元線選擇動作，所以關於字元線選擇裝置，可降低追 加電路來壓抑製造成本。

2108-5992-PF(Nl).ptd 第25頁 200417912 圖式簡單說明 圖1係顯示在本發明之實施形態一之微電腦中之主要 部之構成的電路圖。 圖2係顯示在本發明之實施形態二之微電腦中之主要 部之構成的電路圖。 圖3係顯示在本發明之實施形態三之微電腦中之主要 部之構成的電路圖。 圖4係顯示在本發明之實施形態四之微電腦中之主要 部之構成的電路圖。 圖5係顯示在本發明之實施形態五之微電腦中之主要 部之構成的電路圖。 圖6係顯示圖5之字元線位址解碼電路之構成的電路 圖。 圖7係顯示在本發明之實施形態六之微電腦中之主要 部之構成的電路圖。 符號說明：

1 CPU 5模態信號設定部 7串列資料輸入部 8 内部時脈產生電路 …1 1〜1 6 匯流排配線 2 0移位暫存器 2 1〜2 6 1位元閂鎖部 3 1〜3 3 信號線

2108-5992-PF(Nl).ptd 第26頁 200417912 圖式簡單說明 4 1〜4 6 配線 5 0 反相器 5 1〜5 6、6 1〜6 6 緩衝器 6 0 外部資料輸入部 7 0 外部時脈輸入部 1 2 0 遞增計數器 1 2 1〜1 2 6 1位元計數部 2 2 0 串歹 iJl/0 2 2 1〜2 2 6 1位元閂鎖部 3 2 0 計時器 3 2 1〜3 2 6 計數器位元部 3 6 0 事件輸入部 4 0 0 字元線位址解碼電路 4 0 0 A 主解碼器 40 0B、5 0 0B模態切換部 4 0 0 C 次解碼器 4 0 0 D 最下位位址信號加工部 491〜498 字元線 5 4 0〜5 4 9 位元線 5 0 1 記憶體單元群 5 6 0 轉換電路群 AD1 主位址信號 AD2 最下位位址信號 L 0 接地配線

2108-5992-PF(Nl).ptd 第27頁 200417912 圖式簡單說明 L 1 電源配線 S1 主解碼結果 S 2 選擇解碼結果

2108-5992-PF(Nl).ptd 第28頁

Claims (1)

1. 200417912 六 置 申請專利範圍 1 ·〜種微電腦，其特徵在於· CPU ； 、 d 複數條信號線，以對應前 ; 之輪出信號而被設 資料記憶部，可儲存基於外部 信號線之設定資料； σ化而對應前記複數條 第〜信號傳達裝置，於活性狀能 出信，予以傳達至前記複數條信號i『，將前記CPU之輸 第二信號傳達裴置，於活性狀態時 』一 。…記設定資料予以傳達至前記 ；：貢：記憶 信號傳達控制襄置，控制前記第—以=線二 衣置之活性/非活性； 第一 L號傳達 模態信號傳達控制裝置係於收到模態信號而該 置;通常狀態之時將只有前記第-信號傳達裝 將只有< f 而於前記模態信號為指示特殊狀態之時 2則5己第二信號傳達裝置做為活性狀態。 月似你义如申請專利範圍第1項所述之微電腦，其中，微電 。己：部信號為包括串列資料； 成，藉S貝料記憶部為包括資料記憶部，具有複數位元構 設定4料—邊移位前記外部信號一邊予以取入而儲存前記 腦传箭“ 月專利乾圍第2項所述之成電腦，其中’微電 之通常動、’斗冗憶部為包括：資料記憶部’於前記微電腦 作時可做為串列I/O而被使用。

   2108-5992-PF(Nl).ptd 第29頁 200417912 、申請專利範圍 4 ·如申請專利範圍第1項所述之微電腦，其中，微電 腦係前記外部信號為包括時序用信號，以預定之時序來執 行預疋之信號遷移變化； 别記資料記憶部為包括：資料έ己憶部’具有複數位元 構成，而將前述前記時序用信號之前記預定之信號遷移變 化的次數以做為前記設定資料加以計數。 5 ·如申請專利範圍第4項所述之微電腦，其中，微電 月向係。己憶部為包括資料記憶部，於兩兄被電私之通常動作 4可做為計時器而被使用。 6 · 一種微電腦，包括·· CPU，以輪出複數位元之字元線選擇用位址信號； 記憶體部，包括複數條字元線； 、 主解碼器，以基於除了前記位址信號裏之最下位位元 =位址信號外之主位址信號而執行解碼處理來得到主解石馬 次解碼部， 位元之位址信號 之電位設定； W記主解碼結果之下，來收到前記最不仅 以及模態信號，而執行前記複數條字元線 具特徵在於： 基於模態信號為指示通常狀態時以 前記複數條字元線裏=别记最下位位兀之位址信號，來將 位，並於前記模條予以設定成選擇狀態之電 下位位元之位址信；示特殊狀態時以只基於前記最 琥來執仃所記複數條字元線之電位設

   200417912 六 申請專利範圍 定。 7 · 一種微電腦，豆转 咖，以輸出複數位元？：包括·· 記憶體部，包括複數停位址信號； 字元線選擇裝置，於^ 線以及複數條位元線； 外土邱做為非選 〜1个村則仏 位兀線電位設定部，於、=狀悲，及 號為指示特殊狀態時2到前記f態信號’而前記模態信 線之電位設定預先已決定之樣態來執：將W圮腹數條位

   指示通常狀態時以基於彳杈態信號，而該模態信號為 之任—條，而於前記模址信號來選擇複數條字元線 複數條字元線全部做二ς ^為指不特殊狀態時來將前記 位元線電位設定部，二込擇狀態；及 1 d令 2；it m .. _

   2108-5992-PF(Nl).ptd