TW200412033A - Successive approximation type analog-digital converter and microcomputer - Google Patents
Successive approximation type analog-digital converter and microcomputer Download PDFInfo
- Publication number
- TW200412033A TW200412033A TW092132994A TW92132994A TW200412033A TW 200412033 A TW200412033 A TW 200412033A TW 092132994 A TW092132994 A TW 092132994A TW 92132994 A TW92132994 A TW 92132994A TW 200412033 A TW200412033 A TW 200412033A
- Authority
- TW
- Taiwan
- Prior art keywords
- value
- analog
- digital
- comparator
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
200412033 五、發明說明α) —— 【發明所屬之技術領域】 本發明是有關於一種逐次比較型類比數位(AD)轉換 及微電腦。 χ σ 【先前技術】 逐次比較型類比數位(AD)轉換器是一種具備有串聯電 阻體,用1 / 2近似法依次比較在該串聯電阻體的各連接部 上發生的基準值和類比值,並將類比值轉換成m位元的數 位值的轉換器。上述的串聯電阻體是根據逐次比較型類比 數位(AD)轉換器的轉換精確度(例如m位元),將2个瓜個 (个是乘冪)電阻串聯連接起來的電阻體。就是說,串聯 電阻體的個數隨著逐次比較型類比數位(AD)轉換器的轉換 精確度(解析度)的提高而以乘幂的單位形式增加。例 如,如果使逐次比較型類比數位(AD)轉換器的轉換精確度 從8位元提高到1〇位元,則串聯電阻體的個數從託6個增加 到1 024個。因此,在上述的逐次比較型類比數位(AD)轉換 器中,由於串聯電阻體的個數多,所以存在串聯電阻體的 配置面積大’同時成本增大的問題。而且,在内部安裝了 上述的逐次比較型類比數位(AD)轉換器的微電腦中,就會 存在晶片面積增大的問題。 因此,本案申請人申請以解決上述的問題為目的之逐 次比較型類比數位(AD)轉換器(例如,參照專利文獻1 )。該逐次比較型類比數位(AD)轉換器藉由將多個電容元 件並聯連接在輸入基準值一側的比較器的輸入端和接地之 間,同時將多個電容元件的充電電壓的平均值作為基準
12701pif.ptd
200412033 五、發明說明(2) 值,以提高轉換精確度。 [專利文獻1 ] 曰本專利特開200 1 -5361 2號公報 可是,在專利文獻1的逐次比較型類比數位(AD)轉換 器中’由於需要適當地控制能防止串聯電阻體伴隨轉換精 確度的提高而增加的多個電容元件的充電時序,所以存在 為此所需要的控制元件增加、而且為此所需要的控 複雜的問題。 【發明内容】 Ϊ決上述課題,本發明提供一種逐次比較型類比 Γίΐίΐ ,4有在各連接部發生將類比值轉換成m if類t卜#位值用的基準值的串聯電阻體;以及依次比較上 上述基準值中的某-*、並輸出數位值的比較 ΐ利以:較型類比數位(ad)轉換器的特徵在於:具備 亡述基準值中的某-值的多個電容元 比較器與上二1=器輸,了m位元的數位值時,將用上述 述多二電容二件二t進订比較的值從上述基準值切換到上 ㈦…元的數位了值的控制部,將上述類比值轉換成 根據本說明書及附圖 作為本發明的上述以外的 的記載就會明白了。 、至 為讓本發明之上述和其他目的 易懂,下 說明如下 ^ - 特徵和優點能更明顯 牛 父佳實施例,並配合所附圖式,作詳細
12701pif.ptd $ 7頁 200412033
【實施方式】 ===開示的要點=== 根據本說明書及附圖的記載,至少會明確以下事項。 在具有在各連接部發生將類比值轉換成m位元的數位 值用的基準值的串聯電阻體;以及依次比較上述類比值及 上述基準值中的某一者,並輸出數位值的比較器的逐次比 較型類比數位(AD)轉換器中,其特徵在於:具備有利用電 容比分配上述基準值中的某一值的多個電容元件;以及上 述比較器輸出了m位元的數位值時,將用上述比較器與上 述類比值進行比較的值從上述基準值切換成上述多個電容 元件的分配值的控制部,將上述類比值轉換成(m + n )位 元的數位值。如果採用此逐次比較型類比數位(AD)轉換 器’則將用比較器與類比值進行比較的值從串聯電阻體的 基準值切換成多個電容元件的分配值,求得m位元以下的 低位η位元的數位值。因此,利用使用多個電容元件的分 配值的簡單結構,能可靠地提高逐次比較型類比數位(A D) 轉換器的轉換精確度。另外,即使提高逐次比較型類比數 位(AD)轉換器的轉換精確度,串聯電阻體的個數也不增 加0 另外,在這樣的逐次比較型類比數位(AD)轉換器中, 上述多個電容元件用上述電容比分配在上述串聯電阻體的 規疋的連接部發生的基準值的差。如果採用此逐次比較型 類比數位(AD)轉換器,則由於用電容比使串聯電阻體的規 定的基準值的差(最小單位的電位差)細分化,所以能可
12701pif.ptd 第8頁 200412033
靠地提高逐次比較型類比數位(AD)轉換器的轉換精確度。 另外’在這樣的逐次比較型類比數位(AD)轉換器中, 上述多個牛是由第一電容元件及第=電容元件所構 成’上述第-電容元件及上述第二電容元件被串聯連接在 上述基準值的某-值和接地之間,上述第一電容元件及上 述第二件的連接部肖ϋ比較$中不輸入上述類比 值一側的輸入端連接。如果採用該逐次比較型類比數位 (AD)轉換器,則藉由使用兩個電容元件的簡單結構,就能 可靠地提高逐次比較型類比數位(AD)轉換器的轉換精確 度0 ,外,在這樣的逐次比較型類比數位(AD)轉換器中,钃 上述第一電容元件及上述第二電容元件的電容比對應於上 述(m + n)位元,為1: (2的„次方。如果採用此逐 次比較型類比數位(AD)轉換器,則藉由將兩個電容元件的 電容比設定為上述的值,就能容易地改變逐次比 數位(AD)轉換器的轉換精確度。 另外’在這樣的逐次比較型類比數位(AD)轉換器中, 有根據上述控制部的輸出信號,使上述基準值被輸入上述 比較邛的工作斷路的開關電路。如果採用該逐次比較型類 比數位(AD)轉換器,則能可靠地切換串聯電阻體的基準值_ 和多個電容元件的分配值。 還有’微電腦的特徵在於具備有上述的逐次比較型類 ,數位(AD)轉換器。如果採用該微電腦,則能在小面積的 曰曰片上形成具有高轉換精確度的逐次比較型類比數位(AD)
第9頁 200412033 五、發明說明(5) 轉換器。 ===逐次比較型類比數位(AD)轉換器的結構=== 參照第1圖,說明本發明的逐次比較型類比數位(A D ) 轉換器的結構。第1圖是表示本發明的逐次比較型類比數 位(AD)轉換器的示意圖。另外,在本實施方式中,逐次比 較型類比數位(AD)轉換器有10位元的轉換精確度。另外, 此逐次比較型類比數位(A D )轉換器根據串聯電阻體的基準 值,求得8位元的數位值,再根據多個電容元件的分配 值,求得2位元的數位值。 在第1圖中,串聯電阻體2是在各連接部上發生與類比 電壓(類比值)進行比較的基準電壓(基準值)的電阻 體。就是說,串聯電阻體2是將具有電阻值r的256 (=2 f 8 )個電阻串聯連接在電源Vdd和接地之間、發生各連接部 的分壓作為基準電壓的電阻體。 ^ 傳輸閘4與串聯電阻體2的各連接部一 一對應。就是 口兑在串聯電阻體2的各連接部上發生的基準電壓被供給 各傳輸閘4的-端。然後,某-個傳輸閘4根據比較器(將 在後面,明)的輸出信號,用1 / 2近似法,通過依次進行 導通丄,傳輸閘4的另一端獲得適當的8位準的基準電壓。 ί广/進施Λ式的逐次比較型類比數位(AD)轉換器中,根據 古、-土準電壓,求得8位元(m位元)的數位值D9 (最南位元MSB)〜j)2。 傳’ 與串聯電阻體2連接的4個連接部C1〜C4 一一 對應。就是說,在串聯電阻體2的連接部C1〜C4上發生的
12701pif.ptd 第10頁 200412033 五、發明說明(6) 基準電壓VI〜V4被供給至各傳輸閘6的一端。另外,在逐 次比較型類比數位(AD)轉換器求出數位值D9〜D2的期 與串聯電阻體2的連接部^對應的傳輸閘6導通,從上^的 傳輸閘6的另一端只獲得基準電壓V1。然後,逐次比較型、 類比數位(AD)轉換器求出數位值⑽〜…後,傳輪閘6 根據上述的比較器的輸出信號進行斷路,從傳輸閘6 ^ 一端以適當的順序獲得基準電壓V2〜V4。在本發 比較型類比數位(AD)轉換器中,根據此4位 、_人 η〜V4,求得2位元(n位元)的數位細及D〇 (土最卓低電位愚 LSB)。另外,傳輸閘6也可以兼作傳輸閘4的 Γ卜如ΓΚΓ2的連接部C1〜C4不限定於第1圖中的位 匕,果疋連續的4個連接部,料聯電阻體2的任何 外’也可以從與串聯電阻體2不同的 串聯電阻冑(圖中未不出)獲得基準電壓ν 電容器8(第一雷宠分放、< 件)有m (第二電容元 傳輸閘6的共用的另—端和接)祕)的,谷比,被串聯連接在 照適當的順序使4個傳輸閘6斷路以。上電述容器8二1 0通:按 4個傳輸閘6的另一端獲得@ ^的電令比,對從 此,從電容器8、1〇的連接的部差變化)進行分I。因 例如,因為串聯電阻體2的^ ::士述的差壓的分壓。 電阻的電位差為Δν。這:電阻值R相等,所以各 △V、2Δν,從電容器8 M攸傳^閉6的另—端獲得差壓 V/4、Δν/2、3Δν/4的一個獲得將分壓為△ 寬阻的電位差△ v細分化了的 12701pif.ptd 第11頁 200412033 五、發明說明(7) ' " ---- 電壓。另外,後面將詳細說明電容器8、1 〇的工作情況。 山 較器12的+(非反相輸入)端子是輸入類比電壓的 知子比較器12的一(反相輸入)端子通過傳輸閘μ與傳 輸問4的共用的另一端連接,同時與電容器8、10的連接部 連接。就是說,比較器1 2在傳輸閘1 4 (開關電路)導通 時,通過對類比電壓和通過傳輸閘4的基準電壓的大小進 行比較,輸出數位值D9〜D2,然後,一旦傳輸閘〗4斷路, 藉由對類比電壓和電容器8、1 〇的連接部的分壓進行比 較,輸出數位值D1及DO。寄存器1 6保持從比較器1 2獲得的 10位元的數位值D9〜!)0。 控制部1 8依次輸入從比較器1 2獲得的各位的數位值, 根據該數位值及其邏輯("1"或” 〇 ”),控制傳輸閘4、6、 1 4的斷路。控制部1 8在初始狀態下,使傳輸閘丨4導通,同 時使與電源電壓Vdd的中間電壓Vdd/2對應的傳輸閘4導 通。因此,比較器1 2輸出最高位元的數位值!)9。此後,控 制部1 8根據從比較器1 2獲得的1位元高位的數位值的邏 輯,用1 / 2近似法有選擇地使傳輸閘4的某一個導通。因 此,比較器1 2輸出數位值D 8〜D 2。此後,控制部1 8根據從 比較器1 2獲得的數位值D2,使傳輸閘1 4斷路,同時根據從 比較器1 2獲得的1位元高位的數位值的邏輯,用1 / 2近似法 有選擇地使傳輸閘6導通。因此,比較器1 2輸出數位值d 1 及DO。 ===逐次比較型類比數位(AD)轉換器的工作=== 其次,參照第2圖說明本發明的逐次比較型類比數位
12701pif.ptd 第12頁 200412033 五、發明說明(8) - ~~] (AD)轉換器的工作。第2圖是表示本發明的逐次比較型類 比數位(AD)轉換器的主要部分的示意圖。另外,比較器 輸出數位值D9〜D2的動作與現有的逐次比較型類比數位 (AD)轉換器相同,所以將其說明省略。 | 首先’控制部1 8根據從比較器〗2獲得的1位元高位的 ^位值D3的邏輯,使與基準電壓"對應的傳輸閘4導通。 這時’電容器8、10的連接部的電壓保持成基準電壓VM。 另外,比較器1 2根據類比電壓和基準電壓精的大小的比較 結果,將數位值D2輸出給控制部〗8。因此,上述的類比電 壓存在於基準電壓VM和基準電壓VN的差壓Δν中。 控制部1 8由於被從比較器丨2供給數位值D2,所以使傳 輸閘4、1 4導通。即,切換串聯電阻體2的基準電壓和電容 器8、1 〇的分壓。因此,在串聯電阻體2的各連接部上發生 的基準電壓不供給比較器1 2的一端子。另外,控制部丨8使 傳輸閘6A斷路,同時使傳輸閘6C導通。這時,傳輸閘6A〜 6D的另一端的差壓為2^v( = v3—VI )。電容器8、1〇用電 容比1 ·· 3對該差壓2 △ V進行分壓,獲得分壓△ v/2。因 此,從電容器8、10的連接部獲得基準電壓,和基準電壓 VN的中間電壓(VM+AV/2)作為新的基準電壓。比較器^ 根據類比電壓和基準電壓(VM+ Δν/2 )的大小的比較^ L 果,將邏輯為”1”或”0”的數位值D1輸出給控制部18。… 數位值D1的邏輯為π 1’’時,上述的類比電壓存在於基 準電壓(VM+ZXV/2)和基準電壓VN的差壓Δν/2中。控制 部1 8由於被從比較器1 2供給邏輯為” 1 ”的數位值])丨,所以
12701pif.ptd 第 13 頁 200412033
使傳輸閘6C斷路,同時使傳輸閘61)導通。這時,傳輸問6八 〜6D的另一端的差壓變為△vbvj—V3)。電容、ι〇用 電容比1 :3對該差壓Δν進行分壓,獲得分壓Δνϋ/4。因 此,從電容器8、10的連接部獲得基準電壓(νΜ+Δν/2 ) 和基準電壓VN的中間電壓(VM + 3 Δν/4 )作為新的基準電 壓。比較器1 2根據類比電壓和基準電壓(VM + 3 △ ν/4 )的 大小的比較結果,將邏輯為”Γ,或的數位值⑽輸出於 制部1 8。 、二 另一方面,數位值D1的邏輯為,,〇,,時,上述的類比電 壓存在於基準電壓VM和基準電壓(νΜ+Δν/2)的差壓△ V/2中。控制部18由於被從比較器12供給邏輯為"〇"的數位 _ 值D1,所以使傳輸閘6C斷路,同時使傳輸閘“導通。這 時’傳輸閘6A〜6D的另一端的差壓變為— )。電容器8、10用電容比1:3對該差壓—進行分壓, 獲得分壓一Δν/4。因此,從電容器8、1〇的連接部獲得基 準電壓VM和基準電壓(VM+Z\V/2)的中間電壓(vm+z\V/4 )作為新的基準電壓。比較器1 2根據類比電壓和基準電壓 (VM+ Δν/4 )的大小的比較結果,將邏輯為”丨,,或” 〇”的數 位值D 0輸出給控制部1 8。 在控制部1 8中,由於被從比較器丨2供給最低位元的數春 位值DO,所以將工作停止。因此,能根據類比電壓獲得i 〇 位元的數位值D9〜DO。 以上’通過適當地設定兩個電容器的電容比,能將逐 次比較型類比數位(AD)轉換器的轉換精確度可靠地從8位
12701pif.ptd 第14頁 200412033 五、發明說明(ίο) 元提高到1 0位元。 ===應用於微電腦=== 士實施方式的逐次比較型類比數位(AD)轉換器使用兩 的!容?:獲得高的轉換精確度。因&,作為内 ::2 了逐一人比軚型類比?位(AD)轉換器的微電•,能在 童二“ =片彳形成具有兩轉換精確度的逐次比較型類比 另一實施方式== 換器另外,由於用兩個電容器的電容比,所 以能設定數pF程度的能集積化的電容。 以上,雖然說明了本發 轉換器及微電腦,但上述的 解本發明的實施方式,不是 離其旨意的情況下,能進行 其等效物也包含在本發明中 《電容元件的電容比》 明的逐次比較型類比數位(AD) 發明的實施方式是為了容易理 限定本發明的。本發明在不脫 變更、改進,同時不言而喻,
在本實施方式中,電容器8、1〇的電容比雖然為1 :
3,但严限定於此。就是說,電容器8、1 0的電容比根據逐 次比較型類比數位(AD)轉換器的轉換精確度,按照工:(2 个1 )設定即可。例如,將逐次比較型類比數位⑽)轉 換器的轉換精確度提高3位元時,電容器8、10的電容比為 1 · 7。另外’將逐次比較型類比數位(AD)轉換器的轉換精 確度提高4位元時,電容器8、1〇的電容比為1 :i5。因 此’通過適當的地設定電容器8、1〇的電容比、以及傳輪 閘6的個數,能容易地變更逐次比較型類比數位(AD)轉換
200412033 五、發明說明(11) 器的轉換精確度。 《電容元件的個數》 在本實施方式中’雖然電容器的個 定於此。例如,也可以串聯連接3個以上、為兩個,但不限 些電容器的規定的連接部獲得成為n的^電容器’從這 因此,能有效地靈活使用已有的電容器。n〜1 )的分壓。 《開關電路》 ° 在本實施方式中,開關電路雖然是雙 μ,但不限定於此。例如,也可以採用單向輪閘 晶體或M0S電晶體。 u入的雙極電 (發明效果) 如果採用本發明,則能用使用多個電容 的簡單的結構’可靠地提高逐次比較型 :的二:值 器的轉換精確度。 双位CAD)轉換 雖然本發明已以較佳實施例揭露如上,然苴 限定本發明,任何熟習此技藝者,在不脫離本;明用以 和範圍内’當可作些許之更動與潤飾,因此本“,精神 範圍當視後附之t請專利範圍所界定者為準。S之保護 12701pif.ptd 第16頁 200412033 圖式簡單說明 第1圖是表示本發明的逐次比較型類比數位(AD)轉換 器的圖。 第2圖是表示本發明的逐次比較型類比數位(AD)轉換 器的主要部分的圖。 圖式標示說明】 6C、6D、14 :傳輸閘 2 :串聯電阻體 4 、 6 、 6A 、 6B 、 8、 10 :電容器 12 :比較器 16 :寄存器 18 :控制部 _
12701pif.ptd 第17頁
Claims (1)
- 2004120331. 一種逐次比較型類比數位轉換器,具有: 串聯電阻體,在各連接部發生將類比值轉換成m位元 的數位值用的基準值;以及 比較器’依次比較上述類比值及上述基準值中的某一 者,並輸出數位值,其特徵在於具備有: 夕個電谷元件’利用電容比分配上述基準值中的某一 值;以及 ^ 控制部’上述比較器輸出了 m位元的數位值時,將用 上述比較器與上述類比值進行比較的值從上述基準值切換 到上述多個電容元件的分配值; 、 將上述類比值轉換成(m + n)位元的數位值。 _ 2 ·如申請專利範圍第1項所述的逐次比較型類比數位 轉換器,其特徵在於: 上述多個電容元件用上述電容比分配在上述串聯電阻 體的規定的連接部上發生的基準值的差。 3·如申請專利範圍第2項所述的逐次比較型類比數位 轉換器,其特徵在於: 上述多個電容元件由第一電容元件及第二電容元件構 成;以及 上述第一電容元件及上述第二電容元件串聯連接在上 · 述基準值的某一值和接地之間,上述第一電容元件及上述 第一電谷元件的連接部與上述比較器中不輸入上述類比值 一側的輸入端連接。 4·如申請專利範圍第3項所述的逐次比較型類比數位12701pif.ptd 第18頁 200412033 六、申請專利範圍 轉換ι§ ’其特徵在於: 上述第一電容元件及上述第二電容元件的電容比根據 上述(m + n)位元,為1: (2的η次方一1)。 5 ·如申請專利範圍第1項至第4項其中任一項所述的 逐次比較型類比數位轉換器,其特徵在於具有: ”’根據上述控制部的輸出信纟,使上 值被輸入上述比較部的工作斷路。 早 6 · 一種微電腦,其特徵在於·· 具有如申請專利範圍第1項所1 位(AD)轉換器。 汀逃的逐次比較型類比數12701pif.ptd 第19頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345110A JP4004390B2 (ja) | 2002-11-28 | 2002-11-28 | 逐次比較型adコンバータおよびマイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200412033A true TW200412033A (en) | 2004-07-01 |
TWI232029B TWI232029B (en) | 2005-05-01 |
Family
ID=32677039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092132994A TWI232029B (en) | 2002-11-28 | 2003-11-25 | Successive approximation type analog-digital converter and microcomputer |
Country Status (5)
Country | Link |
---|---|
US (1) | US6847322B2 (zh) |
JP (1) | JP4004390B2 (zh) |
KR (1) | KR100536543B1 (zh) |
CN (1) | CN1272909C (zh) |
TW (1) | TWI232029B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142932A (ja) * | 2003-11-07 | 2005-06-02 | Sanyo Electric Co Ltd | Adコンバータ |
KR100605726B1 (ko) | 2004-12-21 | 2006-08-01 | 주식회사 대우일렉트로닉스 | 디지털 평판 디스플레이장치의 노이즈 제거 방법 |
JP4751122B2 (ja) * | 2005-07-28 | 2011-08-17 | 株式会社東芝 | A/d変換器 |
US7477177B2 (en) * | 2006-09-13 | 2009-01-13 | Advantest Corporation | A-D converter, A-D convert method, and A-D convert program |
JP4308841B2 (ja) * | 2006-11-08 | 2009-08-05 | 株式会社半導体理工学研究センター | アナログ−デジタル変換器 |
JP4884519B2 (ja) * | 2009-12-03 | 2012-02-29 | 株式会社半導体理工学研究センター | アナログ−デジタル変換器 |
JP5659950B2 (ja) * | 2011-05-24 | 2015-01-28 | 富士通株式会社 | A/d変換器 |
CN103618550B (zh) * | 2013-10-29 | 2016-05-04 | 电子科技大学 | 电容阵列型的逐次逼近模数转换器及控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1001534A2 (en) * | 1998-10-07 | 2000-05-17 | Yozan Inc. | Analog to digital converter |
JP3857450B2 (ja) * | 1999-01-19 | 2006-12-13 | 株式会社東芝 | 逐次比較型アナログ・ディジタル変換回路 |
JP4242973B2 (ja) * | 1999-08-06 | 2009-03-25 | 三洋電機株式会社 | 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ |
-
2002
- 2002-11-28 JP JP2002345110A patent/JP4004390B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-18 CN CNB2003101183196A patent/CN1272909C/zh not_active Expired - Fee Related
- 2003-11-25 TW TW092132994A patent/TWI232029B/zh not_active IP Right Cessation
- 2003-11-26 US US10/721,746 patent/US6847322B2/en not_active Expired - Lifetime
- 2003-11-27 KR KR10-2003-0084860A patent/KR100536543B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI232029B (en) | 2005-05-01 |
KR20040047685A (ko) | 2004-06-05 |
KR100536543B1 (ko) | 2005-12-14 |
CN1505268A (zh) | 2004-06-16 |
JP4004390B2 (ja) | 2007-11-07 |
CN1272909C (zh) | 2006-08-30 |
US6847322B2 (en) | 2005-01-25 |
US20040130474A1 (en) | 2004-07-08 |
JP2004180065A (ja) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9742424B2 (en) | Analog-to-digital converter | |
TWI497918B (zh) | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 | |
US8456340B2 (en) | Self-timed digital-to-analog converter | |
US10270459B2 (en) | DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof | |
JP4924137B2 (ja) | 冗長ビット付きデジタル−アナログ変換器及びこれを用いたアナログ−デジタル変換器及びこれを用いたイメージセンサ | |
JP4836670B2 (ja) | パイプライン型a/dコンバータ | |
TW201014194A (en) | Data conversion circuitry and method therefor | |
CN106899299A (zh) | 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法 | |
CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
JP2003124809A (ja) | 改良形スイッチトキャパシタにもとづく電荷再分布逐次近似型アナログ−ディジタル変換器(adc) | |
TW200412033A (en) | Successive approximation type analog-digital converter and microcomputer | |
TW201607249A (zh) | 類比數位轉換裝置及其轉換方法 | |
CN108111171B (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
TW200537405A (en) | Digital/analog converter, display driver and display | |
CA1311845C (en) | Multistep flash analog to digital converter with voltage estimator | |
US10218376B1 (en) | Capacitive digital-to-analog converter | |
KR102647422B1 (ko) | 전류 구동 방식의 아날로그-디지털 컨버터 | |
KR100635311B1 (ko) | A/d 변환기 및 a/d 변환 방법 | |
JP4242973B2 (ja) | 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ | |
Gines et al. | Description of SAR ADCs with digital redundancy using a unified hardware-based approach | |
JP4884518B2 (ja) | アナログ−デジタル変換器 | |
CN110677155B (zh) | 一种应用于逐次逼近模数转换器的中位选取电容校正方法 | |
US6542107B1 (en) | Flash analog-to-digital converter using folded differential logic encoder having capacitors which distribute charge | |
JP5446689B2 (ja) | 電圧比較回路および半導体装置 | |
Koppa et al. | An ultra-low power charge redistribution successive approximation register A/D converter for biomedical applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |