TW200411791A - Plate for forming metal wires and method of forming metal wires using the same - Google Patents

Plate for forming metal wires and method of forming metal wires using the same Download PDF

Info

Publication number
TW200411791A
TW200411791A TW92119133A TW92119133A TW200411791A TW 200411791 A TW200411791 A TW 200411791A TW 92119133 A TW92119133 A TW 92119133A TW 92119133 A TW92119133 A TW 92119133A TW 200411791 A TW200411791 A TW 200411791A
Authority
TW
Taiwan
Prior art keywords
board
forming
pattern
film
trenches
Prior art date
Application number
TW92119133A
Other languages
English (en)
Inventor
Sang-Kyun Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0085483A external-priority patent/KR100475537B1/ko
Priority claimed from KR10-2002-0085482A external-priority patent/KR100480477B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200411791A publication Critical patent/TW200411791A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200411791 玖、發明說明： 【發明背景】 【技術領域】 本發明係關於一種形成金屬線的板子及使用該板子形成 金屬線的方法，具體而言，係關於一種形成金屬線的板子 及使用該板子形成金屬線的方法，其中會使用一種板子藉 由一單一製程來形成一多層結構之絕緣膜圖案，在該板子 中形成用於形成金屬線形狀的雕刻圖案，並且其中會藉由 鑲嵌製程，在該等絕緣膜圖案中所形成的多個渠溝及多個 通道洞中形成該等金屬線。 先前技術 將參考圖1A至圖1D來說明一種在半導體裝置中形成金 屬線的傳統方法。 請參考圖1A，實施一既定製程，在一矽基板101上形成 一底部低介電絕緣膜102。接著，在該底部低介電絕緣膜 102上形成一抗拋光層ι〇3。接著，將該抗拋光層ι〇3及該 底邵低介電絕緣膜1 〇2圖案化以形成一既定深度的渠溝。 之後’在整個結構上相繼形成一抗擴散膜丨〇4及一銅膜 1 〇5 °接著’藉由化學機械研磨（CMP)製程去除在該抗拋光 層103上形成的該銅膜ι〇5及該抗擴散膜1〇4，促使在該渠 溝内形成被該抗擴散膜丨04圍繞的銅線1 〇5。 請參考圖1B，在整個結構上相繼形成多層結構的頂部低 介電絕緣膜1 06a至1 〇6e。接著，在該頂部低介電絕緣膜 l〇6e上形成一用於形成一通道洞的光罩圖案ι〇7。接著，
0 \86V8b517 DOC 200411791 使用該光罩圖案107當做光罩，藉由一蚀刻製程將該等頂 部低介電絕緣膜106e至106b蝕刻一既定深度，以此方式 形成一通道洞108。此時，使用該頂部低介電絕緣膜1 〇6a 當做一蚀刻停止層。 請參考圖1 C，在去除該光罩圖案1 07之後，接著，在該 頂部低介電絕緣膜106e上形成一用於形成渠溝的光罩圖案 109。接著，使用該光罩圖案1 〇9當做光罩，藉由一蝕刻製 程触刻該等頂部低介電絕緣膜106e和1 〇6d，藉此形成一渠 溝1 ίο。此時，蝕刻剩餘的頂部低介電絕緣膜i〇6a以完成 該通道洞108，藉此曝露該等銅線1 〇5。此時，使用該頂部 低介電絕緣膜106c當做钱刻停止層。 叫參考圖1D，在包含該渠溝11 〇及該通道洞丨〇8的整個 、’’口構上，相繼形成一抗擴散膜1 1 1及—銅膜1 1 2。接著，夢 由化學機械研磨（CMP)製程去除在該頂部低介電絕緣膜 1 〇6e上沈積的该銅膜112及該抗擴散膜11丨，促使在該渠 溝内形成被該抗擴散膜ill圍繞的銅線112。該等銅線ιΐ2 係經由該通道洞108連接至該等銅線ι〇5。 然而，在使用鑲嵌機制形成多層結構之金屬線的傳統i 法中’會由於擴散反射、表面平坦化等等而導致發生數^ 問〜’廷些都疋在形成通道洞及渠溝之微影製程期間，区 位於下方的銅線所造成。因此’形成超細微尺寸圖案過毛 中有許多困難。另外’在蝕刻期間，會由於損失低介電坪 緣膜或圖案起敏，而造成失敗。因此，為了形成多層結相 之佈線，必須實施多步驟微影及蝕刻製程。
0 \S6\8t>517 DOC 200411791 【發明内容】 據此，本發明的設計目的為實質上消除由於相關技術之 限制和缺點所造成的一項或一項以上問題。 本發明的目的是提供一種形成金屬線的板子及使用該板 子形成金屬線的方法，其中會使用一種板子藉由一單一製 矛來开y成絶緣膜圖案，在該板子中形成用於形成金屬線 形狀的雕刻圖案。 本發明的另一項目的是提供一種形成金屬線的板子及使 7該板子形成金屬、線的方法，#中會使用一種板子來形成 夕層、^構的、纟巴緣膜圖案，在該板子中形成佈線形狀的雕刻 圖案。 接下來的說明書中將會提出本發明的額外目的、優點及 功旎，並且，熟悉此項技術者審閱下列說明書或可能藉由 貫施來學習本發明後應會有某種程度的瞭解。藉由撰寫的 說明書和相關中請專利範圍及附圖中所具體指出的結構， 即了 5現並獲得本發明的目的及其他優點。 為了達成這些目的及其他優點，以及根據本發明之目 標，如同本文中的具體實施例及廣泛說明，根據本發明一 項具體貫施例，一種形成金屬線之板子，其特徵為，哕板 子G括· 用於在其中形成複數個植入洞之板子，並且在 孫板子邊緣形成一既定高度之側壁；一用於在該板子上形 成複數個渠溝之雕刻圖案；以及一用於在用於形成該等渠 溝 < 該雕刻圖案上形成複數個通道洞之雕刻圖案。 在本發明另一項具體實施例中，一種形成金屬線之板 〇 \86\S6517 〇〇c 200411791 子’其特徵為，該板子句备· 個當4 . —用於在其中㈣形成複數 .y同和第二植入洞之板子’並且在該板子邊緣形 成一既^度之側壁；-用於在該板子上形成複數個渠溝 安4圖木，以及一用於在用於形成該等渠溝之該雕刻圖 衣上形成複數個通道洞之雕刻圖案。 根據本發明—項具體實施例，-種使用-板子形成金屬 =万法’其特徵為，該方法包括下列步驟：a)實施既定 ’心’在-碎基板上形成—低介電絕緣膜，接著在該低介 _膜中形成一渠溝；b)在該渠溝内形成較下方金屬 、泉’ c)在-兮基板上黏著—板子，該板子具有：—用於在 其=成複數個植人洞之板子，並且在該板子邊緣形成一 、定Γ7度之側壁’—用於在該板子上形成複數個渠溝之雕 二J圖木，以及一用於在用於形成該等渠溝之該雕刻圖案上 形成複數個通道洞之雕刻圖纟；d)透過該等植人洞來植入 低介電絕緣材料，歸退火處理該低介冑絕緣材料；e) ^除該板子，以獲得一低介電絕緣膜圖案，該低介電絕緣 膜圖案具有：II由用於形成渠溝之該雕刻圖案所成形的複 數個木4，及藉由用於形成通道洞之該雕刻圖案所成形的 複數個通道洞；以& f)在該等渠溝内形成多個較上方金屬 線，琢等較上方金屬線係透過該等通道洞連接至多個較下 方金屬線。 在本^明另一項具體實施例中，一種使用一板子形成金 屬、’泉之方法，其特徵為，該方法包括下列步驟··昀實施既 疋製私，在一矽基板1 〇 1上形成一低介電絕緣膜，接著在
〇Λ86\865Π DOC 200411791 该低介電絕緣膜中形成一渠溝；…在該渠溝内形成較下方 金屬線；C)在一矽基板上黏著一板子，該板子具有：一用 於在其中蝕刻形成複數個第一植入洞和第二植入洞之板 子，並且在該板子邊緣形成一既定高度之側壁；一用於在 居板子上形成複數個渠溝之雕刻圖案；以及一用於在用於 形成該等渠溝之該雕刻圖案上形成複數個通道洞之雕刻圖 案，d)透過該第一植入洞植入一既定量之第一絕緣材料·， e)透過琢第二植入洞植入一第二絕緣材料；f)去除該板子， 以獲侍一多層結構之絕緣膜圖案，該緣膜圖案具有：藉由 用於形成渠溝之該雕刻圖案所成形的複數個渠溝；及藉由 用於开y成通道洞之該雕刻圖案所成形的複數個通道洞；以 及g)在次等渠溝内形成多個較上方金屬線，該等較上方金 屬線係透過該等通道洞連接至多個較下方金屬線。 、在本發明另一項觀點中，應明白，前面的一般說明及下 文:的詳細巩明均是示範及解說，並且打算提供如申請專 利範圍&出之本發明的進一步解說。 實施方式 現在將藉由纟發明的較佳具體實施例並參考示範性附圖 來过明本發明。 參:—2 半導體裝置的斷面圖’㈣解說—種根據本 x 員具體實施例之形成金屬線的板子。 入子2°包含:一用於在其中形成複數個植 :形板子池，並且在該板子邊緣形成—既定高 、J 土歲用於在該板子2〇a上形成複數個渠溝
Ο \86\865l7 D〇C 200411791 圖案21，以及用 刻圖案22。 於在雕刻圖案21上形成複數個通道洞之雕 形成金屬線的板子具有㈣㈣ 的金屬（例如，丁卜丁a、w签笔、广人府 门疋點 一 、 w ♦♦)、氮化金屬合成物或如Al2〇 ^頁陶资為材料所製成。可藉由微影製程及#刻製程或镶 瓜I私來$成用於形成複數個渠溝之雕刻圖案21及用於形 成複數個通道洞之雕刻圖案22。使用化學反應離子姓刻^ o^tiVei()netching; RIE)當做該蝕刻製程。 圖3A至圖3E顯示使用如圖2所示之根據本發明一項具 體實施例之形成金屬線的板子，來形成多層結構之金屬線 的方法。 請參考圖3A，實施既定製程，在一矽基板3〇1上形成一 底部低介電絕緣膜302。接著，在該底部低介電絕緣膜3〇2 上形成一抗拋光層303。接著，將該抗拋光層3〇3及該底部 低介電絕緣膜302圖案化以形成一既定深度的細微渠溝。 之後，在整個表面上相繼形成一抗擴散膜3〇4及一銅膜 305。藉由化學機械研磨（CMP)製程去除在該抗拋光層3〇3 上沈積的該銅膜3 0 5及該抗擴散膜3 0 4，以此方式使在該渠 溝内形成被居抗擴散膜：3 0 4圍繞的銅線3 0 5。之後，在該銅 線3 0 5表面上選擇性形成一抗擴散膜3 0 6。此時，該抗擴散 膜306係用於在後續製程中防止銅（Cu)擴散，防止污染基 板或設備，而且還促進電氣接觸於在上方形成的金屬線。 請參考圖3B，將如圖2所構成的板子20放置在一矽基 板30 1上。對該板子2〇施加適當的壓力，促使該側壁20b ΟΛ86\865 J7.DOC -10- 200411791 緊在、地附著於該矽基板30 1的邊緣。只有當徹底密封該板 子20與該矽基板301時，才能達成介於金屬線之間的徹底 接觸，並且防絕緣膜外部洩露。 叫參考圖3 C ’透過該植入洞2 0 c將一低介電絕緣材料3 0 7 徹底注入空間中，該低介電絕緣材料3〇7是具有既定黏性 的液體狀怨、落膠狀態或凝膠狀態。接著，將注入空間中 的該低介電絕緣材料307經過退火處理達1〇秒鐘以上（例 如，10秒鐘至1 〇分鐘），以便去除該低介電絕緣材料3〇7 中内含的溶劑，並且相同使膜品質密集。此時，該板子2〇 及该碎基板301的溫度必須維持在1 〇〇至45〇〇c。使用一 含有碳之材料或一低密度有機或無機系列材料當做該低介 電絕緣材料307。較佳方式為，埋藏厚度為3〇〇〇至3〇〇〇〇A。 請參考圖3D，如果將該板子20與該矽基板301分離， 則獲得一低介電絕緣膜圖案307a，該低介電絕緣膜圖案 307a具有：藉由用於在該板子20中形成複數個渠溝之雕刻 圖案21所成形的複數個渠溝308 ;及藉由用於在該板子2〇 中形成複數個通道洞之雕刻圖案22所成形的複數個通道洞 309 〇 請參考圖3E，在包含該等渠溝308及該等通道洞3〇9之 該低介電絕緣膜圖案307a的整個結構上，相繼形成—抗擴 散膜310及一銅膜311。 接著，藉由化學機械研磨（CMP)製程去除在該低介電絕緣 膜圖案307a上沈積的該銅膜311及該抗擴散膜310，促使 在該渠溝308内形成被該抗擴散膜3 1 〇圍繞的銅線3 11。此
O:\86\865t7 DOC 200411791 時’藉由埋藏在該通道洞309中的該抗擴散膜310及該銅 膜3 11 ’將該通道洞3〇9上的該等銅線3丨丨連接至位於下方 的銅線3〇5。之後，只在該銅膜3 11表面上選擇性形成一抗 擴散膜312。 藉由物理氣體沈積法（PVD)、化學氣體沈積&(CVD)或原 子層沈積法（ALD)，沈積 Ta、TaN、TiN、TiNSi、WN、WCN 或其組合合金’形成厚度為〇·5至5〇nin的抗擴散膜3〇4和 抗擴散膜3 10。 藉由電鍍法、無電鍍法或化學氣體沈積法（CVD)沈積厚度 為200至2000nm的銅（Cu)，藉此形成銅膜305及銅膜311， 直到徹底埋藏渠溝。 使用高熔點金屬（例如，w、Ti、Ta等等）或如Ni、c〇、P、 B之類的合成物，在銅線305和銅線311之表面上形成抗 擴散膜306和抗擴散膜312。藉由實施一選擇性無電鍍法等 等，只在銅線305和銅線311表面上形成厚度為i至1〇〇nm 的抗擴散膜3 0 6和抗擴散膜3 12。 如果重複實施圖3B至圖3E之製程，就可形成所期望之 多層結構的金屬線。 圖4顯示一半導體裝置的斷面圖，用於解說一種根據本 發明另一項具體實施例之形成金屬線的板子。 形成金屬線40的板子包含：一用於在其中形成第一植入 洞40c及第二植入洞40d之圓形板子4〇a，並且在該板子邊 緣形成一既定高度之側壁40b;用於在該板子4〇a上形成複 數個渠溝之雕刻圖案41;以及用於在雕刻圖案4丨上形成複
O:\86\865I7 DOC 200411791 數個通道洞之雕刻圖案42。 形成金屬線的板子可能係、以—具有相對於底部基板之細 微曲線之彈性、極佳抗磨料高橡點的金屬（例如，丁卜丁3、 W等等）、氮化金屬合成物或如Al2〇3之類陶t為材料所製 成。所形成的該第—植入洞恢及該第二植入洞4〇d均句 分佈’促使以均勻的厚度來埋藏绝緣材料，並且必須區別， 以便分別植入不同種類的絕緣材料。可藉由微影製程及蝕 刻製程或鑲嵌製程來形成用於形成複數個渠溝之雕刻圖案 W及用《成複數個通道洞之雕刻圖案…使用化學反應 離子蝕刻法（RIE)當做該蝕刻製程。 圖5A至圖5F顯示使用如圖4所示之根據本發明另一項 具體實施例之形成金屬線的板子，來形成多層結構之金屬 線的方法。 w參考圖5A，貫施既定製程，在一矽基板5〇丨上形成一 底部低介電絕緣膜502。接著，在該底部低介電絕緣膜5〇2 上形成一抗拋光層503。接著，將該抗拋光層5〇3及該底部 低介電絕緣膜502圖案化以形成一既定深度的細微渠溝。 <後，在整個表面上相繼形成一抗擴散膜5〇4及一銅膜 5〇5。藉由化學機械研磨（CMp)製程去除在該抗拋光層5〇3 上/尤私的该銅膜5 05及該抗擴散膜5 ，以此方式使在該渠 溝内形成被該抗擴散膜504圍繞的銅線5〇5。之後，在該銅 線505表面上選擇性形成一抗擴散膜5〇6。此時，該抗擴散 膜5 06係用於在後續製程中防止銅（Cu)擴散，防止污染基 板或設備，而且還促進電氣接觸於在上方形成的金屬線。
〇 \So\86517 DOC -13 - 200411791 請參考圖5B，將如圖4所構成的板子40放置在一矽基 板501上。對該板子40施加適當的壓力，促使該側壁4〇b 緊密地附著於該矽基板501的邊緣。只有當徹底密封該板 子40與該碎基板501時，才能達成介於金屬線之間的徹底 接觸’並且防絕緣膜外部戌露。 凊參考圖5C，透過該第一植入洞4〇c注入一低介電絕緣 材料507a’孩低介電絕緣材料5〇7a是具有既定黏性的液體 狀態、溶膠狀態或凝膠狀態。接著，在丨大氣氣壓以上的 惰性氣體氣壓下，將該低介電絕緣材料5〇7a經過退火處理 達10秒鐘以上（例如，10秒鐘至10分鐘），以便去除該低 介電絕緣材料507a中内含的溶劑，並且同時使膜品質密 集。此時，該板子40及該矽基板5〇1的溫度必須維持在1〇〇 至450 CM吏用一含有石炭之材料或叫氏密度有機或無機系 列材料當做該低介電絕緣材料5〇7a。較佳方式為，埋藏厚 度為 3000 至 30000A。 ，目參考圖5D ’透過该第二植入洞4〇d注入一抗拋光層木 料5〇7b達一既定厚度，該抗拋光層材料507b是具有既另 黏性的液體狀態、溶膠狀態或凝膠狀態。接著，在！大秦 氣壓以上的惰性氣體氣塵下，將該抗拖光看材料5〇7b、" k火處理達10秒鐘以上（例如，1〇秒鐘至分鐘），以相 去除該抗拋光層材料5G7b及該低介電絕緣材料5G7a中户 含的溶劑’並且_使膜品質密集。此時，該板子40及士 石夕基板训的溫度必須維持在1〇〇i45〇〇c。使用一介2 為.〇至4.5的典機系列材料當做該抗抛光層材料μ%。
0 \86\86517 DOC -14- 200411791 如果在用於使該低介電絕緣材料5〇7a密實的退火製程期 間發生>了染，並且茲抗拋光層材料5〇7b不是以垂直於，笑 板训的方式塗佈，則介於用於在板子4〇中形成渠溝= 刻圖案41與用於在板子40巾形成通道洞之雕刻圖案42之 間，以及介於該低介電絕緣材料5〇7a與該抗拋光層材料 5〇7b之間會極度分離，造成圖案形狀不良。因此，在本發 月中，會在1大氣氣壓以上的•隋性氣體氣塵下，實施圖％ 和圖5D中的退火處理達10秒鐘以上，以便以各向異性方 式對该基板501垂直施加1大氣氣壓以上的壓力。 叫參考圖5E，如果將該板子4〇與該矽基板5〇1分離， 則獲彳于一多層結構，孩多層結構具有··藉由用於在該板子 4〇中形成複數個渠溝之雕刻圖案4丨所成形的複數個渠溝 508，及藉由用於在該板子4〇中形成複數個通道洞之雕刻 圖案42所成形的複數個通道洞5〇9，即，製造出一由該低 介電絕緣材料507a和該抗拋光層材料5〇7b所組成的絕緣 膜圖案507。 請參考圖5F ’在包含該等渠溝508及該等通道洞509之 茲絕緣膜圖案507的整個結構上，相繼形成一抗擴散膜5 i 〇 及一銅膜511。接著，藉由化學機械研磨（CMP)製程去除在 該絕緣膜圖案507上沈積的該銅膜5 1丨及該抗擴散膜5 1 〇， 促使在該渠溝508内形成被該抗擴散膜5 1 〇圍繞的銅線 5 1 1。此時’藉由埋藏在該通道洞509中的該抗擴散膜5 1 0 及該銅膜5 11，將該通道洞509上的該等銅線5 11連接至位 於下方的銅線505。之後，只在該銅膜5丨丨表面上選擇性形
〇\86\865J7 DOC 200411791 成一抗擴散膜512。 藉由物理氣體沈積法（PVD)、化學氣體沈積法（CVD)或原
子層沈積法（ALD)，沈積 Ta、TaN、TiN、TiNSi、WN、WCN 或其組合合金’形成厚度為〇·5至5〇nm的抗擴散膜5〇4和 抗擴散膜5 1 0。 藉由電鍍法、無電鍍法或化學氣體沈積法（CvD)a積厚度 為200至200〇nm的銅（Cu)，藉此形成銅膜5〇5及銅膜5ιι， 直到徹底埋藏渠溝。 使用1¾溶點金屬（例如，w、Ti、Ta等等）或如Ni、Co、P、 B之類的合成物，在銅線506和銅線512之表面上形成抗 擴散膜505和抗擴散膜511。藉由實施一選擇性無電鍍法等 等’只在銅線506和銅線512表面上形成厚度為1至i〇〇nm 的抗擴散膜505和抗擴散膜511。 如果重複實施圖5B至圖5F之製程，就可形成所期望之 多層結構的金屬線。 如上文所述，製造一種形成金屬線的板子包含：一用於 形成複數個渠溝之雕刻圖案；以及_用於形成複數個通道 洞之雕刻圖案。藉由單-製程’使用該板子來獲得一多層 ，構之絕緣膜㈣，該絕緣膜圖案係料使料渠溝及該 t通道洞成形。再者’藉由—鑲嵌製程將-金屬埋入該等 渠溝及該等通道洞中’以形成用於電氣連接至多個較下方 金屬線的多個較上方金屬線。 敍刻製程，所以本發明 所發生的缺陷而導致降 因此，由於本發明不採用微影和 具有防止由於在微影和蝕刻製程中
O:\86\86SI7 OOC -16- 200411791 低良率和可靠度的新效應，並且透過減少製程步驟數量， 進而降低成本及提高生產力。另外，如果使用單一材料， 則在後續金屬層拋光（CMP)製程中會發生一些問題，諸如絕 緣膜圖案的機械強度過低、產生粒子 '因化學作用而受損 等等。然而，由於本發明會形成包含抗拋光層的多層結構 絕緣膜圖案，所以不會遇到這些習知的問題。 前面的具體實施例僅僅是實例，並且不應視為限制本發 明。本發明講授很容易適用於其他設備。本發明之說明係 用來解說本發明’而不是限制中請專利範圍的範_。熟知 技藝人士應知道本發明的各種替代方案、修改和變化。 【圖式簡單說明】 攸參考附圖解說的實施方式 下，雨·口J吏明白本發明的 述及其他目的、功能及優點，其中： :1A到圖1D顯示半導體裝置的斷面圖，用於在半導荀 裝置中形成一金屬線之傳統方法； 圖2顯示一半導體裝置的斷面圖，用於解說一種根據^ 發明一項具體實施例之形成金屬線的板子； :3A到圖3E顯示半導體裝置的斷面圖，用於解說㈣ =明-項具體實施例，使用形成金屬線的板子來形心 屬線的方法； 圖4顯示一半導體裝置 … 一種 s另—項具體實施例之形成金屬線的板子；以及 圖Μ到圖5F顯示半導體裝置的斷面圖，用於解說 失明另一項具體實施例，使用形成金屬線的板子來
O:\86\86517.DOC 200411791 金屬線的方法。 101，301，501 矽基板 102, 302, 502 底邵低介電絕緣膜 103,303,503 抗抛光層 104, 111，304, 306, 310, 312, 504, 506, 510, 513 抗擴散膜 105, 112,305,311，505,511 銅膜（銅線） 106a- 106e 頂部低介電絕緣膜 107, 109 光罩圖案 108,309 通道洞 110,308 渠溝 20, 40 金屬線 20c 植入洞 20b, 40b 側壁 20a，40a 圓形板子 21，22, 41，42 雕刻圖案 307, 507a 低介電絕緣材料 307a 低介電絕緣膜圖案 507 絕緣膜圖案 40c 第一植入洞 40d 第二植入洞 507b 抗抛光層材料 O:\86\86SI7 DOC -18-

Claims (1)

  1. 柳411791 拾、申請專利範圍： h製造一種形成金屬線的板子，包含： —用於在其中形成複數個植入洞之板子，並且在該 板子邊緣形成一既定高度之侧壁； —用於在該板子上形成複數個渠溝之雕刻圖案；以 及 -用於在用於形成該等渠溝之該雕刻圖案上形成複 數個通道洞之雕刻圖案。 2.如申請專利範圍第Η之板子，其中該板子是圓形。 3·如申請專利範圍第Μ之板子，其中該板子係以L Ta、W、乳化金屬合成物、Μ"3或陶瓷為材料所製成。 4 · 種形成金屬線的方法，包括下列步驟： ^實施既定製程，在夕基板上形成—低介電絕緣 膜，接著在該低介電絕緣膜中形成一渠溝； b)在該渠溝内形成較下方金屬線； C)在一硬基板上黏著一板子’該板子具有：_用於在 其中形成複數個植入洞之板子，並且在該板子邊緣形 成-既定高度之側壁；-用於在該板子上形成複數個 渠溝之雕刻圖案；以及一用於在用於形成該等渠溝之 該雕刻圖案上形成複數個通道洞之雕刻圖案； d) 透過該等植入洞來植入—齡電絕緣材料，接著退 火處理該低介電絕緣材料； e) 去除該板子，以獲得-低介電絕緣膜圖案，該低介 電絕緣膜圖案具有：藉由用於形成渠溝之該雕刻圖案 〇 \86\86517 DOC 200411791 所成形的複數個渠溝；及藉由用於形成通道洞之 刻圖案所成形的複數個通道洞；以及 〇在該等渠溝内形成多 金屬線係透過該等通道润連接/多全等較上方 …請專利範圍第4項之方法，該方法進二屬:泉。 列步驟：在步驟b)中的該較 。括下 抗擴散膜。 万至屬·.泉表面上形成〜 &如中請專利範圍第5项之方法，其中該抗 一高熔點金屬或Ni、Γ 腰係以 一 C〇、P合成物為材料所製成，拍 且係猎由一選擇性無電鍍法形成。 、 7·如申請專利範圍第4项之方法，其中在步驟d)中’讀 矽基板及該板子的溫度維持在100至450γ。 " ^專利|&圍$ 4项之方法，其中該低介電絕緣材 係以一含有碳之材料或-低密度有機或無機系列材 料所製程，並且植入厚度為3_至·00A。 9.如申請專利範圍第4項之方法’其中實施該退火處理 達1 〇秒鐘至1 〇分鐘。 1〇·如申請專利範圍第4工黃之方法，該方法進一步包括下 列步驟：在步驟。中的該較上方金屬線表面上形成一 抗擴散膜。 U·如:請專利範圍第4，之方法，其中該較上方金屬線 及通輪下方金屬線都是由一抗擴散膜與一銅膜所組 成，並且係藉由一鑲嵌製程所形成。 12·如申請專利範圍第111員之方法，其中該抗擴散膜係以 0 \86\865!7 DOC 200411791 Ta、TaN、TiN、TiNSi、WN、WCN或其組合合金為材 料所製程，並且係藉由物理氣體沈積法（PVD)、化學氣 體沈積法（C VD)或原子層沈積法（ALD)所形成。 13·如申請專利範圍第u項之方法，其中該膜膜係藉由藉 由電鍍法、無電鍍法或化學氣體沈積法（CVD)所形成。 14·製造一種形成金屬線的板子，包含·· 一用於在其中蝕刻形成複數個第一植入洞和第二植 入洞之板子，並且在該板子邊緣形成一既定高度之側 壁； 一用於在該板子上形成複數個渠溝之雕刻圖案；以 及 一用於在用於形成該等渠溝之該雕刻圖案上形成複 數個通道洞之雕刻圖案。 15.如申請專利範㈣14項之板子，其中所形成的該第一 植入洞及孩第二植入洞均句分佈，促使以均勾的厚度 來埋藏絕緣材料，並且被區別以便分別植入不同種類 的絕緣材料。 / 16·如申請專利範圍第14項之板子’其中該板子係以丁丨 ww、氮化金屬合成物、Al2〇3或陶:是為材料所製成 17. 一種形成金屬線的方法，包括下列步驟： /實㈣定製程H基板上形成—低介電絕》 月吴，接耆在該低介電絕緣膜中形成—渠溝； b)在孩渠溝内形成較下方金屬線； 用於 〇在-珍基板上黏著—板子，該板子具有： 0\86\86517.DOC 200411791 其中蝕刻形成複數個第一植入洞和第二植入洞之板 子，並且在該板子邊緣形成一既定高度之側壁；一用 於在遠板子上形成複數個渠溝之雕刻圖案；以及一用 於在用於形成該等渠溝之該雕刻圖案上形成複數個通 道洞之雕刻圖案； d) 透過該第一植入洞植入一既定量之第一絕緣材料·， e) 透過該第二植入洞植入一第二絕緣材料·， f) 去除該板子，以獲得一多層結構之絕緣膜圖案，該 緣膜圖案具有··藉由用於形成渠溝之該雕刻圖案所成 形的複數個渠溝；及藉由用於形成通道洞之該雕刻圖 案所成形的複數個通道洞；以及 g) 在該等渠溝内形成多個較上方金屬線，該等較上方 金屬線係透㈣㈣道崎接至彡練下方金屬線。 18 如申請專利範圍第17項之方法，其中㈣二絕緣材料 係乂 “為2.0至4.5且能夠當做抗抛光層的無機系 列材料所製成。 19 ★申叫專利17项之方法，其中會在1大氣氣壓 以上的惰性氣體氣壓下，實施步驟d)和步驟e)中的退 火處理達10秒鐘至1〇分鐘。 OA86V86517 OOC
TW92119133A 2002-12-27 2003-07-14 Plate for forming metal wires and method of forming metal wires using the same TW200411791A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0085483A KR100475537B1 (ko) 2002-12-27 2002-12-27 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법
KR10-2002-0085482A KR100480477B1 (ko) 2002-12-27 2002-12-27 금속배선 형성용 원판 및 그를 이용한 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
TW200411791A true TW200411791A (en) 2004-07-01

Family

ID=32658671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92119133A TW200411791A (en) 2002-12-27 2003-07-14 Plate for forming metal wires and method of forming metal wires using the same

Country Status (3)

Country Link
US (1) US7128946B2 (zh)
CN (1) CN1271704C (zh)
TW (1) TW200411791A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
US7915735B2 (en) * 2005-08-05 2011-03-29 Micron Technology, Inc. Selective metal deposition over dielectric layers
US9177957B1 (en) * 2014-10-16 2015-11-03 Delta Electronics, Inc. Embedded packaging device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858869A (en) * 1997-06-03 1999-01-12 Industrial Technology Research Institute Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JPH11224880A (ja) 1998-02-05 1999-08-17 Seiko Epson Corp 半導体装置の製造方法
AU2001250886A1 (en) * 2000-03-20 2001-10-03 N V. Bekaert S.A. Materials having low dielectric constants and methods of making
US6716754B2 (en) * 2002-03-12 2004-04-06 Micron Technology, Inc. Methods of forming patterns and molds for semiconductor constructions

Also Published As

Publication number Publication date
CN1271704C (zh) 2006-08-23
US20040123921A1 (en) 2004-07-01
CN1519913A (zh) 2004-08-11
US7128946B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
TWI316731B (en) Method for fabricating semiconductor device and semiconductor device
TWI242259B (en) Manufacturing method of semiconductor device
TW518683B (en) Semiconductor device and method of manufacturing the same
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
TWI241682B (en) A method for forming dummy structures for improved CMP and reduced capacitance
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
TWI311349B (en) Solder bump and method of fabricating the same
US9786604B2 (en) Metal cap apparatus and method
TW200939394A (en) Method for forming an air gap in multilevel interconnect structure
TW201606934A (zh) 形成互連之方法
TW201133710A (en) Method of forming a through-silicon
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
TW201041118A (en) Semiconductor device
TWI228794B (en) Method of selectively making copper using plating technology
TW200529360A (en) Copper dual damascene and fabrication method thereof
CN102044475A (zh) 互连结构及其形成方法
TW200531132A (en) Method of forming wiring structure and semiconductor device
TWI251898B (en) Damascene process for fabricating interconnect layers in an integrated circuit
JP5823359B2 (ja) 半導体装置の製造方法
TW200411791A (en) Plate for forming metal wires and method of forming metal wires using the same
TW200301542A (en) Sacrificial inlay process for improved integration of porous interlevel dielectrics
TW200945491A (en) Method for fabricating a semiconductor device
CN102034733A (zh) 互连结构及其形成方法
EP3236494B1 (en) Method for producing an integrated circuit including a metallization layer comprising low k dielectric material