TW200407002A - Transceiver integrated circuit and communication module - Google Patents

Transceiver integrated circuit and communication module Download PDF

Info

Publication number
TW200407002A
TW200407002A TW092112212A TW92112212A TW200407002A TW 200407002 A TW200407002 A TW 200407002A TW 092112212 A TW092112212 A TW 092112212A TW 92112212 A TW92112212 A TW 92112212A TW 200407002 A TW200407002 A TW 200407002A
Authority
TW
Taiwan
Prior art keywords
bus
peripheral
interface
register
integrated circuit
Prior art date
Application number
TW092112212A
Other languages
English (en)
Other versions
TWI223504B (en
Inventor
Shohei Moriwaki
Yoshifumi Azekawa
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200407002A publication Critical patent/TW200407002A/zh
Application granted granted Critical
Publication of TWI223504B publication Critical patent/TWI223504B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40Transceivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/501Structural aspects
    • H04B10/503Laser transmitters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Optical Communication System (AREA)
  • Small-Scale Networks (AREA)

Description

200407002 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關於在經由匯流排相連接之通信模組所包 括之收發器。例如可在和I E E E 8 0 2 · 3 a e之規格對應之收發 器採用。 【先前技術】 在經由匯流排相連接之通信模組所包括之收發器上, 有和IEEE8 0 2· 3ae之規格對應之收發器。在IEee802. 3ae採 用之串列匯流排上除了MD 10(Management Data Input/Output)界面用之匯流排(以下稱為rMDI〇匯流 排」)以外,還有在非專利文獻1所示之I2 C (I n t e r I C)用之 匯流排(以下稱為「I2C匯流排」)。 又,在依據IEEE802.3ae之規格上提議非專利文獻2所 示之構造’在此’規定包括和I E E E 8 0 2 · 3 a e之規格對應之 收發之暫存器。1 〇 G b乙太網路(登記商標)用之收發器 IC(Integrated Circuit :積體電路,在以下只稱為「收 發Is I C」)依照該規格,包括在非專利文獻2規定之在 ’’XENPAK Register Set” 之” Non - Volatile Register”(以 下稱為「NV 暫存器」)或” Digital Optical Monitoring11 用之暫存器(以下稱為「D〇M暫存器」)或"Link Alarm Status Interrupt”用之暫存器(以下稱為rLASI暫存 器」)或用之n Vendor Specif ic"暫存器(以下稱為rvs暫 存器」)。 收發器IC在和控制多個收發器丨c之上階層(例如
200407002 五、發明說明(2) MAC(Media Access Control)層)之間經由係上階匯流排之 MD 10匯流排連接。又,收發器I C和傳送用雷射或監視、控 制傳送用雷射之周邊1C(周邊積體電路)一起構成通信模 組。而,周邊IC和收發器IC經由係周邊I C用匯流排之I2 C匯 流排連接。 非專利文獻1 nTHE 12C-BUS SPECIFICATION VERTI0N 2.1M[online] JANUARY 2000 Philips Semiconductor [平成14年10月17日檢索]、網際網路<http : //www-us.semiconductor.philips.com/acrobat/various /12C-BUS SPECIFICATI0N_3.pdf〉 非專利文獻2 丨,A Corperation Agreement for 10 Gigabit Ethernet Transceiver Package Issue 3.0n[online]18th September 20 0 2 XENPAK [平成 14 年 i〇 月1 7日檢索]、網際網路<111^卩·· //www.Xenpak.org./MSA/XENPAK_MSA_R3.0.pdf> 【發明内容】 發明要解決之課題 可是’周邊1C無法直接存取NV暫存器及d〇m暫存器。 因而,例如傳送用雷射之異常等來自周邊IC之資訊益八 向這些暫存器直接反映,在通信模組限制應補充收發哭ic 之功能之周邊I C之功能。
200407002 五、發明說明(3) --- >本發明鑑於上述之問題點,其目的在於使得對於至目 刖為止無法自周邊ic存取之暫存器也可自周邊IC存取。 解決課題之手段 本發明之收發器積體電路,包括上階層用匯流排,和 上階層連接;周邊I c用匯流排,和周邊積體電路連接;以 及上階層用暫存器,自該上階層經由該上階層用匯流排參 照其儲存内容。而且,經由該周邊丨c用匯流排可向該上階 層用暫存器寫入。 本發明之通信模組包括收發器積體電路;及周邊積體 電路。而且,該周邊積體電路在檢測到異常之情況供給該 上階層異常警告信號。 【實施方式】 以下’邊參照附加圖面邊說明本發明之實施例。 實施例1 圖1係表示本發明之實施例1之方塊圖。光通信模組10 包括收發Is IC1,在功能上作為1〇Gb乙太網路(登記商標) 用之通信模組。 光通信模組10也包括傳送用雷射5及接收用元件6,使 用這些元件經由光纖纜線22可和外部收發。自收發器IC1 供給傳送用雷射5傳送資料51,自接收用元件6供給收發器 I C1接收貧料5 2。 光通信模組10也包括進行傳送用雷射5及接收用元件6
200407002 五、發明說明(4) ^=1控連1 之周在邊月1C:,這經由周邊1c用串列匯流排4和收 之二匯ίΓ周邊1C用串列匿流排4上可採用例 由: t模組1〇和上階層側電路21連接。具體而士,經 ),用串列匯流排3連接收發器IC1和上 ^ 、 21。在上階層用串列 丨白層側電路 流排。又,在收發哭Ι(:ΓΛ ^ 用 上述之010匯 發通信用資料i i之&接。階層侧電路21之間也設置收 _暫收存發器器暫存器15,包含”暫存器及 存器。上階層用串列躍暫六存益16,包含LASI暫存器及VS暫 上階層用暫存5|丨5及農机排3及周邊1C用串列匯流排4都和 在本發:自2他之暫存器16連接。 暫存器1 5存取。因^、1 C用串列匯流排4也可向上階層用 收用元件6異常之产、/在周邊IC2檢測到傳送用雷射5或接 階層用暫存器15寫月入士,匕可經由周邊1C用串列匯流排4向上 側電路2 1經由上階居曰為檢測到異常之資訊。因上階層 1 5之儲存内容,利=串列匯流排3參照上階層用暫存器 周邊IC2例如監1上皆層側電路21可處理該異常。 度、傳送用雷射5 :低,运用雷射5或光通信模組1〇内之溫 雷射5之電源電壓。而籃、接收用元件6之偏壓以及傳送用 和傳送用雷射5之輪出 將傳送用雷射5之累積驅動時間 使得傳送用雷射5之衫比對後,控制傳送用雷射5之偏壓, 常之情況,向上階居⑴出變成定值。而在周邊I C2檢測到異 曰 暫存器1 5之例如D0M暫存器寫入表
IS
IIHB 2108-5627-PF(Nl);Ahddub.ptd 第9頁 200407002
示檢測到異常之資訊。上階 内容後,判斷光通信模組^ 如令該光通信模組1 〇停止。 在較佳之形態上,在周 給上階層側電路2 1異常警告 側電路2 1經由上階層用串列 1 5,得知檢測到異常。 層側電路21讀入D0M暫存器之 繼續動作係不適當之情況,例 邊IC2檢測到異常之情況,供· 信號7b。以此為契機,上階層 匯流排3參照上階層用暫存器 又,在收發器I C1檢測到通信資料異常之情況,將其 作為異常檢測資訊7a供給周邊IC2也可。異常警告信號几 不僅在周邊IC2本身檢測到異常之情況,而且在收發器丨c i 檢測到異常之情況也供給上階層側電路21較好。 實施例2 圖2係表示本發明之實施例2之方塊圖,表示收發器 ici之内部構造。收發器IC1也包括上階層用界面17及周邊 IC用界面1 8。在以下在上階層用串列匯流排3、周邊I c用 串列匯流排4上,各自以採用MD 10匯流排、i2c匯流排之情 況為例說明,各自以MD I 0匯流排3、I2 C匯流排4表示。在此 情況’上階層用界面17及周邊1C用界面18各自採用MDI0用 界面及I2C用界面(各自在圖中以「MDI0 一 IF」 「pc IF」表 示),以下以MDI0用界面17及I2C用界面18表示。 在M D I 0用界面1 7自外部經由M D I 0匯流排3輸入輸入資 料(MDI)73,向外部輸出輸出資料(MD0)72。 MD 10用界面17具有存取控制部17b,掌管對界面本體 17a、上階層用暫存器15以及其他之暫存器16之存取。當
2108-5627-PF(Nl);Ahddub.ptd 第 10 頁 200407002
然在界面本體1 7a和存取控制部1 7b之間收發資料,但是各 自之動作依據之時鐘信號不同。即,自MDI 〇匯流排3供給 界面本體17a外部時鐘(MDC)71,界面本體17a依照外部時 鐘71動作。而,供給存取控制部17b内部時鐘14,存取控 制部1 7b依照内部時鐘1 4動作。在界面本體1 7a和存取控制 部1 7b之間之資料之收發例如依照外部時鐘71進行。 I2 C用界面1 8在和I2c匯流排4之間收發串列時鐘8 1及串 列資料82。這些各自自pc匯流排4之SCL(Serial cl〇ck
Line)及 SDA(Serial Data Line)得到。 I2C用界面18具有存取控制部181),掌管對界面本體 1 8a、上階層用暫存器丨5以及其他之暫存器丨6之存取。當 然在界面本體18a和存取控制部18b之間收發資料,但是曰各 自之動作依據之時鐘信號不同。即,自Pc匯流排4供給界 面本體1 8 a串列時鐘8 1,界面本體1 8 a依照串列時鐘8丨動 作。而,供給存取控制部18b内部時鐘14,存取控制部i8b 依照^部時鐘14動作。在界面本體18a和存取控制部i8b之 間之資料之收發例如依照串列時鐘8 1進行。 在本實施例將上階層用暫存器丨5及其他之暫存器丨6當 作一個暫存器30處理。因也供給暫存器3〇内部時鐘“,存 部17b、18b可向暫存器30存取。又,暫存器30經由 貝料線29和存取控制部17b、18b連接,向暫存 責料經由資料線29和存取控制部1 7b、1 8b收發。。貝 勺括i:HIC1之内部產生内部時鐘“。例如收發器1C1 匕括刀頻益19,分頻器19將收發器IC1動作之時鐘信號分 200407002 五、發明說明(7) ------ 頻後,產生内部時鐘1 4。經由配線ICLK傳送内部時鐘J 4 如以上所示,對上階層用暫存器15及其他之暫^ ° 都供給内部時鐘Η,又,因存取控制部l7b、18b依照 時鐘14動作’自I2C匯流排4也可向上階層用暫存器15 取。 。仔 實施例3 圖3係表示本發明之實施例3之方塊圖。相對於實施例 2所示之構造,在自分頻器19新供給pc用界面18之界面本 體18a内部時鐘13上不同。經由配線BCLK傳送内部時鐘 13 〇 内部時鐘1 3用作串列時鐘8 1及串列資料82之取樣時 隹里’例如没為串列時鐘81之頻率之4倍。内部時鐘1 4例如 可將内部時鐘1 3分頻後產生。 圖4係表示在配線BCLK傳送之信號(即内部時鐘丨3)、
在I2C匯流排4之SDL傳送之信號(即串列時鐘81)以及在SDA 傳送之信號(即串列資料8 2 )和I2 c用界面1 8之動作之關係之 時序圖。
圖4(a)表示内部時鐘13之波形。在此,舉例表示在内 4時麵1 3之下降緣將串列時鐘81及串列資料8 2取樣之情 ^ °圖4(b)至圖4(f)舉例表示一般採用pc匯流排之情況之 I C用界面之動作。圖4 (b)表示資料傳送開始之條件,在 SCL上之信號為” H”狀態,以SDa上之信號自” H”轉移為” L” 為契機,開始資料傳送。圖4(c)表示資料傳送之再傳送開 始之條件。在SCL上之信號為” L”狀態,SDA上之信號自,,厂
200407002 五、發明說明(8) 轉移為·,Η"咅;te次士丨他 條件—樣Λ在貝,傳送繼續。然後,和資料傳送之開始 "Η”轉移為"L"為契機之信^號為"Η"狀態,以SDA上之信號自 傳送停止之條件。、:^開始資料傳送。圖4⑷表示資料 ^ „ T ff 干 在SCL上之信號為” Ηπ狀態,以SDA上之 轉移為” H ”為契機,停止資料傳送。圖4 ( e )、 自表不寫入及讀出動作,為了得到資料之有效性, CL上之信號為” L”時可變更sda之狀態。 士立如以上所示,藉著以比串列時鐘8 1高之頻率進行串列 日守在里8 1及串列資料8 2之取樣,可更確實的檢測串列時鐘8 1 及串列資料8 2。而且,可自產生内部時鐘丨4之分頻器1 9得 到為了此目的使用之内部時鐘丨3。 在上述之各實施例在MD 10匯流排3、I2 C匯流排4上以各 自採用MD I 0匯流排、丨2 c匯流排之情況為例說明,但是在採 用別的規格之情況也可適用。 發明之效果 若依據本發明之收發器積體電路及通信模組,在周邊 積體電路檢測到異常之情況,經周邊I c用匯流排向上階層 用暫存器寫入檢測到異常。上階層經由上階層用匯流排參 照上階層用暫存器之,儲存内容。因而,利用上階層可處理 該異常。
2108-5627-PF(Nl);A;iddub.ptd 第13頁 200407002 圖式簡單說明 圖1係表示本發明之實施例1之方塊圖。 圖2係表示本發明之實施例2之方塊圖。 圖3係表示本發明之實施例3之方塊圖。 圖4 ( a )至圖4 ( f )係表示本發明之實施例3之時序圖。 符號說明 2〜周邊1C ; 6〜接收用元件; 7b〜異常警告信號; 1 7〜上階層用界面; 18〜周邊1C用界面; 17b、18b〜存取控制部 21〜上階層側電路;。 8 1〜串列時鐘; 1〜收發器I C ; 5〜傳送用雷射; 7a〜異常檢測資訊; 1 3、1 4〜内部時鐘; 1 5〜上階層用暫存器; 17a、18a〜界面本體; 1 9〜分頻器; 71〜外部時鐘; 8 2〜串列資料; 4〜周邊1C用串列匯流排(I2 C匯流排); 3〜上階層用串列匯流排(MD I 0匯流排)。
第14頁 2108-5627-PF(Nl);Ahddub.ptd

Claims (1)

  1. 200407002 六、申請專利範圍 1 ·—種 上階層 周邊I C 上階層 參照其儲存 其特徵 經由該 2 ·如申 還包括: 上階層 周邊1C 該上階 界面本 存取控 该周邊 界面本 存取控 對於該 面之該存取 内部時鐘信 3 ·如申 還包括產生 4 ·如申 該上階層用 用界面, 用界面, 層用界面 體;及 制部,控 1C用界面 體;及 制部,控 周邊1C用 控制部以 號。 S月專利範 裔,產生 請專利範 界面之該 收發器積體電路’包括: 用匯流排,和上階層連接; 用匯流排,和周邊積體電路連接;以及 用暫存器,自該上階層經由該上階層用匯流排 内容; 在於: 周邊I C用匯流排可向遠上階層用暫存器寫入。 請專利範圍第1項之收發器積體電路,其中, 和該上階層用匯流排連接;及 和該周邊I c用匯流排連接; 具有: 制對該上階層用暫存器之存取; 具有: 制對該上階層用暫存器之存取; 界面之該存取控制部、該上階層用界 及該上階層用暫存器共同的供給第一 圍第2項之收發器積體電路,其中, 該第一内部時鐘信號。 圍第3項之收發器積體電路,其中, 界面本體依據經由該上階層用匯流排
    2108-5627-PF(Nl);Ahddub.ptd 第15頁 200407002 六、申請專利範圍 供給f第一外部時鐘信號動作; 流排第面之該界面本體依據經由該周邊1c用匯 拼仏m之第二外部時鐘信號動作。 5.如申請專利範圍第4項之收發器積體電路,其中, 在該周邊1C用匯流排採用Pc匯流排; 自八有I C匯流排之s c L (S e r i a 1 C 1 〇 c k L· i n e)得到該第 二外部時鐘信號。 卞〗成弟 > 6 ·如申請專利範圍第5項之收發器積體電路,其中, =周邊ic用界面之該界面本體連接該pc匯流排具有之 SDACSerial Data Line); σ按照具有頻率比該第二時鐘信號高之第二内部時鐘信 號取樣該第二外部時鐘信號及該SDA上之信號; 在其内部產生該第二内部時鐘信號。 7·如申請專利範圍第丨、2、3、4、5或6項之收發器積 體電路,#中,該上階層用暫存器包含在χΕΝρΑκ Register Set ^Non-Volatile Regxster igita 1 Optical Monitoring 之至少其中一個。 8· —種通信模組r 收發器積體電路;及 周邊積體電路; 其特徵在於: 該收發器積體電路具有: 上階層用匯流排,和上階層連接; 周邊I C用匯流排,和周邊積體電路連接;以及
    200407002 六、申請專利範圍 _____ 上階層用暫存器,自該上階層經由該 參照其儲存内容; p白層用匯流排 經由該周邊1C用匯流排可向該上階層用暫 該周邊積體電路在檢測到異常之情 I冩入; 常警告信號。 π /凡供給该上階層異 括.9.如申請專利範圍第8項之通信模組,其令,還包 及 土::用界面,和該上階層用匯流排連接 ;f f用界面,㊉該周邊1C用匯流排連接,· "亥上階層用界面具有·· 界面本體;及 界該上階層用暫存器之存取; 界面本體;及 存取控制部,控制對該上 對於該周邊1C用界面之嗜存暫存器之存取; 面之該存取控制部以及該上;部、該上階層用界 内部時鐘信號。 9 暫存器共同的供給第一 姦4 ^ ·如太申請專利範圍第9項之通_ f Γ!.,如申1亥第二内部時鐘信號 其中,還包括 甲明專利範圍第1 Q頊 階層用界面之該界面本體姐、信模組,其中,該上 之第一外部時鐘信號動作· 1由該上階層用匯流排供給 。亥周邊1C用界面之該界面 令篮依據經由該周邊1C用匯 2108-5627-PF(Nl);Ahddub.ptd $ 17頁 200407002 六、申請專利範圍 -- 流排供給之第二外部時鐘信號動作。 1 2.如申睛專利範圍第丨丨項之通信模組,其中,在該 周邊1 C用匯流排採用I2C匯流排; 一自具有pc匯流排之SCL(Serial n〇ck Une)得到該第 一外部時鐘信號。 13.如申請專利範圍第12項之通信模組,其中,在該 周邊IC用界面之該界面本體連接該丨2 c匯流排具有之 SDA(Serial Data Line); 。按照具有頻率比該第二時鐘信號高之第二内部時鐘信 號取樣該第二外部時鐘信號及該SDA上之信號; 在其内部產生該第二内部時鐘信號。 14·如申請專利範圍第8項之通信模組,其中,還包括 收發裝置; 該周邊積體電路在檢測到該收發裝置異常之情況供給 該上階層該異常警告信號。 /5·如申請專利範圍第14項之通信模組,其中,該收 發器積體電路向該周邊積體電路傳送通信資料之異常; 该周邊積體電路在檢測到該通信資料異常之情況也供 給該上階層該異常警告信號。 16·如申睛專利範圍第8、9、1〇、η、12、13、14或 15項之通信模組,其中,該上階層用暫存器包含在χΕΝρΑΚ Register Set 之Nonvolatile Register&Digitai Optical Moni tor ing 之至少其中 _ 個 o
    2108-5627-PF(Nl);Ahddub.ptd 第18頁
TW092112212A 2002-10-29 2003-05-05 Transceiver integrated circuit and communication module TWI223504B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002314242A JP4094931B2 (ja) 2002-10-29 2002-10-29 トランシーバ集積回路及び通信モジュール

Publications (2)

Publication Number Publication Date
TW200407002A true TW200407002A (en) 2004-05-01
TWI223504B TWI223504B (en) 2004-11-01

Family

ID=32105368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112212A TWI223504B (en) 2002-10-29 2003-05-05 Transceiver integrated circuit and communication module

Country Status (6)

Country Link
US (1) US20040081424A1 (zh)
JP (1) JP4094931B2 (zh)
KR (1) KR100508006B1 (zh)
CN (1) CN1238979C (zh)
DE (1) DE10334837B4 (zh)
TW (1) TWI223504B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4020815B2 (ja) * 2003-03-28 2007-12-12 三菱電機株式会社 通信モジュール
US7657186B2 (en) * 2004-03-05 2010-02-02 Finisar Corporation Consistency checking over internal information in an optical transceiver
WO2005088462A1 (en) * 2004-03-05 2005-09-22 Finisar Corporation Hierarchical and byte-configurable memory in an optical transceiver
JP4485312B2 (ja) * 2004-09-30 2010-06-23 三菱電機株式会社 トランシーバモジュール
JP4417217B2 (ja) 2004-09-30 2010-02-17 三菱電機株式会社 光送受信モジュール
JP2006101435A (ja) * 2004-09-30 2006-04-13 Mitsubishi Electric Corp 光通信モジュール
JP4800788B2 (ja) * 2006-02-17 2011-10-26 日本オプネクスト株式会社 光モジュールアダプタ
JP5395797B2 (ja) * 2008-08-20 2014-01-22 パナソニック株式会社 通信装置、及び通信制御方法
JP2012173963A (ja) 2011-02-21 2012-09-10 Sumitomo Electric Ind Ltd 光トランシーバ
US8812764B2 (en) 2011-10-28 2014-08-19 Sumitomo Electric Industries, Ltd. Apparatus installing devices controlled by MDIO or SPI protocol and method to control the same
CN111027108B (zh) * 2019-08-13 2024-02-13 安天科技集团股份有限公司 一种低速同步串行总线的时序逻辑安全检测方法及装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2050658C (en) * 1990-09-14 1997-01-28 John M. Peaslee Dual hardware channels and hardware context switching in a graphics rendering processor
US6222852B1 (en) * 1997-10-10 2001-04-24 Nortel Networks Limited Method and apparatus for transmitting dual speed ethernet information (10BASE-T and 100BASE-TX) across a physical layer device service interface
EP0932103A1 (en) * 1998-01-27 1999-07-28 Deutsche Thomson-Brandt Gmbh Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and device
US6513085B1 (en) * 1998-10-13 2003-01-28 Texas Instruments Incorporated Link/transaction layer controller with integral microcontroller emulation
US6424194B1 (en) * 1999-06-28 2002-07-23 Broadcom Corporation Current-controlled CMOS logic family
US6810520B2 (en) * 1999-12-17 2004-10-26 Texas Instruments Incorporated Programmable multi-standard MAC architecture
US6694394B1 (en) * 1999-12-23 2004-02-17 Yuval Bachrach Physical layer and data link interface with PHY detection
US6598111B1 (en) * 2000-09-19 2003-07-22 Texas Instruments Incorporated Backplane physical layer controller
TW595152B (en) * 2000-11-30 2004-06-21 Winbond Electronics Corp Control device and method of physical layer signal to generate a specific alarm data selectively
US6912361B2 (en) * 2002-10-08 2005-06-28 Finisar Corporation Optical transceiver module with multipurpose internal serial bus
US7079775B2 (en) * 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
JP2002318777A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd 高速シリアルインターフェース用のコマンド発行装置
US7142557B2 (en) * 2001-12-03 2006-11-28 Xilinx, Inc. Programmable logic device for wireless local area network
US7039690B2 (en) * 2001-08-01 2006-05-02 Lucent Technologies Inc. System and method for accessing registers of PHY device in network
US7043569B1 (en) * 2001-09-07 2006-05-09 Chou Norman C Method and system for configuring an interconnect device
US6826658B1 (en) * 2002-06-20 2004-11-30 Xilinx, Inc. Method and apparatus for managing an optical transceiver
US20040022204A1 (en) * 2002-07-31 2004-02-05 Matthew Trembley Full duplex/half duplex serial data bus adapter
US20040028164A1 (en) * 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US8230114B2 (en) * 2002-08-07 2012-07-24 Broadcom Corporation System and method for implementing a single chip having a multiple sub-layer PHY
US6983342B2 (en) * 2002-10-08 2006-01-03 Lsi Logic Corporation High speed OC-768 configurable link layer chip
US6836493B2 (en) * 2003-01-15 2004-12-28 Agilent Technologies, Inc. Laser initialization in firmware controlled optical transceiver

Also Published As

Publication number Publication date
CN1238979C (zh) 2006-01-25
DE10334837B4 (de) 2007-08-02
JP2004153403A (ja) 2004-05-27
CN1494226A (zh) 2004-05-05
KR20040038600A (ko) 2004-05-08
US20040081424A1 (en) 2004-04-29
JP4094931B2 (ja) 2008-06-04
DE10334837A1 (de) 2004-05-19
KR100508006B1 (ko) 2005-08-17
TWI223504B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
US11386033B2 (en) Extending multichip package link off package
EP1535170B1 (en) Synchronized multichannel universal serial bus
TW200407002A (en) Transceiver integrated circuit and communication module
CN105247791B (zh) I/o驱动器发射摆幅控制
TWI294591B (en) Dynamic lane, voltage and frequency adjustment for serial interconnect
JP5231255B2 (ja) 分散型の同期およびタイミングシステム
TWI411956B (zh) 以位元時脈與平行資料轉換發送及/或接收序列資料的方法與系統
TW201710921A (zh) 在共同實體介面上之動態資料鏈結選擇
US20090300568A1 (en) Bus interface design apparatus and bus interface design method
EP3039559B1 (en) Configurable clock tree
TW200525553A (en) Data accumulation between data path and memory device
JP2002198941A (ja) サンプリングクロック生成回路、データ転送制御装置及び電子機器
US20230258716A1 (en) Techniques to perform semiconductor testing
US7983374B2 (en) Methods and systems for providing variable clock rates and data rates for a SERDES
TW201305826A (zh) 在存儲卡及主機設備間提供通訊的電路、方法及系統
CN201251783Y (zh) 基于pci-e的光纤传输卡
CN109791928A (zh) 用于裸片到裸片SerDes的分离式芯片解决方案
US20050156649A1 (en) Apparatus and method for generating clock signal
CN108664066B (zh) 一种芯片及其电压调节方法
US20200285602A1 (en) eUSB2 to USB 2.0 Data Transmission with Surplus Sync Bits
TW201344450A (zh) 電子系統、主控電子裝置、電子裝置與通訊方法
US20020144171A1 (en) Multiple clock domain de-skewing technique
TWI281802B (en) System architecture and related method for communication between network layers serially
US20240014916A1 (en) Companion metadata for precision time protocol (ptp) hardware clock
WO2022198434A1 (zh) 传感系统、相关装置及工作时钟信号的获取方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees