TW200403831A - ESD protection circuit with active device - Google Patents
ESD protection circuit with active device Download PDFInfo
- Publication number
- TW200403831A TW200403831A TW092122170A TW92122170A TW200403831A TW 200403831 A TW200403831 A TW 200403831A TW 092122170 A TW092122170 A TW 092122170A TW 92122170 A TW92122170 A TW 92122170A TW 200403831 A TW200403831 A TW 200403831A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrostatic discharge
- coupled
- terminal
- discharge protection
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 59
- 229910044991 metal oxide Inorganic materials 0.000 claims description 49
- 150000004706 metal oxides Chemical class 0.000 claims description 48
- 238000009792 diffusion process Methods 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 230000005669 field effect Effects 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000003068 static effect Effects 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000009924 canning Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 229910052762 osmium Inorganic materials 0.000 claims 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims 1
- 230000010287 polarization Effects 0.000 claims 1
- 239000009951 qiqi Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 61
- 238000005516 engineering process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 6
- 239000004575 stone Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000839 emulsion Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101100025412 Arabidopsis thaliana XI-A gene Proteins 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004438 eyesight Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 102000006495 integrins Human genes 0.000 description 1
- 108010044426 integrins Proteins 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
曰日體元件的靜電放電防護 品中’特別是有關於利用 5^ 〇 200403831 五、發明說明（1) 【技術領域】 本發明為一種具有主動型電 電路’其係應用在積體電路的產 主動型電晶體的靜電放電防護電 【先前技術】 的4 :積體電路在：般的環境下容易遭受到靜電放電 1至於摧毁，在環境中所產生的靜電放電的電流 間高電流（正或是負）的波型，此電流進入積 體電路會直接造成積體電路的損傷，這種高電流的靜電f 積源可能是機器或是人體。為了保護積體電路不受到靜電 放電的損害，傳統的n型金屬氧化半導體（NM0S)&P型金屬 氧化半導體（PM0S)元件會被利用來當作靜電放電 (Electrostatic Discharge)元件。然而，一般的n 型氧化 第一圖係為習用技術，是美國專利第5，6 3 1，7 9 3號之 圖示部分的第二圖，其專利名稱為"Capacitor-Couple Electrostatic Discharge Protection Circuit"，内容 係為說明在靜電放電的瞬間能快速導通靜電放電電流而利 用閘極耦合的電路方法來做靜電放電之防護電路。為了達 到閘極耦合的效果，一個電阻及一個電容被耦合在金屬氧
半導體及P型金屬氧化半導體元件不能瞬間反應靜電放電 的發生’而需要額外的元件或是加上電路的觸發才能導通 靜電放電之電流。在第一圖及第二圖中，列舉了幾個習用 技術利用額外的元件來導通瞬間靜電放電電流的防護實 例0
第7頁 200403831
化半導體元件的閘極上，如此在靜電放電的瞬間能夠提高 金屬氧化半導體的閘極電壓，使元件崩潰電壓降低。 第二圖係為習用技術，於美國專利第6, 1 47, 53 8號之圖示 口P刀中的弟二圖’其專利名稱為"CMOS Triggered NM0S Electrostatic Protection Circuit11 ，係提出利用基極 "即筒抽吸（charge pump)技術來做靜電放電防護電路；基 極’筒抽吸技術係利用電路的方法，當靜電放電發生的時 1使基極的電位上升，其原理可以解釋為在靜電放電發生 時加上一小偏壓在元件的基極來幫助寄生的靜電放電電晶 體V通’在此習知技術中所使用之額外元件（電阻電容）係 利用來快速導通靜電放電之電流。 ” 1 一第二個美國專利第6, 1 47, 5 38號中的限制是具有被動 =凡件（電阻及電容），此被動元件通常會需要很大的面 積，且會使得保護電路元件變的多且複雜。 【發明内容】 .^發明係針對靜電放電防護電路來做設計，並可以解 ^ ^知技術所遇到的限制及缺點，目前針對靜電放電 :護技術的發明，.主要精神是包含至少一個『主動型元 雷t(aCtlVe device)，此元件是針對能快速導通靜電放 】電流所設計的，^不需要額外的被動元件。而在此所提 :N型『主動型兀件』是_種由p型基體（或是p型主動 才凡件在N型基體上）、N型源極區域、N塑汲極區域、閘 试，和位於源極及汲極之間與閘極區域下之淡摻雜P型區 或所組成之靜電放電防護電％。主動型元件更可為一種低
第8頁 200403831 五、發明說明（3) 臨界電壓元件、零臨界電壓元件或是負臨界電壓元件，而 且具備快速反應靜電放電及高靜電放電耐受度的優點。 為更進一步描述此主動型元件的製作過程及結構，本 發明係藉由一個靜電放電防護電路具有第一端點與第二個 端點’而將一靜電放電防護元件搞合在這第一端點及第二 端點之間，並且藉由一主動型元件耦合在這個靜電放電防 護兀件上，而由主動型元件控制靜電電流流過靜電放電防 護元件。 其中本發明的一個特點為該靜電放電防護元件係包含 至乂 個石夕控整流為（Silicon Controlled Rectifie；r， SCR)兀件、一個主動型元件、一個場效氧化元件 Oxide Device，F0D)元件、一個雙載子連接電晶體 (^Bipolar Junction Transistor，BJT)元件或是一個金屬 氧化半導體（Metal Oxide Semiconductor，M0S)元件。另 外，本發明之主動型元件更包含^^型主動型元件或是p型主 而積體電路中至少包括 的電流路徑上具有多數個靜 電防護電路是由第一端點， 耦合在第一端點及第二端點 在靜電放電元件上，且此主 流流過靜電放電元件。 本發明的另一個特點是 矽控整流器元件，一個主動 有一個靜電放電路徑及在相同 電放電防護電路，每個靜電放 第二端點，一個靜電放電元件 之間，且一個主動型元件耦合 動型元件用來控制靜電放電電 此靜電放電元件包含至少一個 型元件、一個雙載子連接電晶
第9頁 200403831 五、發明說明（4) 體元件或一個金屬氧化半導體元件；而該主 含N型主動型元件或p型主動型元件。 系包 更甚者，本發明係為一個針對靜電放電 出的靜電放電的方法，其係說明當靜電放電發生日士，是 型元件是如何導通並釋放所有靜電放電電流。χ τ 動 有關本發明之詳細内容及技術，茲就配合 【實施方式】 圓式祝明如下： 為詳細說明本發明所運用之元件與電路 現先說明本發明中所使用±動型元件&電路符號與其電路 連接方式：煩請參閱第三A、B圖與第四A、B圖，其中第二 A、】圖係為本發明實施例中所使用之N型主動型元件一 路符號與電路連接干立闰 ^ . D m 逆接不思圖，而弟四A、B圖則為p型主動刑 元件之電路符號盥雷攸、鱼抹-立固·甘士 — 動坦 /、冤路連接不思圖，其中弟三圖中Ν型主 動型元件是由一個ρ变】其# r虫基體、一個閘極、一對包含Ν帮％搞 及：：f散區、和-個在汲極及源極擴散區中間且在閘極 下白:/火芩雖P型區域所形成；而第四圖則係由一個p型主 動^ :件的形成區域與?^型主動型元件- I，只是所參雜 的雜質形態相反。 〃滩 _甘 中 5 主 杳 …’: 勤型元件裡的一個淡參雜區域使得元件 (在〉及極及源極择丑々 ^ ^ ^ 擴政區中間並在閘極下方）具有低臨界電 ^ ^ 辜I界電壓及負臨界電壓的理想特性，並在 靜電放電發生的Hi A q 的日守候具有快速導通及高靜電放電耐受度的 特性。在下列督尬如i α 0a ^ J A知例中的主動型元件的特性就是基於上述 的相關應用。
第10頁 200403831 五、發明說明（5) 因為一個主動型電晶體在一般積體電路正常操作下會 有漏電流’所以一般會在N型主動型元件的閘極加上一負 電壓。同理地，會在p型主動型元件的閘極加上一正電 壓，如第三B圖與第四B圖中所示。 下列的實施例係提出藉由主動型元件與靜電放電防護 電路耦合之電路架構，此架構中具有已知的靜電放電耐受 度尚的元件’如石夕控整流器（S i 1 i c ο n C ο n t r ο 1 1 e d Rectifier，SCR)，雙載子連接電晶體（Bipolar juncti〇n
Transistor，BJT) ’ 場效氧化元件（Fieid Oxide Device，
FOD)或疋金屬乳化半導體（Metai 〇xide Semiconductor， M〇S)元件’藉著整合一個主動型元件及一個已知的靜電放 電防護元件，下列的實施例是可快速導通且為高靜電放電 耐受度的電路。 例夕ΪΞί閱第五A〜c圖，第五A〜c圖係為本發明第-實施 岡Λ電防護電路之電路示意圖與剖面示意圖，其中 1〇，並藉由-個石夕…，二8::16的靜電放電保護電路 ^ ! 4 ^ e. ^ ,, "丨L叩1 8耦合在第一端點1 2與第二端 ”，、占丄4之間，而第一端點1 2和第 巾文而 片或電源、線（並未晝在圖示中口而點14係為輸出入之壓墊 包括有第一 p型_ ，至於，矽控整流器1 8則 186及第二n型部分丨：。'型部分184、第二p型部分 電晶體之基體都是内建在此/體;而，此兩個雙載子連接 €放電防護電路之中；另
其中，第一N型部分184和第-及NPN之雙載子連接電晶體 —P型部心6分別為PNp 200403831
N型主動型元件16之閘極162係耦合到一個負 靜電放電防護電路之第二ρ型部分)86。 4貝!耦合到 煩請參閱第五B圖，第五B圖係與第五 電放：防護電路10類似之靜電放電防護斤:二靜 )，唯一不同的县，士# ^ I木編遽 个J 〕疋，在弟五B圖中係運用p型主動 ”未編號）來取代第五A圖中之防護電路1。中 兀件’且P型主動型元件（並未編號）的 個正電壓+ VG。 了祸口到一 β煩請參閱第五C圖，第五C圖是第五八圖的靜電 護電路10的剖面圖，其中第一Ρ型部分182和第一Ν型八 184都是耦合到第一端點12，且第二ρ型部分186及第 部分188都耦合到第二端點14。至於，在整個電路的操作 上，當有一個正的靜電放電觸波發生在第一端點丨2時*，ν 型主動型元件1 6的汲極1 6 6就會產生一個觸發電流11 r丨忌， 此電流I trig會使得第二P型部分186的電壓上升並可快速 地導通矽控整流器1 8元件，如此一來此矽控整流器丨8元件 可以快速的導通靜電放電電流，而不會造成内部電路的傷 害。 $ 其矽控整流器1 8能快速的導通，其主要是因為有主動 元件可以快速反應靜電放電電流所致。所以靜電放電防護 電路10藉著整合一具有低臨界電壓的N型主動型元件16， 能快速反應靜電放電，旅藉由整合一具有高靜電放電耐受 度的矽控整流器1 8，使整體之靜電放電防護電路1 0具備超
第12頁
強的靜電放電耐受度，所以此電 而達到又快速導诵右1亡古p 擁有此兩種元件的優點 月b丹令南靜雷说 護電路。 电I電耐受的靜電放電防 ;接下來說明之實施例中 之傻
雖然基於N型及P 、 〜尸、杪丨』中 ， 主動型元件的靜電放電的防護電 只針測主動s元件來做討論。孰：有--列舉’但我們 解靜電放電防護電路具有p却 …白此項技術的人會瞭 護電路中具有N型主動型電晶體是操作的方式與防 煩請參閱第六A、B圖，第六 ' 匕。 施例之靜電放電防護電路路 口係為本發明第二實 -個㈣第一個端S T第的靜，放電保護讓^ 器38，而該矽控整：哭；;：：個端點34之間的矽控整流 部分m、第二ΡΓ 第一P型部分382、第一N型 型部分386及第二Ν型部分盥笛 一 施例類似，第—N型 p刀388與弟一貫 PNP及NPN雙載子逯$刀^ 一型部分386係分別為 電晶體都以；接f晶體的基體端，此兩個雙載子連接 元件36則包：=個石夕控電晶體38之中，而N型主動型 極3 6 6耦合到第—N f362耦合到一個負電壓源，，且汲 34。 N聖部分384、源極364耦合到第二端點 發生在第二端?n4:备有一個負的靜電放電電壓觸波 得第-N型部八,上，N型主動型元件36就會快速導通使 導 刀84的電位降低，進而使矽控電晶體38快速
第13頁 200403831 五、發明說明（8) 第六B圖表示一個和第六a圖的与 似的靜電放電防護電路（並未編^=電防護電路3〇類 第六β圖中的是利用P型主動型元件不同的疋，在 護電路30中Ν型主動型元件，且ρ型扁號）來取代防 )的閘極係耦合到一個正電壓+ V G。 1兀件（並未編唬 =閱第七A、Β圖’第七Α、Β圖 · 施例之靜電放電防護電路之電路 乐一貝 Φ筏茲rb 加 4 1 思圖，其中係於此電路 晶體鑲入低電壓導通的衝流器 γ敫、έ^圖所不，係包含有一個N型主動型元件56的矽 二正飢裔58形成靜電放電防護電路5〇，而此矽控整流哭 端點52及第二端點54之㈤，且石夕控整流㈣ 係包含有弟一Ρ型部分582、第一Ν型部分584、第二ρ型 = 586及第二Ν型部分5 88，其中第—Ν型部分584和第二ρ型 邛分586係分別為ΡΝΡ及ΝΡΝ雙載子連接電晶體之基體端， =兩個雙載子連接電晶體部分5 8 4、5 8 6都是内建在這個矽 $整流器58之中；而!^型主動型元件56包含一個閘極5 62耦 合到一個負電壓—VG，且汲極5 6 6耦合到第一 Ν型部分584、 源極5 6 4 |馬合到第二ν型部分5 8 8 ;另外，雖然於此並未舉 例說明之’但熟悉此技藝的人知道Ν型矽控整流器5 8中第 二Ν型部分588的一部分是主動型元件56的源極5 64，而矽 控整流器5 8的第一 Ν型部分5 8 4之一部分則為主動型元件5 6 的没極5 6 6 ’且主動型元件56的汲極5 6 6的區域是部分形成 在矽控整流器5 8的第二Ν型部分5 8 4。 而在此電路的操作上，當有一個負的靜電放電電壓觸
200403831 五、發明說明（9) 波發生在第二端點5 4上，N型主動型元件5 6就會快速導通 使得產生一個觸發電流使基體之第二P型部分5 86局部電位 升高，進而使石夕控整流器5 8快速導通。 第七B圖係為與第七A圖的靜電放電防護電路50類似的 靜電放電防護電路（並未編號），唯一不同的是，在第七 B圖中的是利用p型主動型元件（並未編號）來取代防護電 路5 0中N型主動型元件；其中p型主動型元件（並未編號） 的閘極係耦合到一個正電壓+ VG，而在P型矽控整流器結構 中’ P型主動型元件之沒極係部分形成於石夕控整流器之第 | 一 P型部分’而p型主動型元件的源極則是部分形成在矽控 整流器的第二p型部分。 煩明芩閱第八A、B圖，第八A、β圖係為本發明第四實 施^之ΐ電放電防護電路之電路示意圖，其中於此電路中 f說明藉由二個主動型電晶體去觸發第二個主動型元件如 Μ弟刑所不，係包括有一個第一 N型主動型元件76及第二 Π ^ 型-兀件78形成靜電放電防護電路70，而其中第二 且第-^兀件78係耦合在第一端點72及第二端點74之間， 負電壓電源件78更包含有一個閘極782耦合到一個 極784端耦合到楚汲極786耦合到第一端點72，一個源 型元件76則包含；端:74及基體端788 ;而第一Ν型主動 耦合到第—端點閘極762耦合到負電壓-VG，汲極766 的基體端788"V、、、 ’源極764耦合到第二N型主動型元件78 另夕卜，在此雷％ 的操作部分，則當有一個正的靜電放
第15頁 200403831 五、發明說明（10) 電電屢觸波發生在弟一'立而點72上，第一 N型主動型元件76 的汲極7 6 6就會快速導通使得產生一個觸發電流使第二個N 型主動型元件的基體端788局部電位升高，進而使第二個n 型主動型元件快速導通。除此之外，在源極784及第二端 點之間的基體電阻Rsub也會吸收部分的靜電放電電流。 第八B圖係為一個和第八A圖的靜電放電防護電路類 似的靜電放電防護電路（並未編號），唯一不同的是，在 圖八B中的是利用P型主動型元件（並未編號）來觸發另外 一個P型主動型元件’其中第一P型主動型元件的閘極（並 未編號）係稱合到正電壓+ VG ’且基體電阻Rw也會吸收 分的靜電放電電流。 ° 煩請參閱第九A、B圖，第九A、B圖係為本發明 施例之靜電放電防護電路之電路示意圖，其中於此 二 ^例中係藉由-個主動型電晶體去觸發—個場 二 (FKld Oxide Device， F0D)，此元件内含一 化兀件
雙載子連接電晶體，煩請參閱第九A圖，i :的NPN 第-N型主動型元件96及一個場效氧化元;牛开包，主有：個 電防護電路9。’而該場效氧化元件98係輕合在开第成，電放 及弟二端點94之間，且場效氧化元件98係包括右埏點92 覆蓋著金屬厚氧化層之閘極982，一個汲極=有—個上層 個端點92 ’ 一個具有N型雜質的源極984端耦人到第一 94與p型雜質的基體端988 ;另外， 口 第二端點 —個_合到負電壓源—VG之閘極9 6 2，件％ 5到第一端點92，而源極964則耦合到場对，接966則耦
第16頁 琢欢軋化元件98的
200403831
五、發明說明（π) 基體端988，另外，場效氧化元件98的源極984與第二浐 94之間的基體電阻Rsub也會吸收部分的靜電放電電流而”、、 煩請參閱第九B圖，其中與第九A圖的差異在於^带 電防護電路（並未編號）於第九B圖中係利用p型主動:一 件（並未編號）來觸發場效氧化元件，而p型主動型元711 的閘極（並未編號）則耦合到一個正電壓+ VG。 凡 煩請參閱第九C圖，第九c圖係為第九A圖中靜電 防護電路90的剖面圖，其係包括有没極_，係為― 向的寄生NPN雙載子連接電晶體（用虛線晝出）的[^型邻八 而源極984則為N型之射極（Emitter)部分，基體_^為 P型之基板，攻樣的三個區域形成了 NPN雙載子 ”、、 體。 逆接冤日日 、而在此電路的操作上，則當有一個正的靜電放電電厣 觸波發生在第一端點92上，第一N型主動型元件％的汲ς 96 6就會快速導通而產生一個觸發電流Hrig使場效氧化元 件98的基體端988局部電位升高，進而使場效氧化元件⑽ 快速導通，進而使靜電放電快速由場效氧化元件98 煩請參閱第十a、b圖，第十Α、β圖本發明第六實施^ 電放電防護電路之電路示意圖，其係於此電路中藉由一個 主動型電晶體去觸發一個場效氧化元件，i此場效氧 件内含-個侧向的PNp雙載子連接電晶冑，煩請 圖，其中係包括有-個第—N型主動型元件116及場 兀件1 1 8所形成之靜電放電防護電路11 G，而場效氧化元件 m係耦合在第-端點112及第二端點114之間，且場效^件
第17頁
200403831
=件118中包含一個上層覆蓋著金屬的厚氧化層之開極 1182，與一個汲極1186耦合到第—端點112，及一個呈 型雜質的源極1 184端耦合到第二端點丨14和？型雜的、 端1 1 8 8。 、 j丞糙 另外第N型主動型元件1 1 6則包含一個麵合到負 壓源-VG的閘極1162，與汲極1166耦合到場效氧化元件u ，基體為11 8 8，而其源極1 1 β 4端則耦合到第二端點丨丨4， 場效氧化兀件118的源極u 84在與第一個端點丨12之間 體電阻Rw也會吸收部分的靜電放電電流。 土 、而在j電路的操作上，當有一個負的靜電放電電壓觸 波發生在第二端點丨丨4上，第一N型主動型元件丨丨6的汲極 11 66就會快速導通使得產生一個觸發電流丨trig使場效 化元件118的基體端1188局部電位升高，進而使場效氧化 兀件1 1 8快速導通，進而使靜電放電快速由場效氧化元 1 1 8流過。 第十B圖說明和第十A圖的靜電放電防護電路丨1 〇類 的靜電放電防護電路（並未編號），唯一不同的是，在 十B圖：所一利用的係為p型主動型元件（並未編號）來觸發 場效氧化兀件，而P型主動型元件的閘極（並未編號）X 耦合到一個正電壓+ VG。 ’、 —煩請參閱第十—A、B圖，第十-A、B圖係為本發明第 七貫施例之靜電放電防護電路之電路示意圖，於此圖中係 運用们^動型電晶體去觸發一個j\} P N雙載子連接電晶,、 體’煩5月芩閱第十- A圖，其中係包括有-個第- N型主動
第18頁 200403831 五、發明說明（13) 型元件136及NPN雙載子連接雪曰麯1Q〇 電路130，且NPN雙載子連接電曰:：成靜電放電防護 及第二端點134之間， 有一個；及極1 38 6搞合到第妾電晶體1 == ^ 立而點1 3 2 ’而呈右n剖雜質的源 極1 384端則耦合到第二端 只冰上☆ 而”、、占1 3 4 ’另外尚有一個p型雜質的 基體端 1 3 88。 π I i τ μ 第Ν型主動型兀件工3 6則包含一個輕合到負電壓—vg 之閉極1362，没極1 3 6 6則_合到第一端點132，而源極 1 3 64則耦合到NPN雙載子連接電晶體138的基體端1 388 ;此 外，NPN雙載子連接電晶體138的源極1 384與第二端點134 之間的基體電阻Rsub會吸收部分的靜電放電電流。 、而在此電路的操作上，當有一個正的靜電放電電壓觸 波發生在第一端點1 3 2上，第一 N型主動型元件丨3 6的汲極 1 3 6 6就會快速導通使得產生一個觸發電流（並未標示）使 NPN雙載子連接電晶體的基體端1 38 8局部電位升高，進而 使NPN雙載子連接電晶體丨38快速導通，進而使靜^電放電快 速由NPN雙載子連接電晶體丨38流過。 ' 煩請參閱第十一 B圖，第十一 B圖係表示一個和圖十一 A的靜電放電防護電路丨30類似的靜電放電防護電路（並未 編號），其差異在於第十一B圖中係利用P型主動型元件 (並未編號）來觸發NPN雙載子連接電晶體元件，而p型主 動型元件的閘極（並未編號）係耦合到一個正電壓+ VG。 —須請參閱第十二A、B圖，第十二A、B圖係為^發明第 八實施例之靜電放電防護電路之電路示意圖，其係利用一
200403831 五、發明說明（14) ------- 個主動型元件去觸發一個PNP雙載子連接電晶體，而於此 主動型元件内更包括有一個侧向的PNP雙載子連接電曰曰 體，煩請參閱第十二A圖，其係包括有一個第„ N型主@動 元件156及一個PNP雙載子連接電晶體丨58而形成靜電放電 防護電路150。而PNP雙載子連接電晶體158係耦合在第: 端點1 5 2及第二端點1 5 4之間，且P N P雙載子連接電晶體1 $ 8 則包含有一個射極（emit ter ) 1 584耦合到第一端點152'另 外一個具有N型雜質的集極（c 0 1 1 e c t 〇 r ) 1 5 8 6則耦合到一 端點1 5 4。 ~ 、 至於第一Ν型主動型元件156則包含一個耦合到負電壓 源- V G的閘極1 5 6 2，而其汲極1 5 6 6則耦合到ρ Ν Ρ雙載子連接 電晶體158的基體端1 582，而源極丨564則耦合到第二端點 15 4。 …、 例外，在此電路的操作上，則當有一個負的靜電 電壓觸波發生在第二端點154上，第一Ν型主動型元件156 ' 的汲極1566就會快速導通使得產生一個觸發電流（並未書 出）使ΡΝΡ雙載子連接電晶體的基體端1 58 2局部電位變化1，、 進而使ΡΝΡ雙載子連接電晶體快速導通，進而使靜電放 快速由ΡΝΡ雙載子連接電晶體流過。 煩請參閱第十二Β圖，第十圖係表示一個和圖十二 ^的靜電放電防護電路15〇類似的靜電放電防護電路（並^ _ 、、扁就）’其差異在於第十二Β圖中係利用ρ型主動型元件 一（亚未編號）來觸發ρΝρ雙載子連接電晶體，且ρ型主動型 凡件的閘極（並未編號）係耦合到一個正電壓+ VG。
第20頁 200403831 五、發明說明（15) 煩請參閱第十三A、B圖，第十三A、B圖係為本發明第 九實施例之靜電放電防護電路之電路示意圖，其係運用一 個主動型電晶體去觸發N型金屬氧化半導體（Metai 〇xide
Semiconductor， M0S)元件，煩請參閱第十三a圖，其係包 含有一個N型主動型元件176及N型金屬氧化半導體178所形 成之靜電放電防護電路170，其中N型金屬氧化半導體178 係耦合在第一端點172及第二端點1 74之間，且N型金屬氧 化半導體1 7 8係包含一個閘極1 7 8 2耦合到第二端點1 7 4，而 沒極1 7 8 6則|馬合到第一端點1 7 2，至於源極1 7 8 4端則稱合 到第二端點1 7 4 ;另外，第一 n型主動型元件1 7 6則包含有 一閘極1 762耦合到負電壓—Vg，汲極丨7 6 6則耦合到第一端 點1 7 2，而源極1 7 6 4則耦合到金屬氧化半導體丨7 8的基體端 1788 ;其中，在N型金屬氧化半導體178的源極1784及第二 端點1 74之間的基體電阻rsu]3，在靜電放電發生時，也會 吸收部分的靜電放電電流。 至於’在此電路的操作部分，當有一個正的靜電放電 電壓觸波發生在第一端點1 7 2上，第一 N型主動型元件1 7 6 的沒極1 7 6 6就會快速導通使得產生一個觸發電流使n型金 屬氧化半導體178的基體端局部電位升高，進而使n型 金屬氧化半導體178快速導通。
煩請參閱第十三B圖，第十三]5圖係表示一個和第十三 A圖的靜電放電防護電路丨7 〇類似的靜電放電防護電路（並 未編號）。，其差異在於第十三B圖中係利用p型主動型元件 (並未編號）來取代N型主動型元件並觸發一個N型金屬氧 200403831
化半導體兀件’且p型主動型元件的問極（並未編號 耦合到一個正電壓+ V G。 糸 煩請參閱第十四A、B圖，第十四A、B圖係為本發明& 十實施例之靜電放電防護電路之電路示意圖，其中係3 個Ν型主動型凡件去觸發ρ型之金屬氧化半導體元件， 請參閱第十四Α圖，其中係包含有一個Ν型主動型元 煩、 及Ρ型金屬氧化半導體198形成靜電放電防護電路19〇， 型金屬氧化半導體1 9 8係耦合在第一端點丨9 2及第二端點 194之間，且包含一個閘極1 982耦合到第一端點192，一 ，極1 9 8 6耦合到第二端點丨9 4，及一個源極丨9 8 4端耦合到 第一端點1 9 2，至於第一 Ν型主動型元件丨9 6則有一閘極 1 9 6 2耦合到負電壓-VG，汲極1 9 6 6耦合到ρ型金屬氧化半導 體198的基體端1 988，源極1 9 64耦合到第二端點194 ;另 外，在ρ型金屬氧化半導體198的源極1 984及第一端點192 之間的基體電阻Rw，在靜電放電發生時，也會吸收部分的 靜電放電電流。 至於，在此電路的操作部分，係當有一個負的靜電放 電電壓觸波發生在第二端點1 9 4上，N型主動型元件1 9 6的 汲極1 9 6 6就會快速導通產生一個觸發電流使ρ型金屬氧化 半導體198的基體端1988局部電位發生變化，進而使ρ型金 屬氧化半導體1 9 8快速導通。 煩請參閱第十四B圖，第十四B圖係說明一個和第十四 Α圖的靜電放電防護電路1 9 0類似的靜電放電防護電路（並 未編號），其差異在於第十四B圖中係利用P型主動型元件
第22頁 200403831 五、發明說明（17) (並未編號）取代N型主動型元件並觸發一個p型金屬氧化 半導體兀件，且P型主動型元件的閘極（並未編號）係耦 合到一個正電壓源+ VG。 煩請參閱第十五A、B圖，第十五A、B圖係為本發明第 十一實施例之靜電放電防護電路之電路示意圖，1係利用 一個主動型元件去觸發導通一個金屬氧化半導體^件及一 個石夕控整流器元件的靜電放電防護電路，煩請參閱第十五 A圖，其係包括有一個N型主動型元件2丨6及一個内含金屬 氧化半導體的矽控整流器2 1 8元件所形成靜電放電防罐電 路210，而該矽控整流器218係耦合在第一端點212及&二 端點2 1 4之間，且此矽控整流器2丨8係包含第一 p型部分 220 2、第一N型部分22 04、第二p型部分22〇6及第二N型部 分2208 ;而N型金屬氧化半導體218則包含有一個閘極 2182、一個與矽控整流器22〇之第一N形部分22〇4耦和之汲 極ί —個與石夕控整流器2 2 0之第二N形部分22〇8搞合 之源極Z 1 8 6。 ^ A ^ ^N型主動型元件216則包含有閘極2162耦合到一 固门：^ VG ’及-個汲極2166耦合到第-端點212，盥 一:固：極164·合到N型金屬氧化半導體218的閑幽2: 且==電阻R輕合在N型主動元件216的源極2m及第 ^ t #間，精由如此的電路連接使靜電放電發生的 日寸候，可措由產生一棚拍兩— ^ ^ - 9 9 Π ^ ^ 個正偏壓在此閘極2 1 8 2上而使得矽控 正’瓜裔2 2 0更快速地導通。 至於在此電路的操作部分，則當有一個正的靜電放
第23頁 200403831 五、發明說明（18) 電電壓觸波發生在第二端點212上，N型 會快速導通使得N型金屬氧化半導俨 動生兀件2礼 個正偏壓，進而使㈣2Q快速丰導\體218的閘極2182產生一 煩請參閱第十五B圖，第十圖係 A圖的靜電放電防護電路2 1 〇自# # _ φ ΰ 未編號），唯一不同的是，===電防日護電“並 動型元件（並未編號）去觸發導通疋利用p型主 屬氧化半導體元件的閘極，丄p型工广流器中的p型金 ”赚係•合到一個正電；主^元件（並未編號 主道Μ沾功伙赦4如 尾k + VG，並在内含Ρ型金屬氧化 及柽=诉朽=t机态結構中，p型金屬氧化半導體元件的 ί ϊ i 合在硬控整流器元件的第—及第二p 十-CA、B圖’第十六A、B圖係為本發明第 ，貝例之#電放電防護電路之電路示意圖，其係以一 :N至主：型元件去觸發導通N型金屬氧化半導體元件的閘 2:及:=第十六A圖’其係包含有-個N型主動型元件 〇Qn ^至屬乳化半導體238而形成靜電放電防護電路 2 3 2及笛中N型金屬氧化半導體238元件係1禺合在第一端點 ΓΛ 肖點234之間，型金屬氧化半導體⑽更包 3 固沒極2384 1馬合到第二端點234，而其源極㈡㈣端 端點232，而閘極238 2則與N型主動型元件的 源極2 3 6 4相接。 另外，N型主動型元件236則包含一閘極23 62耦合到負 “ L VG，而源極2364則耦合到N型金屬氧化半導體2 38的
第24頁 200403831 五、發明說明（19) 閘極2 38，汲極2 3 6 6則耦合到第一端點23 2 ;此外，在N型 金屬氧化半導體2 3 8的閘極2 3 8 2及N型主動型元件2 3 6的源 極2 3 6 4之間耦合一個電阻r，此電阻是用來偏壓N型金屬 化半導體238的閘極23 82。 " 平 至於，在此電路的操作部分，當有一個正的靜電放 電壓觸波發生在第一端點232上，N型主動型元件2 3 6的汲 極2366就會快速導通產生一個觸發電流使N型金屬 導體238的閘極2382為正電壓，推而荆人m， 娜快速導通。 Μ進而使Ν型金屬氧化半導體 煩請參閱第十六Β圖，第十六Β圖係說明— Α圖的靜電放電防護電路2 ] 〇相 ’、 未編號），而其差別在』第〇=靜，放電防護電路（並 /iL , j长於弟十六B圖中係利用p型主動型元 件（並未編號）取代N型主動型 广動I凡 化半導體元件，且p型主動個?型金屬氧 辆合到一個正電壓+VG。 70件的閘極（並未編號）係 第十七圖至第二+闇後、+、 際應用在整個積體電路的,：二用以上的專利發明，實 七圖，第十七圖係為本發電防ί上’煩請參考第十 圖，其中電路2 5 0是—個勺入例之乐一電路方塊示意 2502 (如以上所述之電路匕3锼數個Ν型靜電放電防護電路 2502在整顆積體電路中兩每一個靜電放電防護電路 來連接，這裡所謂的Ν型如雷访組負電壓的電源線2 5 0 4 型主動型元件（並未標出）電防護電路25〇2係包括有Ν 流器、場效氧化元件Γ=本的防護元件，如矽控整 & 70件、雙載子連接電晶體或
第25頁 屬 200403831
是金屬氧化半導體元件 乂些凡件在靜電放電發生的時候 都疋由N型主動型元件來觸發 ，可藉由P型主動型靜電放電防；電：：；：：、，,=〇 )完成之’而運用此種方式連接之電路：亚未標出 的電源線來串接所有的p型電路則品要一組正電壓 型主動型元件），其中，正雷厭：曰防4:蔓電路（其中包含P 的閘極。 i /原疋接到P型主動型元件 二電路方 路2 6 0 2， 型元件的 過的路徑 電放電路 靜電放電 電觸波透 電防護電 壓）就是 煩請 三電路方 電防護電 電路27(Η 2 7 〇 2的閘 二電路， 此所用的 塊干音二八;，第十八圖係為本發明實施例之第 圖’其中電路2 6 0係包含靜電放電防護電 條偏壓電源線26 04去偏壓每個具有主動 護電路，其中有多數條供靜電放電流 徑Patht弟：條靜電放電路徑〜讣1、第二條靜 ‘ 、$二！靜電放電路徑Path 3及第四條 ^小—4 ]於第十八圖中，此電路允許靜電放 :V 一組靜電放電路徑來放電，而這此靜電放 ! 主動型元件（需要正電壓來偏壓）。 ^ ^ ^十九圖，苐十九圖係為本發明實施例之第 h不心圖，其中係為一具有多組電源線的靜放 7 Ο.、二藉由靜電放電防護電路2 70 2及一組偏壓 偏壓這些含主動型元件的靜電放電防護電路 ，’另外’在第十九圖中更包括有第一電路盥第 ，由第一路徑與第二路徑提供不同之電源，/而在 月 f 電放電防護電路 27Q2B、2702C、2702D、27〇2E：
200403831 五、發明說明（21) 與2 70 2F則分別設置在靜電放電第一路徑及VDD1之間、靜 電放電第一路徑及VDD2之間、靜電放電第二路徑&VSS1 ^ 間、靜電放電第二路徑2及VSS2之間與靜電放電第一路經 及靜電放電第二路徑之間。 卫 煩請參閱第 圖 第 十圖係為本發明實施例之第 四電路方塊示意圖，其中係為具由N型主動型元件的靜電 放電防護電路28 0 2之電路架構28〇，其中N型靜電放電 電路28 0 2係耦合到一組負電壓電源線28〇4，並且，在 護的電路架構中’ g時具有p型靜電放電防護電路28〇8，力 :放電電路28 08也同時會耗合到-條正偏 ς:源、、泉2_。此電路架構中’係具有四條靜電放電放電
綜上所述， 富實施之進步性 前所未見之新發 出申請。 充份顯示出本發明在目的及功效上均深 明極f產業之利用價值，且為目前市面上 ，完全符合發明專利之系統，爰依法提 ，以上：$者，僅為本發明之較佳實 口之限定本發明所實施之範 ：： 利乾圍所作之均等轡|^ ^ 个^月申睛專 4丨丨、、粑固。即大凡依本發明由上主击 利乾圍所作之均等蠻|伤枚Μ μ 4 ^ β甲睛專 ^ ^ ^ ^ 1 & 與修飾，皆應仍屬於本發明專利涵 禱。 貝番查委貝明鑑，並祈惠准，是所至
200403831__ 圖式簡單說明 【圖示簡單說明】 第一圖係為習用技術第一實施例之靜電放電防護電路示意 圖； 第二圖係為習用技術第二實施例之靜電放電防護電路示意 圖； 第三A、B圖係為本發明實施例所使用之N型主動型元件符 號與電路示意圖； 第四A、B圖係為本發明實施例所使用之P型主動型元件符 號與電路示意圖； 第五A〜C圖係為本發明第一實施例之靜電放電防護電路之 電路示意圖與剖面示意圖； 第六A、B圖係為本發明第二實施例之靜電放電防護電路之 電路示意圖； 第七A、B圖係為本發明第三實施例之靜電放電防護電路之 電路示意圖； 第八A、B圖係為本發明第四實施例之靜電放電防護電路之 電路不意圖； 第九A、B圖係為本發明第五實施例之靜電放電防護電路之 電路示意圖與剖面示意圖； 第十A、B圖係為本發明第六實施例之靜電放電防護電路之 電路不意圖； 第十一 A、B圖係為本發明第七實施例之靜電放電防護電路 之電路示意圖； 第十二A、B圖係為本發明第八實施例之靜電放電防護電路
第28頁 200403831 圖式簡單說明 之電路不意圖； 第十三A、B圖係為本發明第九實施例之靜電放電防護電路 之電路示意圖； 第十四A、B圖係為本發明第十實施例之靜電放電防護電路 之電路不意圖， 第十五A、B圖係為本發明第十一實施例之靜電放電防護電 路之電路示意圖； 第十六A、B圖係為本發明第十二實施例之靜電放電防護電 路之電路示意圖； 第十七圖係為本發明實施例之第一電路方塊示意圖；
第十八圖係為本發明實施例之第二電路方塊示意圖； 第十九圖係為本發明實施例之第三電路方塊示意圖； 第二十圖係為本發明實施例之第四電路方塊示意圖。 【符號說明】 D汲極； G閘極； S源極； -VG負電壓； + VG正電壓；
3AN型主動元件； 3 0負電壓產生器； 4AP型主動元件； 4 0正電壓產生器； 1 0靜電放電保護電路；
第29頁 200403831 圖式簡單說明 1 2第一端點； 1 4第二端點； 1 6 N型主動元件； 1 8矽控整流器； 1 6 2閘極； 1 6 4源極； 1 6 6沒極； 1 8 2第一 P型部分； 1 8 4第一 N型部分； 186第二P型部分； 188第二N型部分。
Claims (1)
- 200403831係包括有 六、申請專利範圍 1 · 一種靜電放電防護電 一第一端點； 一第二端點； 一靜電放電防護元件，& 點之間； ，、耦合在該第一端點及該第二端 及一主動型元件，係耦八 碰山个七私别-从1 〇到該靜電放電元件； 件。 則呀電電流流過靜電放電防護元 2.如申請專利範圍第】項所述之靜電放中，該靜電放電元件係包含至少一…流n Controlled ReCtifler，SCR)、一 場效氧化元件（Fieid Oxide Device，F0D)、一主動型元件（ActlVe Device)、一個雙載子連接電晶體（Bip〇lar Juncti〇n Transistor，BJT)、一個金屬氧化半導體（Metal 0xide Semiconductor， MOS) o 3 ·如申請專利範圍第1項所述之靜電放電防護電路，其中 該主動型元件係為一 N型主動型元件或為一 P型主動型元 件0 4 ·如申請專利範圍第2項所述之靜電放電防護電路，其中 該主動型元件内更係有〆第一擴散區域及一第二擴散區 域，且該第一擴散區威更係與該矽控整流器之一基體端 耦合。 5·如申請專利範圍第4項所述之靜電放電防護電路，其 中，該矽控整流器包栝有，第—p型部分耦合到第一端第31頁 200403831 六、申請專利範圍 第 •P型部分及 第二N型部分 點、一第一 N型部分 輕合到第二端點。 一 6.如申請專利範圍第5項 該主動型元件的其中、^電放電防護電路，其中 义> » + r 一個擴散區域禕鉍人以 口口之该弟一p型部分，另外一侗姐^，、、 口到該矽控整流 控整流器之該第二p型部分。"政區域則耦合到該矽 7·如申請專利範圍第5項所二之 該主動型元件的A巾 電放^•防護電路，豆中 盗知该弟—Ν型部分，另 刀係耦合到該矽控整流 控整流器之該第二Ν型部分。心放區域則耦合到該矽 8. 如申請專利範圍第5項所：之 該主動型元件的其中—個電防護電路，其中 整流器之該第—Ν型部分中'另外表—係^分形成在該石夕控 形成在該石夕控整流器之該第二：：散區域則部分 9. 如申請專利範圍第5項所述之靜電中。 Ϊΐ動型元件的其中-個擴散區域係:/上路’其中 ι流益之該第一Ρ型部分中，另外刀形成在該矽控 形成在該石夕控整流器之該第二散區域則部分 〇,如申請專利範圍第2項所述之刀。 第-主動型元件，另外，該靜電玄：係為-主動型元件，該第二主動型元件係H =有―第二 域，且該第-主動型：件；c第二擴散區/、 個擴散區域係耦合 200403831 六、申請專利範圍 到該第二主動型元件之該 U·如申請專利範圍第1〇項所述之靜電放電防護電路，其 中該第二主動型元件係包枋有一第一擴，區域耦合到 該第一端點，且該第二彡動型元件之一第一擴散區域 則耦合到該第二端點了真其中該第一主動型元件的其 他擴散區域係耦合到該第/端點。 12·如申請專利範圍第1〇項所述之靜電放電防護電路，其 中該第二個主動型元件係包括有一第一擴散區域耦合 到該第一端點，且該第 > 主動型元件之一第二擴散^ 域則耦合到該第二端點，真其中該第一主動型元件的 其他擴散區域係耦合到該第二端點。 ^ •如申請專利範圍第2項所述之靜電放電防瘦電％，其中 ，靜電放電防護元件包枯有一場效氧化元件，誘場致 氧化元件係有一基極，|該主動型元件係包括有一第 一擴散區域及一第二擴散區域，其中之一擴散區域= 1 4輕a到该場效氡化元件之該基極。 、 4 ·如申請專利範圍第1 3項所述之靜電放電防護電略发 ^該場效氧化元件係包括有一第一擴散區域耦人^其 =了端點、一第二擴散區域耦合到該第二端點二，遠 該主動型元件之其他擴散區域係耦合 ^，且其 點。 4 σ次弟—端 5·=申請專利範圍第丨3項所述之靜電放 而點、-第二擴散區域耦合到該第二;山2 &到該 一而點，且其中該場效氧化元件係包括有一第_ 電路，其 200403831 六、申請專利範圍 中該主動 點。 1 6 ·如申請專 該靜電放 型 元件之其他擴散區域係耦合到該第 蠕 利範 電防 雙載子連接電 括有一第一擴 散區域係耦合 17·如申請專利範 中該雙載子連 端點、一射極 件之其他擴散 1 8 ·如申請專利範 中該雙載子連 端點、一射極 件之其他擴散 1 9 .如申請專利範 該靜電放電防 屬乳化半導體 一第一擴散區 域係耗合到該 2 0 ·如申請專利範 中該金屬氧化 該第一端點、 閘極1馬合到該 圍第2項所述之靜電放電防護電路， 護元件包括有一雙載子連接電晶體，〃中 晶體係有一基極，且該主動型元件= 散區域及一第一擴散區域，其中 匕 到该雙載子連接電晶體之該基極。擴 圍第16項所述之靜電放電防護電 接電晶體係包括有一集極搞合到凌其 輛合到該弟一端點，且1 士 區域係麵合到該第—端點中§亥主動型元 圍第16項所述之靜電放電防護電 接電晶體係包括有—集極耦：其 耦合到該第二端點，日+ + Μ罘一 區域係I禺合到該第：端點巾1亥主動型元 圍第2項所述之靜電放電防 護元件包括有-金屬氧化 ’其中 係有-基極’且該主動型元件亥金 域及一第二擴散區域，其 糸包括有 金屬氧化半導體之該基極―擴散區 圍第19項所述之靜雷访 半導體係包括有一第ί =防護電路，其 一第二擴散區域執合到‘ j區域執合到 金屬氧化半導體之兮楚 '"乐一端點及一 5亥弟二擴散區域，且第34頁 200403831 六、申請專利範圍 其中該主動型元件之其他擴散區域係耦合到該第一端 點。 2 1.如申請專利範圍第1 9項所述之靜電放電防護電路，其 中該金屬氧化半導體係包括有一第一擴散區域耦合到 該第一端點、一第二擴散區域耦合到該第二端點及一 閘極耦合到該金屬氧化半導體之該第一擴散區域，且 其中該主動型元件之其他擴散區域係耦合到該第二端 點。 2 2.如申請專利範圍第2項所述之靜電放電防護電路，其中 該靜電放電防護元件係包括有一金屬氧化半導體及一 矽控整流器，其中該矽控整流器係有一第一 P型部分耦 合到該第一端點、一第一 N型部分、一第二P型部分及 一第二N型部分耦合到該第二端點；該金屬氧化半導體 係有一閘極、一第一擴散區域部分形成在該石夕控整流 器之該第一 N型擴散區域，及一第二擴散區域部分形成 在該矽控整流器之該第二N型擴散區域。 2 3.如申請專利範圍第2 2項所述之靜電放電防護電路，其 中該主動型元件係有一第一擴散區域及一（第二擴散區 域，其中一個擴散區域係耦合到該金屬氧化半導體之 該閘極。 2 4.如申請專利範圍第2 2項所述之靜電放電防護電路，其 中於該金屬氧化半導體之該閘極與該第二端點之間係 有一電阻。 2 5.如申請專利範圍第2項所述之靜電放電防護電路，其中第35頁 200403831 六、申請專利範圍 該靜電放電防護元件係包括有一金屬氧化半導體與一 矽控整流器，其中該矽控整流器係有一第一 P型部分耦 合到該第一端點、一第一 N型部分、一第二P型部分及 一第二N型部分耦合到該第二端點；該金屬氧化半導體 係有一閘極、一第一擴散區域部分形成在該矽控整流 器之該第一 P型擴散區域，及一第二擴散區域部分形成 在該矽控整流器之該第二N型擴散區域。2 6.如申請專利範圍第2 5項所述之靜電放電防護電路，其 中該主動型元件係有一第一擴散區域及一第二擴散區 域，其中一個擴散區域係耦合到該金屬氧化半導體之 該閘極。 2 7.如申請專利範圍第2 6項所述之靜電放電防護電路，其 中於該金屬氧化半導體之該閘極與該第一端點之間係 有一電阻。 2 8. —個靜電放電防護電路，係包括至少一靜電放電電流 路徑，並於該靜電放電電流路徑上設置有複數個靜電 放電防護電路，該複數個靜電放電防護電路係包括 有：一第一端點； 一第二端點； 一靜電放電防護元件，係偶合在該第一端點及該第二 端點之間； 一主動型元件，係耦合到該靜電放電防護元件； 藉由該主動型元件控制靜電電流流過靜電放電防護元第36頁 200403831 六、申請專利範圍 件。 29 如申請專利範圍第28項所述之靜電放電防護電路，其 中該靜電放電防護元件係包括至少一石夕控整流器/' (Silicon Controlled Rectifler，sCR)、一場效氧化 元件（Field Oxide Device，FOD)、一主動型元件 UctiVe Device)、一雙載子連接電晶體（Blpolar Junct10n Transistor，BJT)與—金屬氧化半導體 (Metal Oxide Semiconductor， M〇S)。 30. 如申請專利範圍第28項所述之靜電放電防護電路，其 中該主動型元件係包括有一N型主動型元件或p型主動 行元件。 31. 如申請專利範圍第28項所述之靜電放電防罐電路，豆 二，電放電防護電路係設置於_第一“電流路徑 與一弟一靜電電流路徑之間。 32. =申，專利範圍第28項所述之靜電放電防護電路，其 護電路係設置於-靜電電流路徑和-間，其中該電壓線係提供一第一電壓。 二U利範圍第32項所述之靜電放電防護電路，其 中该奸電放電保護電路係設置於一 電壓線之間，其中該電壓線係提供和一 3=靜】放電防護電路…，係藉由動型 π Γ Γ社ί —電放電電流流過—靜電放電防维元件。 :，專利範圍第34項之靜電放電防護電路‘方法， 其中該靜電放電防護元件係包括至少— = : =第37頁 200403831 六、申請專利範圍 (Silicon Controlled Rectifier，SCR)、一場效氧化 元件（Field Oxide Device, F0D)、一主動型元件 (Active Device)、一雙載子連接電晶體（Bipolar Junction Transistor，BJT)與一金屬氧、化半導體 (Metal Oxide Semiconductor, M0S) 〇第38頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/230,287 US7092227B2 (en) | 2002-08-29 | 2002-08-29 | Electrostatic discharge protection circuit with active device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200403831A true TW200403831A (en) | 2004-03-01 |
| TWI256721B TWI256721B (en) | 2006-06-11 |
Family
ID=31976445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092122170A TWI256721B (en) | 2002-08-29 | 2003-08-12 | ESD protection circuit with active device |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7092227B2 (zh) |
| TW (1) | TWI256721B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064544A (zh) * | 2009-10-28 | 2011-05-18 | 英特赛尔美国股份有限公司 | 带有含可选接通和断开阈值电压的受控磁滞的静电放电箝位 |
| TWI479793B (zh) * | 2009-10-30 | 2015-04-01 | Intersil Inc | 用於低功率損失啟動及輸入電容放電的偏壓和放電系統 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256692A1 (en) * | 2003-06-19 | 2004-12-23 | Keith Edmund Kunz | Composite analog power transistor and method for making the same |
| US20060125014A1 (en) * | 2004-12-14 | 2006-06-15 | Nui Chong | Diode with low junction capacitance |
| DE102005027368A1 (de) * | 2005-06-14 | 2006-12-28 | Atmel Germany Gmbh | Halbleiterschutzstruktur für eine elektrostatische Entladung |
| US7333312B2 (en) * | 2005-07-01 | 2008-02-19 | Altera Corporation | ESD device with low trigger voltage and low leakage |
| US7825473B2 (en) * | 2005-07-21 | 2010-11-02 | Industrial Technology Research Institute | Initial-on SCR device for on-chip ESD protection |
| US8804289B2 (en) * | 2007-10-17 | 2014-08-12 | Nxp, B.V. | Voltage surge protection circuit |
| US7701682B2 (en) * | 2008-01-31 | 2010-04-20 | Freescale Semiconductors, Inc. | Electrostatic discharge protection |
| JP2009277963A (ja) * | 2008-05-16 | 2009-11-26 | Toshiba Corp | 半導体装置 |
| JP5525736B2 (ja) * | 2009-02-18 | 2014-06-18 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| US9385241B2 (en) * | 2009-07-08 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge (ESD) protection circuits, integrated circuits, systems, and methods for forming the ESD protection circuits |
| US8634172B2 (en) | 2010-05-18 | 2014-01-21 | International Business Machines Corporation | Silicon controlled rectifier based electrostatic discharge protection circuit with integrated JFETs, method of operation and design structure |
| US8921941B2 (en) * | 2010-08-05 | 2014-12-30 | Mediatek Inc. | ESD protection device and method for fabricating the same |
| US9190501B2 (en) * | 2013-02-26 | 2015-11-17 | Broadcom Corporation | Semiconductor devices including a lateral bipolar structure with high current gains |
| TWI655746B (zh) * | 2015-05-08 | 2019-04-01 | 創意電子股份有限公司 | 二極體與二極體串電路 |
| US9882003B1 (en) | 2016-07-11 | 2018-01-30 | Tower Semiconductor Ltd. | Device and system of a silicon controlled rectifier (SCR) |
| CN108231758A (zh) * | 2016-12-22 | 2018-06-29 | 台湾类比科技股份有限公司 | 静电放电保护电路及静电放电保护的深次微米半导体元件 |
| US10770555B2 (en) * | 2017-07-25 | 2020-09-08 | Vanguard International Semiconductor Corporation | Semiconductor device and method for forming the same |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692781B2 (en) * | 1984-06-06 | 1998-01-20 | Texas Instruments Inc | Semiconductor device with electrostatic discharge protection |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
| US5452171A (en) * | 1992-06-15 | 1995-09-19 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
| US5646808A (en) * | 1994-08-05 | 1997-07-08 | Kawasaki Steel Corporation | Electrostatic breakdown protection circuit for a semiconductor integrated circuit device |
| KR0150992B1 (ko) * | 1994-08-31 | 1998-10-01 | 김광호 | 고내압용 모스 트랜지스터 및 그 제조방법 |
| US5510279A (en) * | 1995-01-06 | 1996-04-23 | United Microelectronics Corp. | Method of fabricating an asymmetric lightly doped drain transistor device |
| JPH08250728A (ja) | 1995-03-10 | 1996-09-27 | Sony Corp | 電界効果型半導体装置及びその製造方法 |
| US5572394A (en) * | 1995-04-06 | 1996-11-05 | Industrial Technology Research Institute | CMOS on-chip four-LVTSCR ESD protection scheme |
| US5576574A (en) * | 1995-06-30 | 1996-11-19 | United Microelectronics Corporation | Mosfet with fully overlapped lightly doped drain structure and method for manufacturing same |
| US5631793A (en) * | 1995-09-05 | 1997-05-20 | Winbond Electronics Corporation | Capacitor-couple electrostatic discharge protection circuit |
| US5747834A (en) * | 1995-09-29 | 1998-05-05 | Texas Instruments Inc | Adjustable Bipolar SCR holding voltage for ESD protection circuits in high speed Bipolar/BiCMOS circuits |
| US5698884A (en) | 1996-02-07 | 1997-12-16 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same |
| US5734541A (en) * | 1996-05-20 | 1998-03-31 | Pmc-Sierra, Inc. | Low voltage silicon controlled rectifier structure for ESD input pad protection in CMOS IC's |
| US5763919A (en) * | 1996-07-08 | 1998-06-09 | Winbond Electronics Corporation | MOS transistor structure for electro-static discharge protection circuitry having dispersed parallel paths |
| US5744842A (en) * | 1996-08-15 | 1998-04-28 | Industrial Technology Research Institute | Area-efficient VDD-to-VSS ESD protection circuit |
| US5740000A (en) * | 1996-09-30 | 1998-04-14 | Hewlett-Packard Co. | ESD protection system for an integrated circuit with multiple power supply networks |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| US6147538A (en) * | 1997-02-05 | 2000-11-14 | Texas Instruments Incorporated | CMOS triggered NMOS ESD protection circuit |
| US5982600A (en) * | 1998-04-20 | 1999-11-09 | Macronix International Co., Ltd. | Low-voltage triggering electrostatic discharge protection |
| US6239472B1 (en) | 1998-09-01 | 2001-05-29 | Philips Electronics North America Corp. | MOSFET structure having improved source/drain junction performance |
| US6211023B1 (en) * | 1998-11-12 | 2001-04-03 | United Microelectronics Corp. | Method for fabricating a metal-oxide semiconductor transistor |
| US6256184B1 (en) | 1999-06-16 | 2001-07-03 | International Business Machines Corporation | Method and apparatus for providing electrostatic discharge protection |
| US6546522B1 (en) * | 1999-08-06 | 2003-04-08 | United Microelectronics Corp. | Signal-to-noise ratio optimization of multiple-response design-of-experiment |
| US6362062B1 (en) * | 1999-09-08 | 2002-03-26 | Texas Instruments Incorporated | Disposable sidewall spacer process for integrated circuits |
| US6528850B1 (en) | 2000-05-03 | 2003-03-04 | Linear Technology Corporation | High voltage MOS transistor with up-retro well |
| US6426291B1 (en) * | 2000-08-31 | 2002-07-30 | Micron Technology, Inc. | Method of co-deposition to form ultra-shallow junctions in MOS devices using electroless or electrodeposition |
| US6671153B1 (en) * | 2000-09-11 | 2003-12-30 | Taiwan Semiconductor Manufacturing Company | Low-leakage diode string for use in the power-rail ESD clamp circuits |
| US6822297B2 (en) * | 2001-06-07 | 2004-11-23 | Texas Instruments Incorporated | Additional n-type LDD/pocket implant for improving short-channel NMOS ESD robustness |
-
2002
- 2002-08-29 US US10/230,287 patent/US7092227B2/en not_active Expired - Lifetime
-
2003
- 2003-08-12 TW TW092122170A patent/TWI256721B/zh not_active IP Right Cessation
-
2005
- 2005-01-31 US US11/045,300 patent/US7554159B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064544A (zh) * | 2009-10-28 | 2011-05-18 | 英特赛尔美国股份有限公司 | 带有含可选接通和断开阈值电压的受控磁滞的静电放电箝位 |
| TWI479793B (zh) * | 2009-10-30 | 2015-04-01 | Intersil Inc | 用於低功率損失啟動及輸入電容放電的偏壓和放電系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050127445A1 (en) | 2005-06-16 |
| US20040042143A1 (en) | 2004-03-04 |
| US7554159B2 (en) | 2009-06-30 |
| TWI256721B (en) | 2006-06-11 |
| US7092227B2 (en) | 2006-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200403831A (en) | ESD protection circuit with active device | |
| US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
| US7605431B2 (en) | Electrostatic discharge protection apparatus for semiconductor devices | |
| TW504828B (en) | Bi-directional electrical overstress and electrostatic discharge protection apparatus | |
| TW473979B (en) | ESD protection circuit for mixed-voltage I/O by using stacked NMOS transistors with substrate triggering technique | |
| JP5540801B2 (ja) | Ｅｓｄ保護回路及び半導体装置 | |
| US20060262471A1 (en) | Semiconductor device based on a SCR | |
| JPH07283405A (ja) | 半導体装置の保護回路 | |
| JP2018120955A (ja) | 半導体装置 | |
| JP2822915B2 (ja) | 半導体装置 | |
| US7068482B2 (en) | BiCMOS electrostatic discharge power clamp | |
| JP4437682B2 (ja) | 低容量ｅｓｄ保護回路 | |
| TWI718611B (zh) | 高電壓電路裝置及其環形電路布局 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| JPH1084098A (ja) | 三重井戸技術を用いた高密度ｄｒａｍのｅｓｄ保護 | |
| US8941959B2 (en) | ESD protection apparatus | |
| US6583476B1 (en) | Electrostatic discharge protection for integrated semiconductor devices using channel stop field plates | |
| US20020089018A1 (en) | Semiconductor device | |
| JP2004327976A (ja) | 圧接型半導体装置 | |
| KR100770451B1 (ko) | 마이크로 칩의 정전 방전 구조 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JP2001339044A (ja) | 半導体装置の静電保護回路 | |
| JPS58182861A (ja) | 半導体装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JP2005085820A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |