TW200302556A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TW200302556A
TW200302556A TW092100343A TW92100343A TW200302556A TW 200302556 A TW200302556 A TW 200302556A TW 092100343 A TW092100343 A TW 092100343A TW 92100343 A TW92100343 A TW 92100343A TW 200302556 A TW200302556 A TW 200302556A
Authority
TW
Taiwan
Prior art keywords
aforementioned
semiconductor
range
ranges
openings
Prior art date
Application number
TW092100343A
Other languages
English (en)
Other versions
TW594946B (en
Inventor
Akio Iwabuchi
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW200302556A publication Critical patent/TW200302556A/zh
Application granted granted Critical
Publication of TW594946B publication Critical patent/TW594946B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

(1) - (1) -200302556 玖、發明說明 · 【發明所屬之技術領域】 本發明係相關於包含複數個具有埋入層之半導體元件 之半導體裝置之製造方法。 【先前技術】 具有埋入層之半導體裝置已揭示在例如美國專利號第 5,330,922號等上。又，在1個半導體基材形成絕緣閘型 · 場效電晶體和雙極型電晶體，且在各電晶體設置不同厚度 之埋入層之半導體裝置已揭示在日本特開平10 - 242311 號公報上。此處揭示之半導體裝置之場效電晶體之埋入層 藉由銻和磷所形成，雙極型電晶體之埋入層藉由銻之擴散 而形成。 另，有使用同一雜質欲形成不同厚度之爲了形成在同 一半導體基材形成第1和第2半導體元件之第 1及第2 埋入層之場合。例如’在同一半導體基材形成第1和第2 · 絕緣閘型場效電晶體之場合’第1場效電晶體之汲極和源 極間之電阻値較第2場效電晶體之汲極和源極間之電阻値 小，且第2場效電晶體之汲極和源極間之耐壓較第1場效 電晶體之汲極和源極間之耐壓高’所以有要求形成第1和 第2之場效電晶體之場合。爲了順應此種要求，第1場效 電晶體之埋入層之厚度較第2場效電晶體之埋入層之厚度 爲厚，且第1場效電晶體之埋入層之埋入層的雜質濃度變 高較好。如上所述第1場效電晶體之埋入層之厚度變大且 -5- (2) (2)200302556 雑質濃度變高時，半導體基體內之汲極範圍之厚度變小， 且場效電晶體之ON狀態之汲極和源極間之電阻値降低， 且汲極和源極間之電阻値耐壓變小。 【發明內容】 做爲使第1和第2埋入層之厚度値和雜質濃度値不同 之方法’使用不同擴散速度之雜質形成第1和第2埋入層 之方法’或改變擴散雜質之時間長度形成第1和第2埋入 Φ 層之方法等被考慮著。但是，即使採取上述任一方法，爲 了第1和第2埋入層之特別製造步驟變得必要，導致半導 體裝置之製造價格上升。 因此，本發明之目的係提供在同一製造步驟可形成具 有不同厚度和雜質濃度之第1和第2埋入層之方法。 其次’爲了解決上述課題，參照顯示實施形態之圖式 之符號說明爲了達成上述目的之本發明。再者，在本申請 各申請專利範圍和以下之本發明之說明使用之參照符號係 # 爲了有助於本發明之理解而不是用來限定本發明。 依照本發明之半導體裝置之製造方法係準備具備具有 爲了形成爲了第1半導體元件（1或la)之第1埋入層（ 8或8a)之第1選擇部分（49)和爲了形成爲了第2半導 體元件（2或2a )之第1埋入層（9或9a )之第2選擇部 分（50)之第1導電型之第1半導體範圍（6)之半導體 基板（4 1 )之步驟， 形成配置在前述第1半導體範圍（6)之表面，且具 -6 - (3) ' (3) '200302556 有對應前述第1選擇部分（49 )之一部份之第1開口（ 47 ~ 或47a或4 7c)和對應前述第2選擇部分（50)之一部份 之第2開口（ 4 8或4 8 a )，且從平面看，爲了前述第1開 口（ 47 )之面積（Sa )對前述第1選擇部分（49 )之面積 (si )之比率（Sa/ S1 )大於前述第2開口 （ 48 )之面積 (Sb)對前述第2選擇部分（50)之面積（S2)之比率（ Sb/S2)形成前述第1和第2開口之光罩（46或46a或 4 6 b )之步驟， _ 經由前述光罩之前述第1和第2開口（ 47或47a或 47c，48或48a)在前述第1半導體範圍（6)導入與前述 第1導電型相反之第2導電型之雜質，藉此，形成作爲個 別的前述第1和第2埋入層（8或8a，9或9a )的一部份 之第2和第3半導體範圍（5 1或5 1 a，5 2 )之步驟， 在前述半導體基板（41)之表面上使具有較第2和第 3之半導體範圍低之雜質濃度之第2導電型之晶體取向層 (:7 )生長，藉此，基於前述第2和第3半導體範圍（51 · 或5 U，52 )之中之雜質之熱擴散，形成前述第1埋入層 (8或8a)和具有較前述1埋入層（8或8a)薄厚度之第 2埋入層（9或9 a )之步驟。 再者，藉由不同擴散係數之第1和第2雜質之兩方可 形成個別之第1和第2埋入層（8、9 )。 又，可將前述第1和第2半導體元件作爲第1和第2 絕緣閘型場效電晶體。 又，可將前述第1和第2半導體元件作爲第1和第2 -7- (4) (4)200302556 雙極型電晶體。 又，第2導電型之雜質最好是磷。 又，前述第1雜質最好係銻，前述第2雜質最好係磷 〇 又，個別之前述光罩之前述第1和第2開口最好由從 平面看互相列置之複數帶狀開口（ 47、48 )形成。 又，可將個別前述光罩之前述第1和第2開口做成從 平面看以排成複數行和複數列而分散配置之複數開口（ 47a、 48a) 0 又，可做成從平面看前述光罩之前述第1開口爲了使 前述第2半導體範圍至少一部份曝露出之1個開口，可做 成從平面看前述第2開口爲了使前述第3半導體範圍之複 數部位曝露出之複數開口（ 4 8或4 8 a )。 又，更且，可設置具有第3埋入層（10)之第3半導 體元件（3 )。 再者，在本發明，第1和第2埋入層（8、9 )和第1 半導體範圍（6 )之邊界係爲了形成第1和第2埋入層（8 、9 )之第2導電型之雜質濃度與第1半導體範圍（6 )之 原來雜質濃度成爲相同之位置，又，第1和第2埋入層與 晶體取向生長層（7 )之邊界係爲形成第1和第2埋入層 (8、9 )之第2導電型之雜質濃度與晶體取向層（7 )之 原來之雜質濃度形成相同之位置。 若由本發明，第1和第2開口（ 47或47a或47c，48 或4 8a )之面積（Sa、Sb )對作爲爲了形成第1和第2埋 -8- (5) (5)200302556 入層（8或8a，9或9a)之預定範圍之第1和第2 分（49、50)之面積（SI、S2)之比率（Sa / SI ' Sb / S2 )之相互間有差異。因而，藉由相同雜質擴散步驟和相同 晶體取向層（7 )之生長步驟，於第1和第2埋入餍（8 或8 a，9或9 a )之厚度和雜質濃度可持有差異。此結果’ 不隨著製造步驟之增加可得不同特性之第1和第2半導體 元件，可達到半導體裝置之製造價格的降低。 【實施方式】 [發明之實施例] 首先，參照第1圖至第10圖說明本發明之第1實施 形態。依照顯示在第1圖之本發明所製造之複合半導體裝 置包含作爲第1和第2半導體元件之第1和第2絕緣閘型 場效電晶體（以下單以FET稱之）1、2以及座位第3半 導體元件之雙極電晶體（以下單以電晶體稱之）3。第1 和第2 FET 1、2和電晶體3由共同之矽半導體機體體4 · 形成。 矽半導體積體4具備： 具備P +型半導體範圍5和p型半導體範圍6之半導 體基板（substrate ) 41、 在P型半導體範圍6之上以晶體取向生長法所形成之 N型半導體晶體取向層7、 爲了第1 FET 1之第1埋入層8、 爲了第2 FET 2之第2埋入層9、 -9- (6) (6)200302556 爲了電晶體3之第3埋入層1 〇、 爲了第1 FET 1之汲極範圍1 1、P型本體範圍12、源 極範圍13以及汲極引出範圍14、 爲了第2 FET 2之汲極範圍15、P型本體範圍1 6、源 極範圍1 7以及汲極引出範圍1 8、 爲了電日日體3之集極車b圍1 9、基極$E圍2 0、射極範 圍2 1以及集極引出範圍2 2、以及 元件間分離範圍23。 再者’ P型半導體範圍6對應本發明各申請專利範圍 之第1導電型之第1半導體範圍。 第1 FET 1之第1埋入層8由N+型半導體所形成之 第1部分24和較此第1埋入層範圍24雜質濃度相對低之 N +型半導體所形成之第2部分25所形成。在第1埋入層 8之第1部分24包含第1 N型雜質之銻和作爲第2 N型雜 質之磷之兩方。在第2部分25包含作爲第2 N型雜質之 磷。此第2邰分2 5配置在第1部分2 4之上側與下側之兩 方。因此’第2部分25之第1部分24之上側係作爲第2 N型雜質之磷擴散於晶體取向層7之部分，第2部分2 5 之第1部分24之下側係作爲第2 N型雜質之磷擴散於p 型半導體範圍6之部分。第1埋入層8之第2部分25之 雑質濃度具有第1邰分2 4之雜質濃度和n型汲極範圍1 1 之雜質濃度之間之値。因此，藉由設置第2部分2 5可降 低汲極電流之導路之電阻値。 爲了第2 FET 2之第2埋入層9由N +型半導體所形 -10- 200302556 (η 成之第3部分2 7和較此第3埋入層範圍2 7雜質濃度相對 低之Ν +型半導體所形成之第4部分2 8所形成。在第2埋 入層9之第3部分27與第1埋入層8之第1部分24同樣 包含鍊和磷兩方。在第4部分28與第2部分25同樣包含 作爲第2 Ν型雜質之磷。此第4部分2 8配置在第3部分 2 7之上側與下側之兩方。因此，第4部分2 8之第3部分 2 7之上側係作爲第2 Ν型雜質之磷擴散於晶體取向層7 之部分，第4部分28之第3部分27之下側係作爲第2 Ν 型雜質之磷擴散於Ρ型半導體範圍6之部分。第4部分 28之雜質濃度具有第3部分27之雜質濃度和Ν型汲極範 圍15之雜質濃度之間之値。因此，第4部分28具有降低 第2 FET 2之汲極電流導路之電阻値之功能。第2埋入層 9之厚度較第1埋入層8之厚度小。 爲了電晶體3之第3埋入層10由銻之擴散層所形成 〇 由第1以及第2埋入層8、9之磷擴散範圍形成之第 2以及第4部分25、28和Ρ型半導體範圍6之邊界係半導 體範圍6之原來Ρ型雜質之濃度與爲了形成第2以及第4 部分2 5、2 8之磷之濃度成爲同樣之位置。第2以及第4 部分2 5、2 8和Ν型晶體取項生長層7之邊界係ν型晶體 取向生長層7之原來Ν型雜質之濃度與爲了形成第2以及 第4部分25、28之磷之濃度成爲相同之位置。第3埋入 層1 0和Ρ型半導體車Ε圍6之邊界係此等雜質濃度成爲相 同之位置。第3埋入層10和Ν型晶體取向層7之邊界係 -11 - (8) (8)200302556 此等雑質濃度形成相同之位置。 第1以及第2 FET 1、2和電晶體3個別形成於N型 晶體取向生長層7之中。 由第1以及第2 FET 1、2之N型半導體形成之汲極 範圍1 1 ' 1 5，以及由電晶體3之N型半導體形成之集極 範圍1 9個別從N型半導體之晶體取向層7形成。 第1 FET 1之汲極範圍1 1由N型半導體形成，鄰接 於第1埋入層8之第2部分25。再者，由第1和第2部分 24、25形成之第1埋入層8稱呼爲第1 FET 1之汲極範圍 ’又汲極範圍1 1可稱爲汲極偏移（dnft )範圍。第1 FET 1之複述P型主體範圍12係爲了形成第1 FET 1之通道液 極電流通路之半導體範圍，在N型汲極範圍形成島狀。因 而，P型主體範圍範圍12可稱爲通道範圍或島狀範圍或 基極範圍。第1 FET 1之複數源極範圍π由N型半導體 形成，在P型主體範圍之中形成島狀。第} FET 1之 汲極引出範圍1 4由N +型半導體形成，連接於第1埋入層 8之第1部分24，其一部份曝露出於半導體基體4之一方 之主面。此汲極引出範圍14可稱爲塞柱（plug )範圍。 桌1 F E T 1具有汲極電極3 1、源極電極3 2和閘極電 極3 3。汲極電極3 1被連接於極極引出範圍1 4，源極電極 32被連接源極範圍13且易被連接於與p型主體範圍12 之通道部分相反側之部分。閘極電極3 3經由絕緣膜3 〇以 面對亦即電流通路部分之P型主體範圍1 2之通道部分而 配置。 -12- 200302556 Ο) 第2 FET 2之汲極範_ 15由n型半導體形成，鄰接 — 於第2埋入層9之第4部分28。由第3和第4部分27、 28形成之第2埋入層9稱爲第2 FEt 2之汲極範圍，又汲 極範圍15可稱爲汲極偏移範圍。第2 FET 2之複數p型 主體範圍1 6在N型汲極範_ 1 5之中形成島狀。此P型主 體範圍16與P型主體範圍12同樣可稱爲通道範圍或島狀 範圍或基極範圍。第2 FET 2之複數源極範圍17由N型 半導體形成，在P型主體範圍16之中形成島狀。第2 · FET 2之汲極引出範圍18由N +型半導體形成，連接於第 2埋入層9之第3部分27，其一部份曝露出於半導體基體 4之一方之主面。 第2 FET 2具有汲極電極34、源極電極35和閘極電 極36。汲極電極34連接於汲極引出範圍18，源極電極35 連接於源極範圍1 7且連接於與P型主體範圍1 6之通道部 分相反側之部分，閘極電極36經由絕緣膜30面對亦即電 流通路部分之P型主體範圍1 6之通道部分配置。 · 電晶體3之集極範圍19係由N型半導體形成，鄰接 於第3埋入層10。電晶體3之基極範圍20係由P型半導 體形成，於集極範圍19之中形成島狀。電晶體3之涉及 範圍2 1由N型半導體形成，於基極範圍20之中形成島狀 。電晶體3之集極引出範圍22由N +型半導體形成，連接 於第3埋入層1 〇，其一部份曝露出於半導體基體4之一 方之主面。 電晶體3具有集極電極3 7、射極電極3 8和基極電極 -13- (10) 200302556 39。集極電極37連接於集極引出範圍22，射極電术 &：於射極$E圍2 1，基極電極3 9連接於基極範圍2 0 分離範圍23由P型半導體形成，從平面看， $導體基體4之表面從垂直方向看配置成包圍第i FET 1、2和電晶體3，並且在第1圖之截面形成成 4之一方之主面至P型半導體範圍6。 其次’參照第1圖〜第1 〇圖說明第丨圖之複 體裝置之製造方法。 首先如第3圖所示準備p型係半導體基板 半導體基板41具有顯示在第1圖之p+型半導體範 P型半導體範圍6。p型半導體範圍6係以晶體取 髮型成於P+型半導體範圍5之上，作爲P型雜質 lx 10]5cm — 3之濃度，且具有約4〇// m之厚度。此 導體範圍6如第5和6圖所示包含預定形成爲了第 2和第3元件之第1 '第2和第3埋入層8、9、1 Oa 、第2和第3選擇部分49 ' 50、l〇a、 再者’省略P +型半導體範圍5，可僅以P型 範圍6構成基板4 1。 其次’如第3圖所示p型半導體6之平坦頂面 氧化矽膜42，之後，如第4圖所示在氧化矽膜42 1、第2和第3錄導入用開口 43a、43b、43c得到 擇性擴散雜質之第1光罩44。第1光罩44之第1 用開口 4 3 a設置在第4圖之第1和第2鏈線4 5 a、 之內側。第1和第2鏈線45a、45b間對應於如第 i 38連 〇 亦即對 和第2 從基體 合半導 4 1 〇此 圍5和 向生長 含有約 P型半 1、第 之第1 半導體 上形成 設置第 爲了選 銻導入 4 5 b間 6圖所 (11) (11)200302556 示之爲了第1埋入層8之第1選擇部分49。第1光罩44 之第2銻導入用開口 43b設置在第4圖之第3和第4鏈線 4 5 c、4 5 d間之內側。第3和第4鏈線4 5 c、4 5 d間對應爲 了第2埋入層9之第2選擇部分50。第1光罩4之第3銻 導入用開口 43c設置在第4圖之弟5和第6鏈線45e、45f 間之內側。第5和第6鏈線4 5 e、4 5 f間對應爲了第3埋 入層10之第3選擇部分1 〇,。如上述之說明，第丨、第2 和第3選擇部分49、50、10a5表示爲了形成p型半導體範 圍6之第1、第2和第3埋入層8、9、10之預定範圍。 其次，通過第1光罩44之第1、第2和第3銻導入 用開口 43a、43b、43c在P型半導體範圍6內選擇性地同 時導入且馬上擴散作爲第1 N型雜質之銻，在爲了第1、 第2和第3埋入層8、9、10之第1、第2和第3選擇部分 49、50、1(^形成第1、第2和第3銻導入範圍24a、27a 、10a。第1和第2銻導入範圍24a、27a爲了形成爲了第 1和第2 FET 1、2之第1和第2埋入層8、9而被使用。 又，第3銻導入範圍1 0a係爲了形成爲了電晶體3之第3 埋入層1 0而被使用。各鍊導入範圍2 4 a、2 7 a和1 0 a係以 擴散溫度123 0°C和擴散時間約180分之條件熱擴散銻，具 有約2x l〇]scm-3之表面雜質濃度，具有約nl之擴散深 度。再者，在本發明，亦稱P型半導體範圍6爲第1半導 體範圍，第1和第2銻導入範圍24a和27a爲第2和第3 半導體範圍。 其次’去除第4圖之第1光罩44，之後，形成從具 -15- (12) (12)200302556 有阻止雜質植入之機能之氧化矽膜形成之第2光罩。 如第5圖所示，此第2光罩46形成於形成第1、第2和 第3銻導入範圍24a、27a和l〇a之P型半導體範圍6之 表面上。再者，不除去第4圖之第1光罩44，藉由在此 第1光罩44上重疊形成氧化矽膜可得第2光罩46。 第5圖之第2光罩46具有爲了選擇性地導入作爲第 2雜質之磷之第1和第2磷導入用開口 47和4 8。從平面 看，亦即對半導體基板41之表面從垂直方向看，第：和 第2之磷導入用開口 47和48各自配置在爲了在第6圖以 鏈線表示之第1和第2埋入層8和9之第1和第2選擇部 分49和50之內側。爲了第1和第2選擇部分49和50之 相互間和第3埋入層10之第3選擇部分1 〇a覆蓋在第2 光罩46。 第1磷導入用開口 47由各自具有W1寬之6個帶狀 開口之集合體形成，以使第1選擇部分49之一部份曝露 出而形成。亦即，第1磷導入用開口 47配置成使第1銻 導入範圍24a之表面之一部份曝露出。在6個帶狀之第1 磷導入用開口 4 7之相互間配置光罩4 6之寬W 2之細條部 分。第2磷導入用開口 48由各自具有寬W3之6個帶狀 開□之集合體形成，形成爲使第2選擇部分50之一部份 曝露出。亦即，第2磷導入用開口 4 8配置成使第2銻導 入範圍27a曝露出。6個帶狀之第2磷導入用開口 48之相 互間配置光罩4 6之寬W 4之細條部分。互相並置之6個 第2磷導入用開口 4 8之相互間之寬W 2之一半値和6個 -16- (13) - (13) -200302556 第2磷導入用開口 48之互相間之寬W4之一半値預期較 — 由此等之開口 47和48所導入之磷之橫方向之擴散距離顯 得十分小。第1磷導入用開口 47之寬W1較第2磷導入 用開口 48之寬W3大。第1和第2導入用開口 47和48之 長L1係同一値。從平面看，現在將第1和第2選擇部分 49和50之面積設爲S1和S2，6個第1磷導入用開口 47 之合計面積爲Sa，6個第2磷導入用開口 48之合計面積 爲Sb時，第丨磷導入用開口 47之合計面積Sa對第1選 修 擇部分49之面積S1之比率Sa/ S1較第2磷導入用開口 48之合計面積Sb對第2選擇部分50之面積S2之比率Sb / S2大。在第6圖第1和第2磷導入用開口 47和48雖係 各自6個，但可增減此等之數目。再者，第丨和第2磷導 入用開口 47和48預期平均分佈於第1和第2選擇部分49 和50之中。又，磷之擴散速度快，所以從平面看第1和 第2磷導入用開口 47和48之最外周緣預期位在第1光罩 44之第1和第2銻導入用開口 4：3a和4讪之內側。 φ 其次’在通過第2光罩46之開口 47和48具有第1 和桌2銻導入範圍24a和27a之半導體基板41導入第2 N 型雜質之磷，形成如第5圖所示之磷導入範圍51和52。 在形成第1和第2磷導入範圍5 1和5 2時，以例如擴散溫 度約1 1 5 0 °C和擴散時間約1 5 0分之條件使磷擴散。第i和 桌2磷導入範圍5 1和5 2之表面之雑質濃度個別約3 X 1 0 17 c m 第1和第2磷導入範圍5 1和5 2之擴散深度約 8 // m。作爲第2雑質之磷之擴散係數亦即擴散速度遠較作 -17- (14) (14)200302556 爲第1雜質之銻之擴散係數爲大。因而，磷較第1和第2 銻導入範圍24a、27a擴散更深。在第5圖於第1和第2 銻導入範圍24a和27a與第1和第2磷導入範圍51、52 重疊之部分包含銻和磷兩方。 因爲第1選擇部分49之複數第1磷導入用開口 47之 相互間之寬W 2比較狹窄，所以藉由經熱處理之磷之擴散 在複述第1磷導入用開口 47之相互間之光罩46之下方產 生磷導入範圍5 1。 _ 第2選擇部分50之複述第2磷導入用開口 48之相互 間之寬W4較第1選擇部分49之複數第1磷導入開口 47 之相互間之寬W2更寬。但是，以第5圖之例，在複數第 2磷導入用開口 48之相互間之光罩46之下方亦產生第2 磷導入範圍5 2。再者，複數第1和第2磷導入用開口 47 、48之各自相互間之距離W2、W4預期定在形成N型半 導體晶體取向層7之前之熱處理之磷之擴散距離之2倍以 下。藉此，可得如第8圖所示之良好連續性之第1和第2 · 埋入層8、9之第2和第4部分25、28。 第1和第2磷導入範圍51、52之磷之雜質濃度在基 板41之表面亦即第1和第2銻導入範圍24a、27a之表面 最高，隨著往基板41之下面方向慢慢降低。每第1選擇 部分49之單位面積之磷之量較每第2選擇部分50之單位 面積之磷之量多。亦即，如上述第1磷導入用開口 47之 合計面積對第1選擇部分4 9之面積S 1之比例S a / S 1較 第2磷導入用開口 48之合計面積sb對第2選擇部分5 0 -18- (15) (15)200302556 之面積S2之比率Sb/ S2爲大。因而，若假設第1和第2 選擇部分49、50之面積SI、S2係相同，第1選擇部分49 之磷之量較第2選擇部分5 0之磷之量爲多。所謂往第1 選擇部分49之磷之導入量較對第2選擇部分50之磷之導 入量爲多係指第1選擇部分4 9之表面之磷之平均雜質濃 度較第2選擇部分50之表面之磷之平均雜質濃度爲高。 其次，如第7圖所示，在形成第1、第2和第3銻導 入範圍24a、27a、l〇a以及第1、第2磷導入範圍51、52 之N型半導體範圍6之表面亦即半導體基板4 1之上面上 ，形成由具有開口 5 3之氧化矽膜形成之第3光罩5 4。亦 即，不除去第5圖之第2光罩46，之後，形成第3光罩 54 °再者’不除去第5圖之第2光罩46，藉由重疊於此 第2光罩46形成氧化矽膜可得第3光罩54。又，在以光 覃以外之手段形成P+型半導體範圍23a或元件間分離範 圍23之場合不需要設置第3光罩54。 第3光罩5 4之開口 5 3以對應第1圖之p型分離範圍 23形成。其次，從第3光罩54之開口 53擴散P型雜質之 硼於P型半導體範圍6形成P +型半導體範圍2 3 a。此p + 型半導體範圍2 3 a以例如擴散溫度約丨丨5 〇它和擴散時間約 1 5 〇分之條件被形成。此p +型半導體範圍2 3 a之表面之雜 質濃度係例如3x 10]scm_ 3，此擴散深度係例如約3 μ m。 其次’去除第7圖之第3光罩54，使半導體基板41 之表面曝露出。之後，在伴隨著第1、第2和第3銻導入 範圍24a、27a、l〇a和第1以及第2磷導入範圍51、52之 (16) · (16) ·200302556 P型半導體範圍6之上面亦即半導體基板41之表面上， · 藉由習知之氣體晶體取向生長法使顯示在第8圖之由N型 半導體形成之晶體取向層。在形成N型晶體取向層7之實 在約1 1 80°C加熱半導體基板4 1。此結果，包含於第7圖 之第1、第2和第3銻導入範圍24a、27a、10a之銻、包 含於第1和第2磷導入範圍51、52之磷以及包含於P+型 半導體範圍23a之硼擴散於基板41之P型半導體範圍6 側，同時亦擴散於N型晶體取向層7側，可得由顯示在第 φ 1圖和第8圖之第1和第2部分24、25形成之第1埋入層 8、由第3和第4部分27、28形成之第2埋入層9、第3 埋入層10和P+型半導體範圍23b。第1、第2和第3埋 入層8、9、1〇之厚度丁1、丁2、丁3藉由爲了第1和第2 FET 1、2和電晶體3之形成之熱處理變化。但是，爲了 省略說明，在第1圖、第8圖、第9圖和第10圖幾乎同 一地顯示第1、第2以及第3埋入層8、9、10和第1、第 2、第3和第4部分24、25、27、28。 鲁 顯示在第1圖以及第8圖之第1以及第3部分24、27 係包含銻和磷兩方之範圍，第2和第4部分25、28係包 含磷之範圍，第3埋入層1 〇係包含銻之範圍，P+型半導 體範圍2 3 b係包含硼之範圍。因爲如上面所述磷較銻擴散 速度快，所以由磷擴散範圍範圍形成之第2和第4部分 25、28形成於第1以及第3部分24、27之上方以及下方 之兩方。第1以及第2埋入層8、9之厚度T1、T2按照基 板41之表面之磷之平均雜質濃度變化。第7圖之第1磷 -20- (17) (17)200302556 導入範圍51之磷之平均雜質濃度角第2磷導入範圍5 2之 磷之平均雜質濃度大。基於晶體取向層7之形成步驟和其 後之第1和第2 FET 1、2和電晶體3之形成步驟之熱處 理磷被擴散之範圍，亦即第1和第3埋入層8、9之第1 以及第2厚度τΐ、T2成爲ΤΙ > T2之關係。因爲第3埋入 層1 〇係不包含磷之銻擴散層，所以此厚度T3較第1以及 第2厚度ΤΙ、T2薄。又，從N型晶體取向層7之表面至 第1以及第2埋入層8、9之第4以及第5厚度T4、T5成 爲Τ4 < Τ5之關係。又，從ν型晶體取項層7之表面至第 3埋入層10之第6厚度Τ6較第4以及第5厚度Τ4、Τ5 大。 從第8圖之第1部分24和第2部分25形成之第1埋 入層8之功能係作爲第1圖之第丨FET 1之汲極電流之通 路。又，由第3部分27和第4部分28形成之第2埋入層 9之功能係作爲第2 FET 2之汲極電流之通路。 在第7圖複數之第1以及第2磷導入範圍51、52之 前端係非平坦。但是，如第1圖、第8圖、第9圖和第 1〇圖所世界由晶體取向生長步驟和其後之步驟之熱處理 之磷之擴散可得具有幾乎均一厚度之第2以及第4部分 25 、 28 ° 再者，在使N型晶體取向層7生長時，除了爲了 ν 型晶體取向層7之原來的N型雜質外，從基板41側蒸發 之銻、磷以及硼多少包含在N型晶體取向層7。 其次，如第9圖所不在N型晶體取向層7之表面形成 -21 - (18) (18)200302556 由具有開口 5 5之氧化矽膜形成之第4光罩5 6。再者，開 口 55设在爲了得到第1圖之分離範圍23之位置。接著， 通過此光罩5 6之開口 5 5選擇性地擴散P型雜質之硼於n 型晶體取向層7內，如第9圖所示，形成P型半導體範圍 23c。此範圍23c與下面之範圍23b連接成爲分離範圍23 之一部份。 其次，如第10圖所示，具有開口 57、58、59之第5 光罩60形成於N型晶體取向層7之上面。接著，通過此 光罩60之開口 57、58、59選擇性地擴散N型雜質磷於N 型晶體取向層7，同時形成由連接於第1以及第2 FET 1 、2之第1以及第2埋入層8、9之第1以及第3部分24 、27之N +型半導體範圍形成之第丨以及第2汲極取出範 圍1 4、1 8和由連接於電晶體3之埋入層1 0之N型半導體 範圍形成之集極取出範圍2 2。 其次’藉由習知之擴散法等同時形成顯示於第1圖之 第1以及第2 FET 1、2之P型主體範圍12、16以及N型 源極範圍1 3、17、電晶體3之P型基極範圍20以及N型 射極範圍21。更且，藉由形成顯示於第丨圖之絕緣膜3〇 、汲極電極31、34、源極電極32、35、閘極電極33、36 、集極電極3 7、射極電極3 8和基極電極3 9，使第1圖之 積體化半導體裝置完成。 在此實施形態，從第1以及第2 FET 1、2之P型井 (w e 11 )範圍形成之主體範圍1 2、1 6和電晶體3之基極 範圍20藉由使用同一之選擇擴散用光罩之硼擴散同時被 -22- (19) (19)200302556 形成，從此等之N型晶體取向層7之表面之深度係相同。 另一方面，從N型晶體取向層7之表面至第1、第2和第 3之埋入層8、9、10之距離T4、T5、T6互爲不同。此結 果，第1 FET 1之P型主體範圍12和第1埋入層8之間 之第1汲極範圍1 1之厚度較第2 FET 2之P型主體範圍 1 6和第2埋入層9之間之第2汲極範圍1 5之厚度以及電 晶體3之基極範圍20和埋入層1 0之間之集極範圍1 9之 厚度小。又，第1埋入層8之平均雜質濃度較第2埋入層 9之平均雜質濃度高。此結果，第1 FET 1 5 ON狀態之汲 極電流之通路之電阻値較第2 FET 2之汲極電流之通路之 電阻値小。因而，第1 FET 1之電力損失較第2 FET 2之 電力損失小。另一方面，因爲第2 FET 2之汲極範圍15 之厚度較第1汲極範圍1 1之厚度大且第2埋入層9之平 均雜質濃度較第1埋入層8之平均雜質濃度低，所以第2 FET 2之汲極和源極間之耐壓較第1 FET 1之汲極和源極 間之耐壓大。又，因爲雙極電晶體3之集極範圍19之厚 度較第1以及第2 FET 1、2之汲極範圍11、15之厚度大 ，所以電晶體3之基極和集極間以及集極和射極間之耐壓 比較高。 再者，在此實施形態於第10圖之狀態第1以及第2 汲極引出範圍14、18連接於第1以及第3埋入範圍24、 27，集極引出範圍22連接於第3埋入層10。但是，在第 1 0圖之狀態不完全連接各引出範圍14、1 8、2 2於第1以 及第2埋入層8、9之第1以及第3部分24、27以及第3 -23- (20) (20)200302556 埋入層10，藉由顯示在第1圖之P型主體範圍12、16、 源極範圍1 3、1 7、基極範圍2 0、射極範圍2 1之形成中之 加熱之擴散可使此等之完全的連接達成。又，第1以及第 2汲極引出範圍1 4、1 8在第1圖之完成狀態係僅連接第2 以及第4部分25、28之狀態亦可。 本實施形態有以下之優點。 (1) 以同一製造步驟可容易形成不同厚度和平均雜質 濃度之第1和第2埋入層8 ' 9。亦即，如第5圖和第6 圖所示僅將爲了相同光罩46之第1和第2選擇部分49、 50之第1和第2磷導入用開口 47、48之圖案做成互爲不 同之圖案，可對第1和第2埋入層8、9之厚度和平均雜 質濃度持有差異。更詳細地，藉由將第1磷導入用開口之 合計面積Sa對第1選擇部分49之面積S1之比率Sa/ S1 做成比第2磷導入用開口 48之合計面積Sb對第2選擇部 分50之面積S2之比率Sb/ S2爲大，第1選擇部分49之 磷平均雜質濃度較第2選擇部分50之磷之平均雜質濃度 變高。此結果，第1埋入層8之厚度和平均雜質濃度較第 2埋入層9之此等變高。藉此，可同時且容易形成ON狀 態之汲極和源極間電阻値較第2 FET 2小之第1 FET 1和 汲極和源極間之耐壓較第1 FET 1高之第2 FET 2。 (2) 可容易形成不同厚度和平均雜質濃度之第1、第 2和第3埋入層8、9、10。亦即，第1和第2 FET 1、2之 第1和第2埋入層8、9以銻和具有較此爲大之擴散速度 之磷形成，以銻形成電晶體3之第3埋入層10。因而， -24- (21) (21)200302556 藉由同一之晶體取向生長步驟和其後之步驟之熱處理，可 · 得不同厚度和平均雑質濃度之第1、第2和第3埋入層8 、9、10。再者，將電晶體3之第3埋入層丨〇之厚度做得 小時’集極範圍1 9之厚度變大，集極和基極間以及集極 和射極間之耐壓變高。 (3) 不只在磷導入範圍形成第1和第2埋入層8、9， 在銻導入範圍和磷導入範圍之兩方形成。此結果，可把磷 之雜質濃度壓制得比較低。在晶體取向生長步驟時可防止 φ 磷進入雙極電晶體3側之晶體取向層。亦即，若只以磷形 成第1和第2 FET 1、2之第1和第2埋入層8、9，只以 銻形成電晶體3之埋入層1 〇，在第1和第2埋入層8、9 要求盡量不含銻而提高磷雜質濃度。爲了配合此要求，若 是提高基板4 1之磷導入範圍之雜質濃度時，在晶體取向 生長步驟時磷蒸發在爲了電晶體3之晶體取向層磷混入， 不能得到預期特性之電晶體3。對此，因爲在本實施形態 與磷一齊使用擴散速度比磷慢且比磷難蒸發之銻於第1和 鲁 第2埋入層8、9，不需要提高磷之濃度至必要濃度以上 ，可防止由磷蒸發之電晶體3之特性劣化。 (4) 第1和第2埋入層8、9以銻和磷之組合而形成 。因而，第1和第2埋入層8、9之厚度和雜質濃度之調 整變得容易，第1和第2 FET 1、2之耐壓和電阻之調整 變得容易。 (5) 因爲包含在第1和第2埋入層8、9以高雜質濃 度包含銻之第1和第3埋入層範圍24、27，可壓制P型 -25- (22) (22)200302556 半導體範圍6和第1以及第2埋入層8、9之間產生之寄 生成分即不必要成分之動作。 【第2實施形態】 其次’參照第1 1圖說明第2實施形態之半_體裝置 。但是，在第1丨圖與第1圖實質相同之部分賦予相同之 符號其說明則省略。 第11圖之半導體裝置係變形第丨圖之半導體裝置之 第1和第2 FET 1、2爲第1和第2雙極電晶體la、2a， 其匕則是與第1圖同一形成。亦即，第11圖之半導體裝 置係將第1圖之半導體裝置之汲極範圍1 1、1 5、主體範 SI 1 2、1 6、源極範圍1 3、17、汲極引出範圍14、1 8、汲 極電極3 1、3 4、源極電極3 2、3 5、閘極電極3 3、3 6，代 之以設置集極範圍1 1 a、1 5 a、基極範圍1 2 a、1 6 a、射極範 圍13a、17a、集極引出範圍14a、18a、集極電極 31a、 34a、射極電極32a、35a和基極電極33a、36a，其它則是 與第1圖相同形成。 因爲第11圖之第1、第2以及第3埋入層8、9、10 係與第1實施形態以相同方法而形成，藉由第2實施形態 亦可得與第1實施形態相同之效果。亦即，可容易形成不 同特性之第1、第2以及第3雙極電晶體1 a、2a、3。 【第3實施形態】 第1 2圖係顯示變形第6圖之第2光罩之第2光罩6a -26- (23) - (23) -200302556 。第12圖之第2光罩46a之複數第1和第2磷導入用開 ^ 口 4 7 a、4 8 a各自係平面形狀四角形，以形成行和列配置 成矩陣狀。第1和2磷導入用開口 47a、48a之合計面積 Sa、Sb具有Sa>Sb之關係，具有不同値。因而，藉由第 12圖之光罩46a亦與第1實施形態同樣可使在對第1、第 2和第3埋入層預定形成範圍49、50、10a’之磷之導入量 持有差異。因此，第3實施形態和第1實施形態具有相同 效果。 # 【第4實施形態】 第13圖之第4實施形態設置變形第5圖和第6圖之 第2光罩46之2光罩46b，其它元件則與第1實施形態相 同。第13圖之第2光罩46b，除了設置變形第5圖之第2 光罩46之第1磷導入用開口 47之第1磷導入用開口 47c 外’其它則與弟5圖同樣被形成。第13圖之第1憐導入 用開口 47c從較第4圖之第1銻導入用開口 43a稍小之1 鲁 個開口形成。將第1磷導入用開口 4 7 c做成1個，第1和 第2磷導入用開口 47c、48之面積Sa、Sb亦具有Sa>Sb 之關係。因而，藉由第4實施形態亦可得與第1實施形態 相同之效果。 【第5實施形態】 其次，參照第14圖〜第17圖說明第5實施形態之半 導體裝置之製造方法。但是，在第14圖〜第17圖，於與 - 27- (24) (24)200302556 第1圖〜第1 0圖實質相同之部分賦予相同符號其說明則 省略。 顯示在第1 4圖之第5實施狀態之半導體裝置省略包 含顯示於第1圖之第1實施形態之半導體裝置之銻和磷兩 方之第1和第2埋入層8、9之第1和第3部分2、27，其 它元件則與第1圖同樣形成。因而，第14圖之第1和第 2埋入層8a、9a僅從與第1圖之第2和第4部分25、28 同樣作爲雜質只包含磷之第1和第2 N+型範圍25〜28’形 成。 在製造第14圖之半導體裝置時，首先，使用由顯示 在第15圖之P +型半導體範圍5和P型半導體範圍6形成 之半導體基板4 1 a。此半導體基板4 1 a不具有顯示在第4 圖之第1和第2銻導入範圍24a、27a。 其次，如第15圖所示在P型半導體範圍6之表面上 形成光罩46。第15圖之第1光罩46具有與顯示在第5圖 和第6圖之第2光罩46相同之圖案。亦即，第1磷導入 用開口 47之寬W1較第2磷導入用開口 48之寬W3大。 第1和第2磷導入用開口 47、48之長度L1係相同値。從 平面看爲了第1和第2埋入層8a、9a之第1和第2選擇 部分49、50之面積設爲SI、S2，6個第1磷導入用開口 47之合計面積爲Sa，6個第2磷導入用開口 48之合計面 積爲Sb時，第1磷導入用開口 47之合計面積Sa對第1 選擇部分49之面積S1之比率Sa/ S1比第2磷導入用開 口 48之合計面積Sb對第2選擇部分50之面積S2之比率 -28- (25) · (25) ·200302556
Sb/ S2 大。 _ 其次，經由第15圖之第1光罩46之第1和第2磷導 入用開口 47、48與第5圖之步驟同樣擴散作爲N型雜質 之磷於P型半導體範圍6與第5圖同樣形成第1和第2磷 導入範圍5 1、52。磷之雜質濃度在P型半導體範圍6之 表面最高，愈往P型半導體6之下面方向慢慢降低。第1 選擇部分49之每單位面積之磷之量較第2選擇部分50之 每單位面積之磷之量多。 φ 其次，如第1 6圖所示在形成第1和第2磷導入範圍 5 1、5 2之N型半導體範圍6之表面即基板41 a之表面上 形成從具有開口 53之氧化矽膜形成之第2光罩54。亦即 ，去除第15圖之第1光罩46，之後，形成顯示在第16圖 之第2光罩54。再者，不去除第15圖之第1光罩46，藉 由重疊於此第1光罩46形成氧化矽膜可得第2光罩54。 又，在以光罩以外之手段形成P+型半導體範圍23a或元 件間分離範圍23之場合沒有必要設置第2光罩54。第1 6 # 圖之第2光罩54具有與第7圖之第3光罩54相同之圖案 。第2光罩54之開口以對應第14圖之P型分離範圍23 而形成。其次，從第2光罩之開口 5 3擴散P型雜質之硼 至P型半導體範圍23a與第7圖同樣形成P+型半導體範 圍 2 3 a。 其次，去除第16圖之第2光罩54，使基板41a之表 面曝露出，之後，如第17圖所示在伴隨著第1和第2銻 導入範圍1 0a和第1以及第2之銻導入範圍半導體範圍6 -29- (26) (26)200302556 之上面即基板4 1 a之上面，藉由習知之氣體晶體取向生長 法使從N型半導體範圍形成之晶體取向層7生長。在以氣 體晶體取向生長法形成N型晶體取向層7時約於1180 °C 加熱基板4 1 a。此結果，第1 6圖之銻導入範圍1 0a之銻、 第1和第2磷導入範圍51、52之磷以及P+型半導體範圍 23a之硼擴散於基板41a之P型半導體範圍6側，同時亦 擴散至N型晶體取向層7側，可得顯示在第14圖和第17 圖具有互有差異之厚度以及雜質濃度之第1、第2以及第 3埋入層8a、9a、10。再者，第1、第2以及第3埋入層 8a、9a、10之厚度藉由P型主體範圍12、16、源極範圍 1 3 ' 1 7等之形成時之熱處理變大。 第17圖之第1以及第2埋入層8a、9a從第1以及第 2磷擴散範圍25,、28,形成。 第16圖之第1磷導入範圍51之磷之平均雜質濃度較 第2磷導入範圍5 2之磷之平均雜質濃度大。因而，在晶 Μ耳5向生長步驟以及其後之步驟之熱處理時，藉由第1以 及第2之磷導入範圍5丨、52之磷擴散所形成之第丨以及 弟2埋入層8a、9a之第1以及第2厚度ΤΙ、Τ2形成Tl> Τ2之關係。又，從晶體取向層7之表面至第1以及第2 埋入靥8a、8b之第4以及第5厚度Τ4、Τ5形成Τ4 < Τ5 之關係。又，第1埋入層8a之平均雜質濃度較第2埋入 層9a的大。 在第17圖之N型半導體範圍7，以與第9圖以及第 1Q ®相同之步驟形成元件分離範圍23、汲極引出範圍14 -30- (27) ' (27) '200302556 、1 8以及集極引出範圍22，之後，以與第1實施形態相 ' 同方法形成顯示在第14圖之P型主體範圍12、1 6、N型 源極範圍1 3、1 7、P型基極範圍20和N型射極範圍2 1。 第14圖之第5實施形態之半導體裝置除了不具有包 含第1圖之銻和磷兩方之埋入範圍24、27外，因爲係與 第1圖相同，除了銻之效果具有與第1實施形態相同之優 點。 【變形例】 本發明不限定於上述實施形態，例如可爲如下之變形 〇 (1) 在晶體取向層7更可形成接合型場效電晶體等之 其它半導體元件和電阻和電容等之被動元件。 (2) 在弟6圖和弟12圖’第1以及第2之碟導入用 開口 47、47a、48、48a之各自面積不同，但個數相同， 但代之於此，可將第1以及第2磷導入用開口 47、47a、 φ 48、4 8a之各自面積做成相同而改變這些的個數。 (3) 雙極電晶體3可代之以設置場效電晶p。 (4) 加厚形成銻導入範圍24a、27a，在|弟導A 24a、 27a之下側不形成弟5圖之憐導入範圍5丨、52，且在第1 以及第3部分24、26之下側第8圖之第2和第4部分25 、27可不生成。 (5) 在第1和第3部分24、27可_入AS (砷）代替 錬。 -31 - (28) (28)200302556 (6) 第1埋入層8或8a和第2埋入層9或9a之一方 · 或兩方到達P型半導體範圍5而可構成半導體元件。 (7) 可形成絕緣閘極雙極電晶體（IGBT)、半導體開 關元件和二極體等之其它半導體元件以代替第1以及第2 FET 1、2雙極電晶體la、2a。 (8) 與第14圖同樣在只包含磷之半導體範圍可構成 第11圖之第1以及第2 FET 1、2雙極電晶體ia、2a之第 1以及第2埋入層8、9。 φ (9) 可省去第13圖之第1以及第2銻導入範圍24a、 27a。 【圖式之簡單說明】 第1圖係顯示依據本發明之第1實施之形態之半導體 裝置之截面圖； 第2圖係顯示第1圖之第1以及第2 FET之半導體基 體之表面之平面圖； φ 第3圖係顯示在爲了製造第1圖之半導體裝置之半導 體基板形成氧化砂膜之截面圖， 第4圖係顯示使用第3圖之氧化矽膜形成第1光罩， 再導入鍊後之構造之截面圖； 第5圖係顯示形成第2光罩’且導入磷後之構造之截 面圖； 第6圖係第5圖之第2光罩之平面圖。 第7圖係顯示形成第3光罩’且形成爲了分離範圍之 -32- (29) 200302556 P +形半導體範圍之後之構造之截面圖； ‘ 第8圖係顯示N形晶體取向層之後之構造之截面圖； 第9圖係顯示形成第4光罩，且形成分離範圍後之構 造之截面圖； 第1 0圖係顯示第5光罩，且形成引出範圍後之構造 之截面圖； 第1 1圖係顯示第2實施形態之半導體裝置之截面圖 第12圖係顯不第3實施形態之第2光罩之平面圖； 第13圖係顯不第4實施形態之第2光罩之平面圖； 第1 4圖係顯示第5實施形態之半導體裝置之截面圖 第15圖係顯示爲了製造第14圖之半導體裝置在基板 經由光罩導入磷後之構造之截面圖； 第1 6圖係顯示在第丨5圖之基板形成分離範圍後之構 造之截面圖；以及 Φ 第1 7圖係顯示在第1 6圖之基板形成晶體取向層後之 構造之截面圖。 圖號簡單說 1 3
明 第1以及第2 FET 電晶體 半導體基體 P形半導體範圍 -33- 6 (30) (30)200302556 7 晶體取向層 8、9、10 第1、第2以及第3埋入層 24、25、27、28 第1、第2、第3以及第4部分 46、 46a、 46b、 46c 第 2 光罩 47、 47a、47b、47c 第1磷導入用開口 48、 48a、48b 第2磷導入用開口
-34-

Claims (1)

  1. (1) (1)200302556 拾、申請專利範圍 1· 一種包含複數半導體元件之半導體裝置之製造方 法，其特徵係具備： 使用具備具有形成爲了第1半導體元件（1或la)之 第1埋入層（8或8a )爲目的之第1選擇部分（49 )和形 成爲了第2半導體元件（2或2a)之第2埋入層（9或9a )爲目的之第2選擇部分（50)之第1導電型之第丨半導 體範圍（6)之半導體基板（41)之步驟； 配置於前述第1半導體範圍（6)之表面，且具有對 應前述第1選擇部分（49)之一部份之第1開口（ 47或 4 7a或47c )和對應前述第2選擇部分（50)之一部份之 第2開口（ 48或48a)，且從平面看，以將前述第丨開口 (47)之面積（Sa)對前述第1選擇部分（49)之面積（ S1 )之比率（Sa/ S1 )變得較前述第2開口（ 48 )之面積 (Sb )對前述第2選擇部分（50 )之面積（S2 )之比率（ Sb/S2)爲大而形成前述第1以及第2開口被形成之光罩 (46或46a或46b)之步驟； 經由前述光罩之前述第1以及第2開口（ 47或47a或 47c，48或48a)導入則述第1導電型和相反之第2導電 型雜質於前述第1半導體範圍（6 )，藉此，形成作爲前 述第1以及第2埋入層（8或8a、9或9a )之各自一部份 之第2以及第3半導體範圍（51或5 1 a，5 2 )之步驟；以 及 在前述半導體之基板（41)之表面上’使具有較前述 -35- (2) (2)200302556 第2以及第3半導體範圍低之雜質濃度之第2導電型之晶 體取向層（7)生長，藉此，基於前述第2以及第3半導 體範圍（51或5 1 a，5 2 )之中之雜質之熱擴散，形成第1 埋入層（8或8a )以及具有較前述第1埋入層（8或8a ) 薄之厚度之第2埋入層（9或9a)之步驟。 2. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中更具有： 藉由選擇性擴散第1導電型之雜質於前述晶體取向層 (7)而同時形成作爲前數第1以及第2半導體元件之第 1以及第2絕緣閘極型場效電晶體之第1以及第2主體範 圍（1 2、1 6 )之步驟；以及 在前述第1以及第2主體範圍（12、16)之中藉由選 擇性擴散第2導電型雜質而同時形成第1以及第2源極範 圍（1 3、1 7 )之步驟。 3. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中更具有： 藉由選擇性地擴散第1導電型之雜質於前述晶體取向 層（7)而同時形成作爲前述第1以及第2半導體元件之 第1以及第2電晶體（1 a、2a )之第1以及第2基極範圍 (12a、16a)之步驟；以及 在前述第1以及第2電晶體（la、2a )之前述第1以 及第2基極範圍（1 2a、1 6a )之中藉由選擇性第擄散第2 導電型之雜質同時形成第1以及第2射極範圍（1 3 a、1 7 a )之步驟。 -36- (3) (3)200302556 4. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中前述第2導電型之雜質係磷。 5. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中前述光罩之前述第1以及第2開口個別從平面看由 互相並列設置之複數帶狀開口（ 47、48 )形成。 6. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中前述光罩之前述第1以及第2開口個別從平面看由 以做成複數之行和複數之列而分散配置之複數開口（ 4 7 a 、48a )形成。 7. 如申請專利範圍第1項之半導體裝置之製造方法 ，其中前述光罩之前述第1開口從平面看由爲了使前述第 1半導體範圍（6)之前述第1選擇部分（49)之一部份 曝露出之一個開口（47b)形成’前述第2開口從平面看 由爲了使前述第1半導體範圍（6)之前述第2選擇部分 (50 )之複數部位曝露出之複數開口（ 48、48a )形成。 8. —種包含複數半導體兀件之半導體裝置之製造方 法，其特徵係具備： 使用具備具有形成爲了第1半導體元件（1或la)之 第1埋入層（8或8a )爲目的之第1選擇部分（49 )和形 成爲了第2半導體元件（2或2a)之第2埋入層（9或9a )爲目的之第2選擇部分（50)之第1導電型之第1半導 體範圍（6 )之半導體基板（4 1 )之步驟； 同時導入前述第1導電型和相反之第2導電型之第1 雜質於前述第1半導體範圍（6)之前述第1以及第2選 -37 - (4) (4)200302556 擇部分而形成第2以及第3半導體範圍（24a、27a)之步 驟， 配置於前述半導體基板之表面，且具有對應前述第1 選擇部分（49)之一部份之第1開口（47或47a或47c) 和對應前述第2選擇部分（50 )之一部份之第2開口（ 48 或4 8a )’且從平面看，以將前述第1開口（ 47 )之面積 (Sa )對前述第丨選擇部分（49 )之面積（si )之比率（ Sa / S1 )變得較前述第2開口（ 48 )之面積（Sb )對前述 第2選擇部分（50)之面積（S2)之比率（Sb/S2)爲大 而形成前述第1以及第2開口被形成之光罩（46或46a或 46b )之步驟； 經由前述光罩之前述第1以及第2開口（47或47a或 47c，48或48a)導入較前述第1雜質擴散係數大之第2 導電型之第2雜質於前述第2以及第3半導體範圍（24a 、27a )，藉此，形成作爲前述第1以及第2埋入層（8或 8a、9或9a )之各自一部份之第2以及第3半導體範圍（ 5 1或5 1 a，5 2 )之步驟；以及 在前述半導體之基板（41)之表面上，使具有較前述 第2、第3、第4以及第5半導體範圍低之雜質濃度之第 2導電型之晶體取向層（7)生長，藉此，基於前述第1 以及第2導電型之雜質之熱擴散，形成由包含前述第1以 及第2雜質之兩方之第1部分（24)和包含前述第2雜質 之第2部分（25 )形成之第1埋入層（8 )、以及由包含 前述第1和第2雜質之兩方之第3部分（27 )和包含前述 -38- (5) (5)200302556 第2雜質之第4部分（28 )形成且具有較前述第1埋入層 (8)薄厚度之第2埋入層（9)之步驟。 9 ·如申請專利範圍第8項之半導體裝置之製造方法 ，其中更具有： 藉由選擇性擴散第1導電型之雜質於前述晶體取向層 (7)而同時形成作爲前數第1以及第2半導體元件之第 1以及第2絕緣閘極型場效電晶體之第1以及第2主體範 圍（1 2、1 6 )之步驟；以及 在前述第1以及第2主體範圍（12、16)之中藉由選 擇性擴散第2導電型雜質而同時形成第1以及第2源極 範圍（1 3、1 7 )之步驟。 1 0.如申請專利範圍第8項之半導體裝置之製造方法 ，其中更具有： 藉由選擇性地擴散第1導電型之雜質於前述晶體取向 層（7)而同時形成作爲前述第1以及第2半導體元件之 第1以及第2雙極型電晶體（la、2a)之第1以及第2基 極範圍（12a、16a)之步驟；以及 在前述第1以及第2電晶體（la、2a)之前述第丨以 及第2基極範圍（1 2a、1 6a )之中藉由選擇性第擴散第i 導電型之雜質同時形成第丨以及第2射極範圍（13a、"a )之步驟。 11·如申請專利範圍第8項之半導體裝置之製造方法 ’其中則述第1雜質係銻，第2雜質係磷。 1 2·如申請專利範圍第8項之半導體裝置之製造方法 -39- (6) (6)200302556 ，其中前述光罩之前述第1以及第2開口個別從平面看由 互相並列設置之複數帶狀開口（ 47、4 8 )形成。 13. 如申請專利範圍第8項之半導體裝置之製造方法 ，其中前述光罩之前述第1以及第2開口個別從平面看由 以做成複數之行和複數之列而分散配置之複數開口（ 47a 、4 8 a )形成。 14. 如申請專利範圍第8項之半導體裝置之製造方法 ，其中前數光罩之前述第1開口從平面看由爲了使前述第 2半導體範圍之至少一部份曝露出之一個開口（ 47b )形 成，前述第2開口從平面看由爲了使前述第3半導體範圍 之複數部位曝露出之複數開口（ 48或4 8a )形成。 15. —種包含複數半導體兀件之半導體裝置之製造方 法，其特徵係具備： 使用具備具有形成爲了第1半導體元件（1或la)之 第1埋入層（8或8a )爲目的之第1選擇部分（49 )和形 成爲了第2半導體元件（2或2a)之第2埋入層（9或9a )爲目的之第2選擇部分（50 )和形成爲了第3半導體元 件（3)爲目的之第3選擇部分之第1導電型之第1半導 體範圍（6 )之半導體基板（4 1 )之步驟； 同時導入前述第1導電型和相反之第2導電型之第1 雜質於前述第1半導體範圍（6)之前述第丨、第2以及 第3選擇部分而形成第2、第3以及第4半導體範圍（24a 、2 7 a、1 〇 a )之步驟； 配置於前述半導體基板之表面，且具有對應前述第1 -40- (7) (7)200302556 選擇部分（49)之一部份之第1開口（47或47a或47c) 和對應前述第2選擇部分（50 )之一部份之第2開口（ 48 或4 8a )，且從平面看，以將前述第1開口 （ 47 )之面積 (Sa)對前述第1選擇部分（49)之面積（S1)之比率（ Sa/Sl)變得較前述第2開口（48)之面積（Sb)對前述 第2選擇部分（50)之面積（S2)之比率（Sb/S2)爲大 而形成則述第1以及第2開口被形成之光罩（46或46a或 4 6b )之步驟； 經由前述光罩之前述第1以及第2開口（ 47或47a或 47c，48或48a)導入較前述第1雜質擴散係數大之第2 導電型之第2雜質於前述第2以及第3半導體範圍（24a 、27a)，藉此，形成作爲前述第1以及第2埋入層（8或 8a、9或9a)之各自一部份之第5以及第6半導體範圍（ 5 1或5 1 a，5 2 )之步驟；以及 在前述半導體之基板（41)之表面上，使具有較前述 第2、第3、第4、第5以及第6半導體範圍低之雜質濃 度之第2導電型之晶體取向層（7)生長，藉此，基於前 述第1以及第2導電型之雜質之熱擴散，形成由包含前述 第1以及第2雜質之兩方之第1部分（24 )和包含前述第 2雜質之第2部分（25 )形成之第1埋入層（8 )'由包 含前述第1和第2雜質之兩方之第3部分（27)和包含前 述第2雜質之第4部分（2 8 )形成且具有較前述第1埋入 層（8)薄厚度之第2埋入層（9)、以及由包含前述第1 雜質之範圍形成之第3埋入層（1 〇 )之步驟。 -41 -
TW092100343A 2002-01-16 2003-01-08 Manufacturing method of semiconductor device TW594946B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002008017 2002-01-16

Publications (2)

Publication Number Publication Date
TW200302556A true TW200302556A (en) 2003-08-01
TW594946B TW594946B (en) 2004-06-21

Family

ID=19191380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100343A TW594946B (en) 2002-01-16 2003-01-08 Manufacturing method of semiconductor device

Country Status (6)

Country Link
US (1) US7074663B2 (zh)
EP (1) EP1475837A4 (zh)
JP (1) JP4117483B2 (zh)
KR (1) KR100649292B1 (zh)
TW (1) TW594946B (zh)
WO (1) WO2003061009A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755042B2 (en) 2014-04-09 2017-09-05 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device
US9780205B2 (en) 2013-12-26 2017-10-03 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device having floating regions at bottom of trenches in cell region and circumferential region and manufacturing method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153344B2 (en) 2004-07-16 2012-04-10 Ppg Industries Ohio, Inc. Methods for producing photosensitive microparticles, aqueous compositions thereof and articles prepared therewith
DE102005049593B4 (de) * 2005-10-17 2012-02-02 Infineon Technologies Ag Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
JP5052091B2 (ja) 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
US8076725B2 (en) * 2007-05-18 2011-12-13 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
WO2013069226A1 (ja) * 2011-11-08 2013-05-16 パナソニック株式会社 ラック型サーバーを冷却する冷却装置とこれを備えたデータセンター
US9349854B2 (en) 2013-10-04 2016-05-24 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US20180076038A1 (en) * 2016-09-09 2018-03-15 Texas Instruments Incorporated Method For Producing Two N-Type Buried Layers In An Integrated Circuit
JP7169872B2 (ja) * 2018-12-26 2022-11-11 住重アテックス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929436A (ja) * 1982-08-11 1984-02-16 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
US4795716A (en) * 1987-06-19 1989-01-03 General Electric Company Method of making a power IC structure with enhancement and/or CMOS logic
US5330922A (en) * 1989-09-25 1994-07-19 Texas Instruments Incorporated Semiconductor process for manufacturing semiconductor devices with increased operating voltages
JPH0645538A (ja) * 1992-07-10 1994-02-18 Omron Corp 半導体装置およびその製造方法
EP0584436A1 (en) * 1992-08-26 1994-03-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for forming buried regions, having different doping concentration, in monolitic semiconductor devices
JPH06118622A (ja) * 1992-10-01 1994-04-28 Hitachi Ltd マスク及びそれを用いた半導体装置の製造方法
US5300454A (en) * 1992-11-24 1994-04-05 Motorola, Inc. Method for forming doped regions within a semiconductor substrate
JPH06314663A (ja) * 1993-04-30 1994-11-08 Toyota Motor Corp 半導体装置の製造方法
JPH09223746A (ja) * 1996-02-14 1997-08-26 Olympus Optical Co Ltd 半導体装置
JPH09326441A (ja) * 1996-06-04 1997-12-16 Toyota Autom Loom Works Ltd 半導体装置
JP3104747B2 (ja) 1996-12-27 2000-10-30 サンケン電気株式会社 半導体装置の製造方法
EP0851487A1 (en) * 1996-12-27 1998-07-01 Sanken Electric Co., Ltd. Antimony-phosphor buried layer for a MOs FET or like semiconductor device, and method of fabrication
JP2004228466A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 集積半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780205B2 (en) 2013-12-26 2017-10-03 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device having floating regions at bottom of trenches in cell region and circumferential region and manufacturing method thereof
US9755042B2 (en) 2014-04-09 2017-09-05 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device

Also Published As

Publication number Publication date
JP4117483B2 (ja) 2008-07-16
EP1475837A1 (en) 2004-11-10
US7074663B2 (en) 2006-07-11
TW594946B (en) 2004-06-21
KR20040083077A (ko) 2004-09-30
WO2003061009A1 (fr) 2003-07-24
EP1475837A4 (en) 2007-11-28
US20040248389A1 (en) 2004-12-09
JPWO2003061009A1 (ja) 2005-05-19
KR100649292B1 (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
JP3287269B2 (ja) ダイオードとその製造方法
JP3356162B2 (ja) 半導体装置及びその製造方法
JPS6145396B2 (zh)
TW200302556A (en) Manufacturing method of semiconductor device
JP2003273126A5 (zh)
JP3731520B2 (ja) 半導体装置及びその製造方法
JP2009272453A (ja) トランジスタ、半導体装置及びその製造方法
JP2003168797A (ja) 半導体装置及びその製造方法
JP2003101021A (ja) 電界効果トランジスタ及びその製造方法
JP3738127B2 (ja) 高耐圧半導体デバイス
JP4576805B2 (ja) 絶縁ゲート型半導体素子及びその製造方法
JP3298476B2 (ja) Ｍｏｓトランジスタの製造方法
JP6623824B2 (ja) 半導体装置およびその製造方法
JP2005019461A (ja) 半導体装置の製造方法
KR100976646B1 (ko) 전력용 반도체 소자 및 그 제조 방법
JPH0371673A (ja) 縦型ｍｏｓｆｅｔ
JP4294016B2 (ja) 半導体デバイスの製造方法
JP3869581B2 (ja) 半導体装置およびその製法
JPS5914898B2 (ja) 半導体装置の製造方法
JP5581977B2 (ja) 半導体装置の製造方法
JP2003338625A (ja) 半導体装置の製造方法
JPH0738106A (ja) 半導体装置の製造方法
JPS61207067A (ja) 半導体集積回路装置の製造方法
JP2001284585A (ja) 電界効果トランジスタ
JP2000150867A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent