TW199244B - - Google Patents
Download PDFInfo
- Publication number
- TW199244B TW199244B TW080105053A TW80105053A TW199244B TW 199244 B TW199244 B TW 199244B TW 080105053 A TW080105053 A TW 080105053A TW 80105053 A TW80105053 A TW 80105053A TW 199244 B TW199244 B TW 199244B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- transistor
- temperature
- reference voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
五、發明説明^ A6 B6 經濟部屮央標準局员工消t合作社印製 〔發明之技術領域〕 本發明有關於電壓産生器電路及其操作方法,尤指 具有陡峭溫度傜數被精確控制之電路。 〔相關之申請案〕 下列之專利ΐ請案可以互相參考,全部都是 Texas Instruments Incorporated者。此等專利申請案目前已 被建檔和被加入本專利申請案作為參考。 Attorney Docket 捋 Tl-14673 Positive to Negative' Voltage Transi lator Circuit and Method of Operation Tl-14674 Voltage Generator Having Steep Temperature Coefficient and Method of Operation Tl-14675 Voltage Reference Having Steep Temperature Coefficient and Method of Operation Tl-14676 Translator Circuit and Method of Operation Tl-15006 Voltage Stabilization Circuit and Method of Operation -3 - (請先閱讀背面之注意事項再填寫本頁) 裝· 訂- 線· 19924^ A 6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明(1) 〔發明之背景〕 有許多電路,尤其是電壓位準檢測器電路必需要能 夠鑑別二値電壓位準之間之不同。此等電路之通用元件 是要能夠建立一値參考電壓位準用來找到在其左右之位 準檢測。 / 目前電路之功能有許多種模態。ECL模態和CMOS模 態是這些模態中之兩種。一値單一之基體或晶片只具該 等模態中之一種。當希望有快速高密度之電路時,就要 使用CMOS模態,因為它具有較低之電力消耗。然而,也 可以設計複雜之電路或糸統,使來自一値楔態之信號與 使用其他之模態所構建之電路互作介面接合。這種方式 所k生的一個問題是 E C L 0 N - 0 F F ( 1 - 0 )狀態分別以負 0.95V和負1.71伏表示。然而,CMOS之標準0N-0FF (1-0) …狀態分別為正5 V和0 V。因此,/値問題是C Μ 0 S電路不需 要而且也經常不能獲得負電壓。 另外,信號必需以任何方向在E C L和C Μ 0 S之間轉送 時,就必需要有一個變換器電路。因為目前都要求要有 極高之速度,任何變換電路必需極快速的動作,而且必 需不能有任何傳播時間或誤差加入電路中。當此種電路 型式之電待性受到溫度變化之影饗時,要達成上述之目 的就特別困難。有時候該等變化非常陡峭,和因為1和 0電壓狀態之間之差異相當的輕徹,所以假如不作適當 (請先閱讀背面之注意事項再填寫本頁) 裝< 線· 經濟部中央標準局员工消費合作社印製 199244 A 6 _B_6_ 五、發明説明(j ) 之補償時,該等變化會造成重大之誤差: 然而,所存在之問題是對於溫度之變化必需使電壓 位準保持穩定。目前有許多種標準電路可以使用,在寛 廣之溫度變化範圍可以提供非常穩定之電壓。問題是有 些檢測器電路本身會因為溫度變化而變化其内部參數。 \ 因此,在ΪΜ種情況中,參考電壓亦必需隨著溫度而贸化 用來進行浦償。 在有些情況中存在有另外一痼問題,例如ECL到CMOS 邏輯位準變換電路,其參考電壓有不同之標準必需被键 入。這些標準的其中之一是需要参考電壓隨溫度而變化 ,同時其他之標準則需要參考電壓對溫度變化為常數。 重要的一點是使參考電壓能夠很容易的從一個標準變換 成另外一値標準。 此種問題是複合的,如上所述,由於變換器電路之 變化,所以常數之参考電琴不能使用在任何一種情況。 因此在技術上存在有一種需要用來提供一種電壓參 考電路,根據溫度梯度來變化參考位準,變化率被非常 精確的控制和匹配到指定之電路組件, 在技術上存在有另外一種需要是提供一種電路可以 很容易的調整不同之溫度係數用來配合不同之標準。 例如,在一値C Μ 0 S電路中,最好是所創建之電路可以 接受來自CMOS心子之信號和其典型之OFF-0Η狀態是零到 -5 - (請先閱讀背面之注意事項再塡寫本頁) 裝. •ST_ 線. 太紙從尺疳iSi用+因K i;^iiMCNS)V4排格i210y297公;Ji·) 199244 A 6 B 6 經濟部屮央標準局員工消費合作社印製 五、發明説明(<V ) 5 V ,而且將該號轉換成輸出上之E C L位準。另外,最好 是使輸出位準在整値溫度範圍内保持常數,藉以供给在 某些駸格之規格範圍内之電壓。另外還需要非常快速之 轉換電路,用來産生從高到低或從低到高之變換之快速 傳播延遲時間。另外,最好是只由0和5 V電力供給糸 統來操作。 在過去,C Μ 0 S信號在E C L電路中操作之此等型式之 電路,被設計成.以負供給条統(典型的是在0至 -5V之 間)工作。 因此,有需要提供一種高速CMOS給被構建在CMOS電 路内之E C L變換電路,該C Μ 0 S電路接受正C Μ 0 S位準和以 非常高之過渡速度將這些位準變換成負E C L信號位準, 而且都不會使負電壓施加到CMOS電路上。 另外,在此種技術之C Μ 0 S也有需要使E C L變換電路 具有上述之特獻,同時使用在數種不同之溫度/電壓偽 數標準。 〔發明之概要〕 經由組合標準帶寛電壓調節器(具有穩定之輸出電 壓在一痼寬廣之溫度範圍保持穩定)和電壓補償網路( 它對溫度非常敏感),用來産生二個參考電壓(V0H和V0 U 各具有己知之溫度/電壓斜度。該某統依照所希望 之標準模擬輸出E C L電路,同時對於電力供給之變化相 (請先閱讀背面之注意事項再塡寫本頁) 裝· ,可_ 線· 太《.铬 κ /i iA ffi Ψ m a ΨΊ杩柊(210x297公贷) Λ 6 Β 6 經濟部屮央標準局Μ工消t合作社印製 五、發明説明(5) 當不敏感。 因為限制電壓範圍作補償用,所以該電路不能作得 非常「完美」(perfect),然而,該電路被設計成用來 模擬大部份之主要之輸出組件,Μ以産生非常近似具有 理想之溫度/電壓斜度之電路。 在偏壓VOL之情況中設有一些額外之電路。實質上 電路之電壓降之電壓位準來自電壓放大器但是不會變更 其溫度偽數。此種差異用來分開偏壓V 0 L産生器和偏壓 V Ο Η産生器, 高Ο Η - 0 F F狀態過渡速度電路被設計成使用二値參考 電壓位準,各為在0和5伏之間之範圍。為箸要獲得負 ON- OFF邏輯所以需要有ECL電路,該電路被設計成為與 ECL電路作介面接合時,用來饋入所使用之標準負偏靈 電阻器負載。有一對之參考電壓位準可以用來産生非常 精確之輸出信號,一値用麥産生高或〇 Η位準,另外一値 用來産生低或0 F F位準。這些參考位準由正電壓來産生 ,因此可以不需要負供給電壓。 參考電壓依照所使用之溫度/電壓標準變化,在有 些情況中只需要一傾參考電壓。 在本發明之一具體例中,電路之功能受Ρ和Ν通道電 晶體之控制,該電晶體與背對背之開關電晶體對偶聯合 操作用來控制是那一値參考電壓要供給到輸出 E C L邏輯 -7 - (請先閱讀背面之注意事項再填寫本頁) 裝· 線· 199244 A 6 B 6 五、發明説明(^) 之壓 降電 壓 考 電参 面 . 接性 E)持 (B壓 極電 射 \ 到度 極溫 基制 値控 數的 受確 上精 質以 實可 準此 位因 出 -輸制 C 控 標 之 定 選 生 産 來 性 寺 41 出 輸 之 望 希 所 據 根 整 調 被 以 可 。 亦準 壓確 電 精 给値 供 二 負由 要和 需間 不時 是渡 點過 優之 之速 上快 術有 技 具 之成 明計 發設 本路 , 電 此將 因由 施 實 來 用 以 可 作 操 來 壓 電 考 參 。 之路 制 電 控換 0 之 與很路 成以電 計可換 設性變 路持之 電壓要 將 電 主 是 / 改 點度修 優 溫 要 之出需 上輸不 術以而 技所 , 個 ,化 一 關變 LT 目 D 夕 t f 另 壓制 之電控 明考的 發參確 本之精 知易 已 容 獲 晶 之之 路 一 電 單 換痼 變 一 是在 點建 優構 之路 上 電 術換 技變 fij之 一...別 外値 另値 有數 還將 明由 發經 本以 可 得 3、 各 且 而 。 I 能有 功 J 輯用 邏 共 之路 同 電 不' 別 置個 處之 來部 用全 別被 分 < , 壓 上 電 板考 或S Η 组 (請先閱讀背面之注意事項再塡寫本頁) 裝- .5T, 線. 經濟部中央標準局貝工消費合作社印製 有 電 具換 値 變 一 之 L t C 設 E 是到 占 S I ο fsCM 之之 上合 術结 技路 値 電 一 輯 外邏 另各 有與 更路 明 電 發別 本値 些 有 同 在 中 其之 , 同 路不 電 有 別具 値以 種可 該 路 組電 一 別 到値 加之 施同 壓不 電 之 考上 參板 用或 共片 個 晶 値 一 〇 供 性提 恃是 壓點 電 歷 \ 之 度上 , 溫術 0〇 之技 1 同値 不 一 有之 具明 此發 因本 壓 外 電 另 考 考 經濟部屮央標準局員工消费合作社印製 199244 A6 _B6_ 五、發明説明(7 ) 電壓源它可以被精確的界定成使其變化成為溫度之函數 〇另外一個優點是二痼偏壓使用共同技術和將高電壓位 準減低到低電壓位準,而不會變化所産生之電壓之溫度 本發明更有另外一値技術上之優點是提供一種使用 有習知帶隙産生器之電路,該電路具有已知之溫度/電 壓斜度,設置具有受控制之溫度/電壓斜度之校正電路 用來提供一個輸出其變化傜依照使用參考電壓之電路之 選定組件之變化。 本發明還有另外一値技術上之優點是提供一種參考 電壓産生器具有陡峭變化和可精確界定之成為溫度之函 數之輸出電壓,同時能夠很容易的變化所界定之持性。 〔附圖之簡略説明〕 圖1顯示C Μ 0 S到E C L輸出電路之概略圖; 圖2是高偏壓電路之方塊圖; 圖3顯示高偏壓電路之補償網路之概略圖; 圖4顯示電壓和溫度傜數放大器電路之概略画; 圖5顯示電壓低位準電路之概略圖和方塊圖; 圖6顯示C Μ 0 S到E C L轉換電路之一 2 5 Ω具體例; 圖7和8顯示CMOS到ECL轉換電路之另一具體例;和 圖9顯示典型之溫度/電壓圖形。 -9 - (請先閱讀背面之注意事項再塡寫本頁) 裝. 線- 太紙铬 R m Φ 囚 00 甲4银柊(210x297公贷) 經濟部中央標準局貝工消費合作社印製 199244A 6 _B6_五、發明説明(只) 〔本發明之詳細説明〕 下面參照圖1 ,圖中顯示當C Μ 0 S $纟]入從邏輯低位準 變到邏輯高位準時有一個◦和5 V之信號在CMOS輸入擺 動。邏輯高位準使N通道電晶體I N 3薆成0 N ,基本上用來 將偏壓V 0 Η連接到節點1 0 0。然而,因為N通道電晶請I N 2為0 Ν ,所以節點1 0 0為低位準。同時在輸入之從低位準 到高位準之過渡使Ν通道電晶體I Ν 1變成0 Ν ,主要的是在 節點1 0 1提供一値低位準或〇伏。在節點1 〇 1上之〇伏使I Ν 2變成0 F F。因此,當有一値高位準存在於C Μ 0 S輸人上時 ,形成C Μ 0 S反相器之裝置1 Ρ 1和I Ν 1就將_入上之位準反 相成節點1 0 1之位準。當節點1 0 1在低位準,1 Ν 2為0 F F , 因此不會將節點1 0 0之位準拉下。 因為1 Ν 3為0 Ν ,所以來自偏壓源2 0之偏壓V 0 H使節點 100在常溫25 °C時變成+ 2V。根據這些參數,在引線之來 气 自偏壓源5 0之D C位準V 0 L被設定成1 · 1 V 因為在節點1 0 0 之電壓遠高於在節點1 0 4之偏壓,所以電晶體1 Q 1變成0 N ,電晶體I Q 2變成0 F F 當電晶體1 Q 1變成0 N時,它受電 阻器1 R 1之婦移促成從節點1 〇 〇到節點1 〇 2有一個8 0 0 πι ν之 電壓降。電阻第I R 2和I R 3用來偏移電晶髏1 Q 3使其變成 0 N ,所以從節點1 0 2到節點1 0 3有另外一値V B E (基極到 射極之電壓)電壓降。 E C L電路之輸出負載包含有一個5 0 Ω電阻器和一個- -10- (請先閱讀背面之注意事項再填寫本頁) 裝. 、可- 線- 經濟部中央標準局貝工消費合作社印製 199244 A 6 _B_6_ 五、發明説明(了) 2 V電壓供給,用來辐移電晶a 1 Q 4使其變成Ο Η。電晶體1 Q 4之集極連接到地線,所以從節點1 〇 〇到輪出節點會産 生一個電壓降。該電壓降是3膣V Β Ε (電晶體1 Q 1 , 1 Q 3 , 1 Q 4 )加上跨越在電阻器1 R 2之I R電壓降,其中之I是電 晶體1 Q 3之射極電流。 因此利用此動作將電壓位準設定在高位準(或〇 Ν ) 狀態。 假如在輸入檢測到有低位準時,1 Ν 3就被導通,再 度的斷開偏壓V Ο Η位準和節點1 0 0之連接。此低位準促成 節點1 0 1變成高位準,接通1 Ν 2用來將節點1 0 0拉下到地 線電位,和關掉電晶體1 Q 1。 宜注意者,電路中假如沒# 1 Ν 3 ,當有低電位在輸 出出現時,節點1 0 0就被拉下到地線電位。此地線電位 實質上使偏壓電源接i也,因而從偏壓電源2 0抽出大量之 電流。開關1 N 3用來將其關閉和斷開地線與引線V ϋ Η之連 接。 現在假設在節點1 〇 〇為地線電位,在來自電源5 0之 偏壓V 0 L之控制下,電晶體1 Q 1為〇 F F ,電晶體1 Q 2為Ο Ν。 偏壓V 0 L將輸出設定成低位準,其方式與偏壓V Ο Η設定高 位準相同。因此有一個3 V Β Ε (電晶體1 Q 2 , 1 Q 3和1 Q 4 )之 電壓降低於該偏壓電壓,加上跨越在電阻器I R 2之電壓 降。在室溫2 5 °C時偏壓V Ο Η為+ 2 V ,在該溫度時偏壓V 0 L — 11- (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 線· 經濟部屮央標準局貝工消费合作社印製 199244 A6 __ 五、發明説明(p) 為 + Γ· 1V。 兩者之偏壓位準都具有非常陡峭之溫度係數,因此 可以校正電路之溫度項目。本電路之一目標用來擭得非 常高速之流通量。其獲得方法是使電晶體1 Q 3和1 Q 4經常 偏移成Ο Ν。所以只需要使輸出在V 0 L和V Ο Η位準之間移位 。因為電晶體1Q3和1Q4雙方均為ON並且被配置成為一個 射極隨動器,所以可以很快的産生上述情況。 此電路之S外一種A C態樣是不容易看出之電阻器1 R 2之操作。假如電路中没有電阻器1 R 2時,電晶體1 Q 3和1 Q 4之間就産生達令呑(D a r 1 i n g t ο η )對偶,當電路從低位 準過渡到高位準時,節點1 0 5非常快速的變更造成在輸 出電路之衝擊狀況。這是不希望有的,所以加入有電阻 器 1 R 2。 基本上,電路之工作是節點1 〇 3在節點1 0 2之控制下 很快的變成高位準,其結f是受節點1 〇 〇之控制。然而 ,節點1 0 5亦要變成高位準,但是當節點 1 〇 5接近節點 1 0 3之電位時,電阻器I R 2限制電晶體 1 Q 4之基極之 驅動,使電晶體1 Q 4之輸出産生稍慢之變化。當節點1 〇 5 之電壓變高並且接近在節點1 〇 3之電壓時,就會減小對 電晶體1 Q 4之基極之電流驅動,因此可以減小其變化速 度。 在A C操作方面,電晶體1 Q 3和1 Q 4绖常都是0 N ,所以 -12- (請先閲讀背面之注意事項再塡寫本頁) 裝· *ίτ 線. 太 泞 ΙΛ ffl 它;規格(210x297 公货) 199244 A 6 B 6 經濟部屮央標準局員工消t合作社印製 五、發明説明(") 富從低位準過渡到高位準時,可以實質上的保持其V B E 但是節點1 Ο 5、 1 Ο 3和1 Ο 2至少移動一個量,輸出移動成 從低位準過渡到高位準,甚至於不雒持一個定電壓降跨 越在電晶體1 Q 3和1 Q 4時亦會移動,:, 偏壓V Γ) Η 如圖1所示,從節點偏壓V 0 Η到節點0 U Τ之電壓流隨 著溫度之增加而減小。對於適當之電路操作,亦需要使 節點偏壓V 0 Η之電壓隨箸溫度之增加而減小,用來使輸 出電壓在任何溫度均保持一定。 在圖9中,節點偏壓V 0 Η上之電壓和節點偏壓V 0 Η與 0 U Τ (偏壓V 0 Η - 0 U Τ )之間之電壓差具有負溫度偽數。 換言之,兩者之電壓都是隨箸溫度之增加而減小。在圖 9中之第三値恃性線顯示輸出電壓 (V0UT = VBIASV0H-(V B I A S ϋ 0 Η - V 0 U T ))。因為/偏壓V 0 Η之斜度(或溫度俗數 )等於偏壓V 0 Η - 0 U Τ之斜度,所以輸出之溫度傜數等於 零。TC 0UT=TC BIASVOH-TC ( BIASUOH-OUT )。假如 TC B I A S V 0 H = T C ( B I A S V 0 Η - 0 U T ),則變成 T C 0 U T = 0。 圖2顯示具有帶隙調節器2 0 2之偏壓V 0 Η産生器2 0 , 它是習知技術者,用來産生不會隨溫度變化之固定1 . 2 7 V之電源。補償網路2 0 1之目的是用來模擬E C L輸出電路 ,假如輸出電路隨箸變化時,用來作為補償之補償網路 -1 3 - (請先閱讀背面之注意事項再填寫本頁) 裝. 線- 太姑.W K yiii ffl Φ 因 H 平4姐柊(210x297公 經濟部屮央標準局貝工消費合作社印製 199244 A 6 ____B6 五、發明説明(li ) 。理想之方式,補(貧網路2 Ο 1用來模擬會影響V 0 Η位準( 或VOL位準)之輸出電路中之全部之装置。由於補償網 路需要對電源供給變it和跨越在輸出電路之大约3 V之 電壓差不敏感,所以在電壓供給V C C没有足夠之餘裕用 來處置理想情況,補償網路只模擬_ 1之5 0 Ω E C L輸出 電路10之電晶體1Q3和1Q4。 補僂網路2 0 1在圖3被顯示成具有電晶體3 Q 1和3 Q 2 與電阻器3 R 1和3 R 2之組合用來形成電流電源3 0 1 ,在指 定之電壓供給VCC範圍成為定電流電源。在這種情況中 ,該電路必需在4 . 5 V到5 . 5 V之間工作,所以電晶體3 Q 1 ,3Q2和電阻器3R1, 3R2必需適當的選擇,避免因為電 壓供給之變化而造成電流之變化 因此,電流電源3 0 1偏移電晶體3 Q 3使其變成0 N ,促 成電流流經電晶體3 Q 3。電晶體3 Q 3實際上被連接成一値 二極體其基極短路到集極„。來自電流電源3 0 1之電流流 經由電晶體3 Q 3所形成之二極體而且也經由電阻器3 R 3流 到地線。依照電晶體3Q4之基極射極電壓是設定在何程 度,用來決定流經電晶體3 Q 4之電流量。電晶體3 Q 3和3 Q 4是輸出電路10 (圖1 )之電晶體之大小之一半,所以 將電流設定成為流經該等電晶體之電流之一半。因此具 有與輸出電路10相同之電流密度。其進行方式是電晶髏 3 Q 3和3 Q 4模擬圖1之電晶體1 Q 3和1 Q 4 ,補償綑路2 0 1楔擬 -14- (請先閱讀背面之注意事項再填寫本頁) 裝· 訂· 線< 199244 A 6 B6 經濟部中央標準局貝工消費合作社印製 五、發明説明(t$) 輸出電路1 0之主要組件(1 Q 3 , 1 Q 4 )之溫度偽數,實質 上有二値V B E高於地線電位,正常值為1 . 7 2 V „如上所述 ,此電壓對於溫度非常敏感。當補僂電壓經由圖3之放 大器2 0 3施加B G電壓(1 . 2 7伏)時,所獲得結果大約等於 -2 . 7 7 Μ V / =C 〇 圖4所示之電壓放大器203具有二値輪入,一値以 BG標示,一痼以補償標示。BG是帶隙調節器202之輸出 ,如上所述,具.有1 . 2 7 V之定電壓。補償是如上所述的 來自補俊網路2 0 1之輸出。該電路之輸出以偏壓V 0 Η標示 。偏壓V 0 Η是此電路所希望獲得之最後之偏壓位準,所 以它必需具有特定之電堅位準和與其结合之特定之溫度 傜數3 電壓放大器203具有電晶體4Q12偽電流鏡之一部份 用來偏移由電晶體4Q9和4Q10所形成之微分電晶體對偶 。電晶體4 Q 1 2用來設定電晶體4 Q 9和4 Q 1 0之電流,此種 設定是利用電晶體4 Q 5和 4 Q 6及電阻器4 R 4和4 R 5所構成 電壓電源。這種方式基本上是一値電流鏡促成在電晶體 4Q5之基極之電位亦為在電晶體4 Q 1 2之基極之電位, 和設定流經電晶體 4 Q 1 2之電流。假如使電晶體4 Q 9之射 極電流和電晶體 4 Q 1 0之射極電流相加,就等於電晶體 4 Q 1 2之集極電流 3因此,電晶體4 Q 1_2用來偏移電晶體 4Q9和4Q10使其變成0Ν 。這時電晶體4Q7, 4Q8和電阻器 -1 5 - (請先閱讀背面之注意事項再填寫本頁) 裝· 線- 太《.张尺泞这闲Φκι K 格(210x297公货) 199244 A 6 B6 經濟部屮央標準局貝工消費合作社印製 五、發明説明(Η) 4 R 6和4 R 7形成g外一値電流電源其變化與補償網路2 Ο 1 (圖3 )相似,並且被設計成在電壓供給變化時仍能保 持常數。此種偏壓電路用來偏移電壓放大器205 。電晶 體4 Q 1 1是一種射極隨動器其射極連接到輸出節點 V 〇 Η。 其目的是提供對電路之高電流驅勖能力。參考電路必需 驅動多於一値之輸出電路,因此需要有足夠之電流用來 保證具有常數之DC位準。 圖4所示之電路之最後結果可以用下面的二個方程 式.來表不: 4R8 Hagn i tude :VBIASVOH =-(VCOMPNET-VBG)+VCOMPKET 4R9 4R8 Temp . Coef : TCBIASV0H =-(TCC0 ΜPNET - TCBG ) 4R9 , +TCCOMPNET 以節點V 0 H之電壓之大小來看時,在節點V 0 H之電壓 等於或被設定成以電阻器4 R 8對電阻器4 R 9之比例乘以在 補償網路之電壓減去在帶隙調節器之電壓。然後加上補 償網路之電壓用來設定V 0 Η位準。因此,假如以基本之 運算放大器設計來看時,利用來自帶隙調整器之輸入和 來自補償網路之輸入,可以看出輸出電壓為多少。 _ 16 - (請先閱讀背面之注意事項再填寫本頁) 裝- 線- 199244 A 6 B6 經濟部中央標準局员工消费合作社印製 五、發明説明(6) 利用相似之方式,溫度傜數之變化非常近似電阻器 4 R 8除以電阻器4 R 2再乘以補償之溫度傜數減去帶隙之溫 度偽數。然後加到補償之溫度係數。這就是圖4之電路 之最後结果。 然後,帶隙之溫度偽數賁質上為零,因此將其去除 可以使該方程式簡化。可能會有稍微之溫度傜數差,但 是對補償來講,因為很小所以可加以忽略。偏壓νπι‘ 圖5顯示偏壓VOL偏壓産生器50之方塊圖。以 AKP 0 (J T節點來看時,其輸出與偏壓V 0 Η産生器之輸出近似相 同。補f網路2 0 1與偏壓V 0 Η産生器所述者相同,帶隙調 節器2 0 2亦與上述者相同。電壓和溫度偽數放大器5 0 1之 電阻器比例被稍微的.修改用來保持在節點A Μ Ρ 0 U Τ之溫度 傜數和大小。偏壓VOL産生器50和偏壓V0H産生器202不 同之處在於電晶體5 Q 2 0和Μ 2 1及電阻器5 R 1 0和5 R 1 1。分 壓電阻器5 R 1 0和5 iU 1從帶隙調節器 2 0 2提取電壓和將其 分壓用來偏移電晶體 5 Q 2 1使其變成0 N。因為帶隙調節器 2 0 2具有零溫度偽數,和因為使用適當比例的一些電阻 器(與使用一痼單一之電阻器相對),所以不會有溫度 偽數變化。因此,電晶體5 Q 2 1之基極不會有溫度傜數與 其結合。 當溫度增加時,雙極電晶體之V B E (例如電晶體5 Q 2 1 -17- (請先閱讀背面之注意事項再填寫本頁) 裝· 線. 太R 泞 iA m + 因®I 中4姐柊m〇x297公炝) 199244 A 6 B 6 經濟部中央標準局貝工消费合作社印製 五、發明説明(山) 之V B E )就收縮。然而,在V B E收縮時有一個電位跨越在 電晶體5 Q 2 1之基極射極。因此,當溫度增加時,流經電 晶體5 Q 2 1之電流就增加。再看電晶饅5 Q 2 0 ,在其基極有 一個來自節點A Μ P 0 U T之電位。因此,從A Μ P 0 U T到節點V 0 L (電晶體5 Q 2 0之射極)有一値V Β Ε之電壓降。這是所希望 之電壓降,因為在節點V 0 L之電壓必需低於在節點V Ο Η之 電壓(圖2 )。 A Μ Ρ 0 U Τ之電位與節點V Ο Η之電位近似相同,所以必 需要有一個電壓降用來使節點V 0 L具有適當之大小。問 題是假如使用V Β Ε作為該電壓降,通常會加上一項溫度 偽數。然而,如上所述,在節點A Μ Ρ 0 U Τ具有適當之溫度 偽數,所以電路被設計成電壓降不會使溫偽數變化。亦 即,利用電晶體5 Q 2 0和5 Q 2 1及電阻器5 R 1 0和5 R 1 1來達成 0 气 如上所述,流經電晶f| 5 Q 2 1之集極電流,因為該電 晶體之基極電壓是固定的而且不會隨溫度而變化,所以 該集極電流隨溫度之增加而增加當溫度增加時,電晶 體5 Q 2 9試著減小其V Β E ,同時電晶體5 Q 2 1之集極電流進 行增加。因此,電晶體5 Q 2 1之增加之電流用來補償電 晶體5 Q 2 0之V Β E之溫度傜數,藉以讓節點V 0 L上之電壓隨 著溫度進行適當之變化,而無關於一些其他之組件, 電晶體5Q20, 5Q21和電阻器5R10和5R11。 -1 8 - (請先閲讀背面之注意事項再塡寫本頁) 裝· - 線. 199244 A 6 B 6 經濟部屮央標準局员工消費合作社印製 五、發明説明(^ ) 再看圖6所示之2 5 Ω E C L輸出電路。該2 5 Ω E C L電路 被標記成「串列终端輸出電路」,在這種情況中,輸出 負載對-2 V供給為2 5 Ω。在低位準(輸入0 F F )狀態,通 常希望以任何方法將輸出拉下到-2 V之供給位準:.在高 位準狀態則與 5 Ο Ω之情況相同。通常希望雒持在大約 -9 5 5 m V之高輸出位準。為著要以-2 V之供給獲得所希望 之輸出,所以必需關掉對輸出電晶體6Q4之全部之電流 C 宜注意者,在這時為獲得所希望之輸出位準使其進 入25Ω之負載,所以電流要為50Ω負載者之兩倍。在50 Ω負載之情況中,具有大約20raA之電流。所以這時要有 5 0 m Α之電流。為箸達成此目的,所以輸出電晶體6 Q 4之 大小被加倍,圖中顯示使用另外一値電晶體來與6Q4並 聯。為箸要使輸出被位下到-2 V之位準,所以必需關掉 電晶體6 Q 4 ,亦即必需將節點6 0 1拉下到與輸出相同之 位準。假如有任何電流來自輸出,就會在輸出電阻器産 生一個電壓降,使輸出位準上升。因為通常希望輸出位 準被拉下到-2 V供給,所以必需關掉電晶體6 Q 4用來將節 點6 0 1拉下到非常低之位準,只要將節點6 0 3拉下到相當 低即可進行,關掉電晶體6 Q 3就變成關掉6 Q 4。 另外,為箸要以2 5 Ώ負載雒持適當之輸出高位準, 所以電阻器6R2必需被稍微的調整,由偏壓V0H經由電晶 -1 9 - (請先閱讀背面之注意事項再填寫本頁) 裝· 訂- 線- 199244 A 6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明(θ) 證6 Q 1 , 6 Q 3和6 Q 4之V Β Ε電壓降,用來獲得適當之電壓降 〇 A C操作與上述5 Ο Ω情況中之低位準到高位準之過渡 相似,但是高位準到低位準之過渡則稍慢,因為在5 Ο Ω 之情況中必需將電路更進一步的拉下。 下面將說明圖7 ,圖中顯示另一種5 Ο Ω E C L輸出電 路。在此電路中仍然具有二個DC電壓供給分別被標記為 偏壓V Ο Η和偏壓V 0 L其動作方式與前面所述之情況非常相 似。此電路之不同之處在於偏壓V 〇 Η供給2 0到節點7 0 3被 斷開。在上述之情況中是經由開關1 Ν 3 (圖1 )使偏壓V Ο Η 供给和電晶體1 Q 1之連接被實際的斷開。在圖7之電路中 刖是節點7 0 2之電位與節點7 0 3之電位被斷開連接。其完 成方法是使用Ν通道電晶體7 Ν 1。因此,假如輸入是在高 位準(+ 5 V ) , 7 Ν 1就導邊,用來將節點7 0 2連接到節點7 0 3 气 ,在節點7 0 2成為偏壓V Ο Η位準減去V Β Ε (電晶體7 Q 1 )。 當7 Ν 1被導通時,没有電壓降跨越在其上,所以在節點 7 0 3有相同之電位。從節點7 0 3到輸出,該電路之動作方 式與上述之圖1者相同。 假如在輸入是一屆低位準(〇 V ),7 Ν 1就變成0 F F ,電 阻器7 R 4用來維持電晶體7 Q 1之被偏移成0 Ν。當電路以反 方向進行,從低位準到高位準時,電晶體7 Q 1假如已經 被偏移就會很快速的的變成〇 Ν。 _ 2 0 _ (請先閱讀背面之注意事項再塡寫本頁) 裝. 線- 太认格RM Ψ囚囷定熄進(CNS)中4痴仫(210x297公修) 199244 A 6η 6 經濟部中央標準局兵工消t合作社印製 五、發明説明((兮) 圖8顎示5 Ο Ω E C L$(i出踅跆之另外一Μ彤式 ,S如 由節點8 0 2來看铂出時它與上述之電路非常相.似。其不 同之®是_ .堅V Ο Η和V 0 L位準連接到電晶饅8 Q 1 „在操作 方面,在始入之高位準度Ν通道踅晶證8 Η 1爱成Ο ίΙ用來將 搞壓V Ο Η達接到節鲇8 0 1碎以經由踅阻器8 R 1燸移電晶营| 8 Q 1。利用此動作來設定在節點8 0 2之電位。 當釣入變成低位準時,fl通道電晶if 8 Ν 1就使(胃壓 V Ο Η和電晶S 8 Q 1之連接斷開。這種方式與圖1之電路非 常相似,節點δ 0 1缇由電阻器8 R 4捩拉下到偏壓V 0 L位荜 〇 此種電路可以以較少數之組件來擭得與上述11路相 同之功能。可以去除一茴電晶證和3膣HOS装置 c此種 電路之負面缺點是當節點8 01為檑壓V 0 H時有些電流會流 绥電阻器8 R 4進入槁壓V 0 L供給5 0, I吏該供给必需~吸收S 流。這是不希望有的。另外,當偏壓V 0 L為0 Η時,霜流 必需绖由電咀器δ (Μ供绘到踅晶體8 Q 1之基搔。 -21- 本紙張尺度边用中因困家標準(CNS)肀4規格(210X297公龙) (請先閲讀背而之注意事項再填寫本頁) 裝· 訂 線'
Claims (1)
- ηΛ«烈申請案第80 105053諫 * iiP * 〇〇 105053i麵權啟許文本屬 ,…—.......im- (Submitted on December 1: A …修正> Λ B7 .槪糾年 1992)經潸部屮央標準扃员工消贽合作社印製 六'申請專利範面 , 1.—棰正霉壓至負轚壓轉換電路,可以在一匍溫度範圍内 提供精確之電壓,該電路包含有: 第一輓入,用來接收第一溫度穩定電® ; 第二鎗入,用來接收被補償成匹配外部組件之溫度係數 之該第一溫度搔定電饜; 一電路,包括有第一電晶賭被連接在該第二輪入和該外 部組件之間,其基掻至射極接面電壓至^部份的產生一 値被.減小之電壓_出; 補償電路*用來補償由於溫度之變化在該基極至射極接 面電壓所產生之任何變化,該電路可以由該接收到之溫 .度穩定電壓來操作。 2. 如上述申請專利範圍第1項所述之電路,其中該捕賡 霄路包括有: 第二電晶g ,技配置成聯合該第一電晶諼使流經该第 一電晶證之基痊/射極接面之電流亦從該第二電晶鋟 之集搔流動到射掻;和 分壓霄路.用來將一}®比例之霄壓從該霄歷搀定_入 供给到該第二電晶韹之基丨i。 3. 如上述申請專利範圍第2項所述之電路,其中該溫度穩 定電壓由一倨偏壓電路來提供,該偏壓電路包括有: 帶隙調節器電路,具有電壓蝻出.該電壓翰出具有一 _ 精確溫度其在一寬廣之溫度範圍内保持一定; -22 - 本纸張尺度逋用中a S家標準(CNS)甲4規格(210x297公釐) f請先JF;!?背面'f/注意事項再邋寫本頁 .線. ±99244 A7 B7 C7 D7 六、申請專利範si 出 補 俞 亥 xfr1·0 之 與 路路 11電 壓 隙 0 帶 該 該 到 合 妄 昆 t*i ··/1 連和和 擬 ·,大 模性放 來持來 用度用 作溫 , 搡 \ 路 其壓 霄 . 電 合 路之混 網路和 償1大 補 之放 出 僚 甫 Λ-Γ 該 中 其 路S 之 輸述 壓所 偏 項 該 3 供 第 提圍 以15 0 利 出 專 ή 青 ί-r*-uc 之 申 路述 纲上 償如 越晶 筠電 0 0 模 二 來該 用 -於壓 適 電 路之 霄數 擬函 模之 値度 1 溫 有為 括成 包之 011 模 晶 該電 之,値 路二 綱在 大 放 该 中 其® 之 述 所 項 3 。 第 路園 霄範 出 利 ιίϊ專 在請 接申 連述 被上 II如 5 對 ii I-B 晶 S- 分 該 定 設 來 用 11 晶 電 :f® 有 一 括屑其 包 對 , 路II0 電 晶 對 合踅鏡 混分流 和.遨電 位 踅 定 持Μ 來 闬 壓 S 给 供 之 定 指 ΛΖ ί - 對 準 , 位if 壓S 偏流 之 電 0 定 準ιίι 和 和 源 電 流 電 定 該 到 接 連 11 晶 踅 器 iil 隨 極 4J 身 出 (-先聞讀背面之注意事項再填"本頁) .訂. 經濟部屮央標準局A工消贽合作社印製 度始 溫之 與 路 供¾ 提壓 來偏 用該 , 到 f5Is 基達 之與 證 是 晶 但m」 , i 準 第 位 之出 偶111 對定 11固 晶 之 電 關 分有 亥 Lao 中 其 ?5 ¾V 之9m 述8 所 T 項约 3 大 第 化 。11¾ 關 i*G.°c 無利毎 目專是 0Is出 之申輸 路述之 S上½ 出 如蜇 6 本纸張尺度適用中B國家样準(CNS)甲4規格(210x297公釐) •線. 經濟部屮央標準局貝工消背合作社印^ „ - A71992^^1 B7 C7 _ D7_ 六、申访專利範園· I I ' 7 .如上述申請專利範圍第3項所述之電路.其中來自該 帶隙調節器之該霄壓電阻性的連接到該徵分蜇晶證葑 庹之第二電晶Μ之基侄。 S .如上述申I#專利範園第6項所述之電路,其中來自該 ! 補償網路之該電壓被連接到該窗分霄晶體對禺之該第 I i 一霄晶諄之基搔。 9 . 一種方法,用來在一値溫度範圍内提(共精碚之踅.堅, 該精確之電壓技控制成經由减小已知電壓而成, 該方法所包含之步駿有: 在第一 _入接收第一溫度穩定電壓; /在第二结入接收被補值成匹配外部组件之溫度傜數之 該第一溫度穩定電超; 産生一値减小之電壓輸出,該産生步認包拮將第一電 晶if達接在該第二輸入和该外部組件之間,其v B E至 少部份的産生該減小電壓;和 補®由於适度之®化在該V B E所産生之任何變化,該 ?爾iS步認可以由該接收到之溫度穩定踅.歷來操作.藉 以由原來之溫度補值過之電歷産生减小之踅壓.而不 t择生與溫度有P之踅歷资(匕。 10. :ό·上述申諳專利範固第9項所述之方法.其中该?南 该:这所包活之步認有: fid _;ΐ —個第二踅晶Μ使其隘合该第一圯晶il促成流绍 -24 - (-先閱請背面之注意事項再填寫本頁 叙. _訂· .線. 本紙張尺度適用中國國家樣準(CNS)甲4規格(210x297公*) A7 99344 B7 C7 D7 六、申請專利苑ffl - (汸先«1請背面之注意事項再嗔寫本頁) 該第一電晶醭之基棰/射極接面之電滾亦從該第二 電晶體之集極流動到射極;和經由分壓電路將一値 比例之電壓從該電壓穗定輪入供给到該第二電晶體 之基極。 11. 一種用Μ將CMOS邐輯ΟΝ/OFF轅人位準轉換至ECL 邏輯輸出位準之16路,此電路包含: 第一及第二參考電壓,各參考電壓對地位準測量為 正電壓,且其中第一參考電壓較第二參考電壓為高 . 複數個電晶體開關,其在介於地與第一參考電壓間 之電壓範圍操作; 一値輪出節點,其上具有負電阻電壓電位; 複數個電晶體,其在介於第一及第二參考電壓與輸 出節點之間連接,用Μ控制自上述參考電壓選擇一 個參考電壓以提供予蝓出節點。 經濟部屮央梂準局R工消贫合作社印製 ^yl2.如申請專利範圍第11項之電路,其中輪出節酤參考 電壓之提供包含至少一個電阻性電壓降以及複數個 精確控制之電壓降。 13.如申請專利範圍第12項之電路,其中各個精確控制 之電壓降係一個電晶體基極至射極接面之電壓降。 -25 - 本紙a尺度適用中國國家櫺準(CNS)甲4規格(210x297公釐) 經濟部屮央搮準局R工消费合作社印¾ A7 B7 C7 D7 六、申請專利範ffl . 14. 一棰用Μ將第一組邏輯ΟΝ/OFF輸入電壓位準轉換 至第二組邏輯ON/OFF輸出電壓位準之電路,,,此電 路包含: 第一及第二參考電壓,各參考電饜對地位準测量為 正電壓,且其中第一參考電壓較第二參考電壓為高 複數個電子開關,其在介於地與第一參考電壓間之 電壓範圍操作; 一個翰出節點,其上具有負電阻電壓電位; _ 複數個開闋,其在介於第一及第二參考電歷與餘出 ' 節點之間連接,用Μ控制自上述參考電壓S擇一個 參考電壓以提供予蝻出節點。 15. 如申請專利範圍第U項之電路,其中輪出節點參考 電壓之提供包含至少一値電阻性電壓降以及複數個 精確控制之電壓降。 16. 如申請專利範圍第15項之電路,其中各精確控制之 電壓降係一値電晶體基極至射極接面之電壓降。 1 7 .如申請專利範圍第丨6項之電路,其中開關係電晶體 •一對此等電晶體之射極連接在一起且集極連接在 一起並且此對電晶體之第二電晶體之基極與第二參 -26 - 本纸a尺度適用中國S家櫺準(CNS)甲4規格(210x297公*) (請先«1請背面之注意事項再瑱寫本頁) •装. .綠. A7 B7 C7 D7 19924^: 六、申奸專利範ffl · 考電壓連接Μ及此對電晶體之第一電晶體之基極可 與第一參考電壓及輪入連接以便接受輪入之 ON/OFFM輯位準從而將上述參考電壓之一或另一參 考電饜經由上述電壓降而提供予輸出節點。 18.如申請專利範圍第17項之電路,其中電路復包含一 輪入控制電路,此電路包含多數個電晶體開關,此 等開鼷可操作用Μ將第一參考電壓或地切換至上述 電晶體對之第二電晶體之基極上Μ分別回應上述 ON或OFF之輪入信號。 .19.如申請專利範圍第18項之電路,其中該等電晶體之 至少兩個電晶體總是在”ON”狀態。 20. —種用W將CMOS邏輯0N/0FF輪人位準轉換至ECL 邏輯輪出位準之方法,此方法包含諸步驟: 建立第一及第二參考電壓,各參考電壓對地位準測 量為正電壓,且其中第一參考電壓較第二參考電壓 為高; 在介於地與第一參考電壓間之電壓範圍操作複數個 電晶體開關; 建立一個輪出節點,此節點上具有負電阻電壓電位 t -27 - 本紙》尺度適用中ΗΗ家標準(CNS)甲4規格(210x297公*) {汸先聞請背面之注意事項再瑱窩本頁) •it. 經漪部中央檁準只β工消许合作社印製 線· 1993^4 B7 C7 _______D7_ 六、申請專利範® ' 在第一及第二參考電壓與輪出節點之間連接複數個 電晶體;Μ及 在上述連接之複數値電晶體之控制下控制自上述參 考電壓淫擇一値參考電壓Μ提供予輪出節黠。 21. 如申請專利範圍第20項之方法,其中輪出節酤之參 考電壓步驟包含至少一個電胆性電壓降以及複數個 精確控制之電鼷降。 22. 如申請專利範圍第21項之方法,其中各個精確控制 之電壓降係一個電晶體基極至射極接面之電壓降。 經浙部屮央梂準局貝工消费合作社印奴 {沆先閱請背面之注意事項再邋·"本頁) • 23 .如申請專利範圍第22項之方法,其中電晶體連接步 驟包含建立一對該等電晶體其係將射極連接在一起 且將集極連接在一起並且將此對電晶髏之第二電晶 體之基極與第二參考電壓連接以及此對電晶體之第 一電晶體之基極可與第一參考電壓及輪入連接以便 接受_入之0N/0FF通輯位準從而將上述參考電壓之 一或另一參考電壓經由上述電壓降而提供予輓出節 點。 24.如申請專利範圍第23項之方法•其中電晶體連接步 驟復包含建立一個輪入控制電路之步驟,此控制電 路包含多數個電晶體開關,此等開關可操作用Μ將 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 經濟部屮央櫺準局貝工消费合作社印製 19924^ b; C7 _____D7___ 六、申請專利苑® · 第一參考電壓或地切換至上述電晶體對之第二電晶 體之基極上Μ分別回應上述ON或OFF之轅入'信號。 2 5.如申請專利範圍第24項之方法,其中該等電晶體之 至少兩値電晶體缌是在”〇N”狀態。 26. —種偏壓電路用以提供被控制成為溫度之函數之電 壓輪出,該電路包含: 一個帶隙調節器電路,其具有一個電壓輪出,此電 壓_出具有一個精確溫度其在一寬廣之溫度範圍内 保持一定; . 一個補償網路,其操作用來模擬與偏壓電路之_出 連接之電路之電壓/溫度特性;Μ及 一個電路,其用來放大並混合帶隙電路與補償網路 之輪出以提供偏壓蝻出。 27 .如申請專利範圍第26項之電路,其中補償網路之模 擬包含一値模擬電路其適用於模擬跨越兩個電晶體 之電壓,該兩個電晶體與輪出電路連接且為溫度之 函數。 28.如申請專利範圍第27項之電路,其中補償網路包含 一電流源,其用來對於指定之供给電壓雒持定電流 位準•以及 -29 - 本紙張尺度適用中Β Β家橾準(CNS)甲4規格(2丨0x297公梦) (熗先Μ讀背面之注意事項再滇寫本百) k. 199244 A7 B7 C7 D7 …中$專利範園- 經漪部屮央檑準局®:工消Κ-合作社印製 , 降所 之 一 電 ,數 步 制正 步 壓壓體 出 在 壓 出係 諸 控且 合 镉電晶 輪 其 偏 及輪度 含 之數 混 M& 電 壓 度 與M壓溫 包 及體函 與 予,之 電 溫 擬;電之 擬 Μ 晶之 大 下降路 之 確 模 性供伏 模 ;電度。放 制壓電 數 精 來 特提毫 中 準對 溫者中 控電出 函 個 用度 以9 其 位一 為生其 之一輓 之 一 作溫壓.8, 流之係產, 流供由 度 有 ·,操 \電-4法 電壓降所法 電提同 溫 具定係壓二約 方 定偏壓體方 定 Μ 如 為 壓一壓電第大 之 持下電晶之 述用好 成 電持電 之與 亡 項 維制 此電項 上為正 制:此保此路一每29S 控-之30 在劏且 控含,内,電第一 第 電準降路第 其規數 被包壓圍壓之 述有 圍 给位壓電圍 .. , 係函 供法 電範電 接上具 範 供流電 出範驟 緩體之 提方一度二 連合出 利 之電一輪利步 晶晶度。以此第溫第出混輪 專 定定供由專諸 電電溫者用, 一 之一輸與壓 請 指述提同請含 對等 為生棰 法生廣生之大II申:於上-如申包 J 此係產 一 方產寬產路放此。如驟對在下好如驟 ......................................................it..............................ΐτ.............................. (請先閱請背面之注意事項再滇.«;本頁) 本紙張尺度速用中BS家样準(CNS)甲4規格(210X297公釐) 上99244 AT B7 C7 D7_ 六、申访專利範園· 建立一値微分電晶醱對; 在一個電流鏑對中設置一對電晶體,其中一傾電晶 體係用來設定撖分電晶體對僱壓位準; 對於指定之供给電壓維持定電滾位準;以及 提供一値_出射極隨動器電晶體,此電晶體與上述 定電流電源及撤分電晶醱對之第一電晶體之基極連 接,用來建立與溫度之固定輪出位準,但是與連接 到偏懕電路之輪出電路之數目無關。 32.如申請專利範圍第31項之方法,復包含步驟: 將來自帶隙調節器之電壓連接到第一電晶體之基極 0 33 .如申請專利範圍第32項之方法,復包含步驟·· 將來自補償網路之電壓連接到撤分電晶體對之第二 電晶體之基掻。 (¾先Μ讀背面之注意事項再填苒本頁) 經濟部屮央標準局貝工消贽合作社印¾ -31 - 本纸張尺度適用中a 8家搮準(CNS) T4規格(210x297公釐)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/502,477 US5034635A (en) | 1990-03-30 | 1990-03-30 | Positive to negative voltage translator circuit and method of operation |
US07/502,211 US5087831A (en) | 1990-03-30 | 1990-03-30 | Voltage as a function of temperature stabilization circuit and method of operation |
US07/502,388 US5160882A (en) | 1990-03-30 | 1990-03-30 | Voltage generator having steep temperature coefficient and method of operation |
Publications (1)
Publication Number | Publication Date |
---|---|
TW199244B true TW199244B (zh) | 1993-02-01 |
Family
ID=27414198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW080105053A TW199244B (zh) | 1990-03-30 | 1991-06-29 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0449567B1 (zh) |
JP (1) | JPH04225620A (zh) |
KR (1) | KR100188362B1 (zh) |
DE (1) | DE69126904T2 (zh) |
TW (1) | TW199244B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005010629A1 (ja) * | 2003-07-28 | 2005-02-03 | Koninklijke Philips Electronics N.V. | 電圧変換装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4157493A (en) * | 1977-09-02 | 1979-06-05 | National Semiconductor Corporation | Delta VBE generator circuit |
JPS564818A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Reference voltage circuit |
EP0039215B1 (en) * | 1980-04-28 | 1985-08-07 | Fujitsu Limited | Temperature compensating voltage generator circuit |
JPS59132014A (ja) * | 1983-01-17 | 1984-07-30 | Mitsubishi Electric Corp | 基準電圧発生回路 |
-
1991
- 1991-03-26 DE DE69126904T patent/DE69126904T2/de not_active Expired - Fee Related
- 1991-03-26 EP EP91302605A patent/EP0449567B1/en not_active Expired - Lifetime
- 1991-03-29 JP JP3066893A patent/JPH04225620A/ja active Pending
- 1991-03-29 KR KR1019910004999A patent/KR100188362B1/ko not_active IP Right Cessation
- 1991-06-29 TW TW080105053A patent/TW199244B/zh active
Also Published As
Publication number | Publication date |
---|---|
DE69126904T2 (de) | 1998-01-22 |
EP0449567A2 (en) | 1991-10-02 |
EP0449567B1 (en) | 1997-07-23 |
KR910017751A (ko) | 1991-11-05 |
KR100188362B1 (ko) | 1999-06-01 |
JPH04225620A (ja) | 1992-08-14 |
EP0449567A3 (en) | 1992-02-26 |
DE69126904D1 (de) | 1997-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4636742A (en) | Constant-current source circuit and differential amplifier using the same | |
US20140091780A1 (en) | Reference voltage generator | |
CN102520757B (zh) | 一种灌电流和拉电流产生电路 | |
CN103929181B (zh) | 具有减少杂讯能量误差的电流舵型源的数模转换器 | |
CN102622031A (zh) | 一种低压高精度带隙基准电压源 | |
US7649381B2 (en) | Level conversion circuit | |
CN106953609B (zh) | 低电压低功率可变增益放大器 | |
CN107831819A (zh) | 一种基准电压源以及包括其的基准电流源 | |
US8089260B2 (en) | Low voltage bandgap reference circuit | |
CN102262414A (zh) | 一种带隙基准源产生电路 | |
WO2018205832A1 (zh) | 一种叠加运算电路及浮动电压数模转换电路 | |
KR100308255B1 (ko) | 저전원전압 반도체 장치의 기준전압 발생회로 및 방법 | |
TW199244B (zh) | ||
CN107066006A (zh) | 一种新型带隙基准电路结构 | |
EP3828662A1 (en) | A bandgap reference circuit, corresponding device and method | |
Waltari et al. | Reference voltage driver for low-voltage CMOS A/D converters | |
TWI244825B (en) | Oscillator circuit for semiconductor device | |
JPS6190509A (ja) | トランジスタ又はダイオードの模擬回路 | |
JP2007228399A (ja) | 電圧制御電流源および可変利得増幅器 | |
US6831503B2 (en) | Current or voltage generator with a temperature stable operating point | |
TW200848975A (en) | Current generator | |
CN102520756B (zh) | 一种偏置电流产生电路 | |
TWI535198B (zh) | 差分信號驅動器 | |
CN109582077B (zh) | 低耗电电源启动重设电路与参考信号电路 | |
TWI828875B (zh) | 延遲單元 |