TARIFNAME UYARLANABILIR ALTTAS KUTUPLAMA (BODY BIAS) GERILIMLI BIR DINAMIK RASTGELE ERISIM BELLEGI (DRAM) YAPISI Teknik Alan Bu bulus, Dinamik rastgele erisim bellegi (dokümanin kalaninda DRAM olarak anilacaktir) yapilarindaki hücrelerin belirlenmis saklama zamani (retention time) verilerine bagli olarak hücrelerdeki erisim transistörlerine kutuplama (bias) gerilimlerinin uyarlamali olarak uygulanmasi veya hiç uygulanmamasi ile ilgilidir. Önceki Teknik Günümüzde DRAM üreticileri fabrika seviyesindeki üretim sirasinda DRAM,ler için önceden belirlenmis yenileme zamanlari (refresh time) belirlemekte ve DRAM karakteristigine göre saklama zamanlari (retention time) ortaya çikmaktadir. Yenileme zamani hücrelerde veri saklanmasina yarayan kapasitörün bosalmadan önce periyodik olarak tekrar sarj edildigi önceden belirlenmis bir zaman olarak, saklama zamani ise bir hücrenin yenilenme yapilmadan verileri saklayabildigi Bir DRAM üzerinde bulunan hücrelerden bazilari diger hücrelere göre daha zayiftir. Bir hücrenin zayif olmasi, 0 hücrenin sakladigi veriyi diger hücrelere göre daha kisa zamanda kaybetmesi yani saklama zamanin daha kisa olmasi anlamina gelmektedir. Bazi hücreler ise içindeki veriyi daha uzun süre saklayabilmektedir. Saklama zamanindaki bu degisikliklere üretim kaynakli farkliliklar sebep olmaktadir. Zayif hücrelerin orani az olsa bile tüm DRAM hücreleri için yenileme sikligi üreticiler tarafindan bu zayif hücrelerin saklama zamani degerine göre belirlenmektedir. Bu durumda birçok hücre için (hatta zayif olmayan hücreler için bile) en zayif hücreye göre yenileme yapildigindan dolayi gereksiz yere yenileme (refresh) yapilmis olmaktadir. Yenileme islemi için gereken güç tüketiminin yani sira yenileme sirasinda okuma ve yazma yapilamayacagi için bu hücreler için gelen istekler bekletilmek durumunda kalmaktadir. Dolayisiyla hem güç tüketimini azaltabilmek hem de basarimi artirmak için toplam yenileme sayisinda veya yenileme sikliginda düsüse ihtiyaç duyulmaktadir. Bulusun Kisa Açiklamasi ve Amaçlari Bu bulusun amaci, teknigin bilinen durumunda yer alan temel tasarimli DRAM'lere göre %70-80 arasinda (uygulanan bias gerilimine göre degismektedir) daha az yenileme sikligina ihtiyaç duyan böylece güç tüketiminin ve okuma/yazmalarin yenileme ile çakisma ihtimalinin azaldigi bir DRAM gerçeklestirmektir. Bu bulusun diger bir amaci hücreleri içindeki transistörlerin indirgenmis sizdirma akimlari sayesinde %60-70 daha düsük duragan enerji kayiplarina sahip bir DRAM gerçeklestirmektir. Bu bulusun diger bir amaci zayif olan hücrelerin esik degerlerinin arttirilmasi sayesinde elektromanyetik etkilesim gibi etkilere karsi daha dayanikli hücrelere sahip bir DRAM gerçeklestirmektir. Bulusun Ayrintili Açiklamasi Bu bulusun amacina ulasmak için gerçeklestirilen bir uyarlanabilir alttas kutuplama gerilimli DRAM yapisi, ekli sekillerde gösterilmis olup bu sekiller; Sekil 1. DRAM yapisinin sematik görünüsüdür. Sekil 2. Bir hücrenin sematik görünüsüdür. Sekillerdeki parçalar tek tek numaralandirilinis olup, bu numaralarin karsiligi asagida verilmistir. 1. Uyarlanabilir alttas gerilimli DRAM yapisi 2. Temel DRAM 21 . Hücre 211. Erisim Transistörü 212. Kutuplama hatti 3. Kontrol ünitesi 4. Çoklayici . Kutuplama sürücüsü G. Toprak B. Kutuplama gerilimi Bulus konusu uyarlanabilir alttas gerilimli DRAM (1) en temel halinde asagidaki unsurlari içerrnektedir; birden fazla sayida hücreden (21) olusan en az bir satir içeren en az bir temel bir kapasitörle birlikte her bir hücreyi (21) olusturan bir erisim transistörü (21 1), bir satiri olusturan hücrelerdeki (21) erisim transistörlerinin (211) her birinin alttas terminallerinin bagli oldugu bir kutuplama hatti (212), kutuplama hattina (212) önceden belirlenmis bir degerde kutuplama gerilimi (B) verilip verilmeyecegini kontrol etmek için en az bir çoklayici (4), çoklayicinin (4) seçim girisine (selection input) bagli en az bir kontrol ünitesi kontrol ünitesinden (3) çoklayiciya gelen veriye göre çoklayicinin (4) veri girislerinden (data input) en az birinden alinarak kutuplama hattina (212) iletilecek kutuplama geriliminin (B) geçtigi en az bir kutuplaina sürücüsü (5) içermektedir. Bulus konusu uyarlanabilir alttas gerilimli DRAM yapisinda (1), kullanildigi elektronik cihazdaki islemcinin fonksiyonlarini yerine getirebilmesi için gerekli veri, program kodu ve benzeri gibi bilgileri saklamak için bir temel DRAM (2) bulunmaktadir. Temel DRAM'in (2) içinde hücreler (21) bulunmaktadir. Her bir hücre (21) bir kapasitörden ve bir erisim transistöründen (211) olusmaktadir. Bir kapasitör ve erisim transistöründen (211) olusan hücreler (21) yan yana gelerek satirlari, satirlar da alt alta gelerek temel DRAM'in (2) yapisini meydana getirmektedir. Bir hücrenin (21) içinde yer alan erisim transistörünün (211) kaynak (source) gerilimi ile (body) alttas gerilimi arasindaki fark degistirilerek o erisim transistörünün (211) esik deger gerilimi ayarlanabilmektedir. Bir transistörün (211) esik deger geriliminin artmasiyla o transistor (211) daha az sizdirmaya baslamakta ve dolayisiyla 0 transistörün (211) yer aldigi hücre (21) içinde sakladigi veriyi daha uzun süre tutabilmekte yani saklama zamani artmaktadir. Transistöre (211) farkli esik degeri gerilimi uygulanmasi ile transistorün (211) saklama zamani arttirilarak sizdirmazligi azaltilabilmektedir. Bulus konusu DRAM yapisinda (1) bir satira ve dolayisi ile satiri olusturan hücrelerdeki (21) her bir erisim transistöiüne (211) kutuplama gerilimi (B) verilip verilmeyecegine kontrol ünitesi (3) tarafindan karar verilmekte ve bu karar çoklayici (4) vasitasiyla uygulanmaktadir. Bulusun tercih edilen uygulamasinda bahsedilen karar verilirken bir satir için belirlenmis saklama zamani verisi kullanilmaktadir. Bir satir için saklama zamani, 0 satirdaki en zayif hücreye (21) göre belirlenmektedir. Satira ait saklama zamani, önceden belirlenmis tercih edilen sayida saklama zamani araliklarindan hangisine denk geliyorsa satir 0 aralik ile etiketlenmektedir. Siniflandirma olarak adlandirilan bu isleme örnek bir uygulama olarak; 128 milisaniyelik bir zaman iki araliga bölüninek istediginde 0-64 ms ve 64-128 ms olarak iki aralik belirlenmektedir. Bu, hücrelerin (21) üretim kaynakli olarak farklilik gösteren saklama zamanlari göz önünde bulundurularak 64 ms'de bir ya da 128 ms'de bir yenilenebilecegi anlamina gelmektedir. Örnegin saklama zamani 64 ms ve 128 ms arasinda olan (örn: 75 ms) bir hücre (21), bu zaman geçmeden önce yenilenmesi gerektiginden belirlenen saklama zamani araliklarindan 0-64 ms araliginda etiketlenmektedir. Saklama zamani 128 ms'den yüksek olan bir hücre (21) 64-128 ms araliginda etiketlenmektedir. Ancak bir satir da daha yüksek saklama zamani araliginda etiketlenmis hücre1er (2 1) barindirsa bile sahip 01dugu en kisa saklama zamani araliginda etketlenen hücre (21) ile ayni etiketi almaktadir. Kontrol ünitesi (3) satirlara ait etiket verilerine göre seçim girisinden gerekli gerilimi vermek için uyarlaninistir. Bir satira ait saklama zamani etiketi kontrol ünitesi (3) tarafindan zayif olarak degerlendirildiginde, kontrol ünitesi (3) çoklayicinin (4) çikisindan kutuplama hattina (212) kutuplama gerilimi (B) iletilmesi için gerekli seçim girisini üretmektedir. Bir satira ait saklama zamani etiketi kontrol ünitesi (3) tarafindan zayif olarak degerlendirilmediginde, kontrol ünitesi (3) çoklayicinin (4) çikisindan kutuplama hattina (212) kutuplama gerilimi (B) iletilmeyecek sekilde seçim girisini üretmektedir. Zayif olarak degerlendirilen bir satira kutuplama gerilimi (B), kontrol ünitesinin (3) seçim girisinden gelen gerilime göre çoklayicinin (4) veri girislerinden en az birinden alinarak kutup1ama hattina (212) kutuplama sürücüsü (5) vasitasiyla iletilmektedir. Bu satirdaki herbir hücrenin (21) erisim trasnsistörünün (211) alttas terminaline kutuplama hattindan (212) gelen kutuplama gerilimi (B) uygulanmaktadir. Erisim transistörüne (211) kutuplama gerilimi (B) uygulandiginda 0 transistörün (211) esik deger gerilimi artmaktadir. Esik deger geriliminin artmasiyla transistörün (211) sizdirmasi azalmakta dolayisi ile 0 transistörün (211) bulundugu hücrenin (21) saklama zamani artmaktadir. Eger o hücrenin (21) saklama zamani bir üst seviye araliga çikiyorsa bir sonraki sinitlandirma isleminde artik o hücre (21) ulastigi araliga göre etiketlenmektedir. Böylece bir satirdaki tüm zayif hücreler (21) bir üst seviye aralikta etiketlenmis olursa 0 satir için yenileme zamani daha uzun seçilebilmekte ve yenileme sikligi azalmis 01maktadir. Bulusun bir uygulamasinda, her bir satirdaki erisim transistörleri (21 l) tercihen tek bir kutuplama hattina (212) baglidir. Her bir satirdaki erisim transistörleri (211) ayni ve tek bir kutuplama hattina (212) baglidir. Her bir satirdaki erisim transistörlerine (211) tek ve ayni kutuplama hatti (212) üzerinden kutuplama gerilimi (B) uygulanmaktadir. Bu satirdaki herbir hücrenin (21) erisim transistörünün (211) alttas terminaline kutuplama hattindan (212) gelen kutuplama gerilimi (B) uygulanmaktadir. Erisim transistörüne (21 1)kutup1ama gerilimi (B) uygulandiginda 0 transistörün (21 1) esik deger gerilimi artmaktadir. Bulusun tercih edilen uygulamasinda hücrelerin (21) ve satirlarin etiketlenerek siniflandirma islemi temel DRAM'in önyükleme (boot) adiminda yapilmaktadir. Satirlara kutuplama gerilimi (B) uygulandiktan sonra tekrar siniflandirma islemi yine önyükleme adiminda yapilmaktadir. Bulusun tercih edilen bir uygulamasinda kontrol ünitesi (3) bir satira kutuplama gerilimi (B) uygulanip uygulanmayacagiiia karar vermek için hücrelere (21) ait erisim örüntüsünü kullanmak için uyarlanmistir. TR TR